專利名稱：使用基體觸發(fā)硅控整流器的靜電放電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電防護(hù)電路(electrostatic dischargeprotection circuit)以及電源線ESD箝制電路(power-rail ESD clampcircuits)，特別是一種利用基體觸發(fā)硅控整流器來排放靜電放電的瞬間高電流的使用基體觸發(fā)硅控整流器的靜電放電防護(hù)電路。
然而在次微米(submicron)的CMOS技術(shù)中，SCR元件通常具有一較高觸發(fā)(trigger)電壓(約為30至50伏特)，由于此觸發(fā)電壓已大于輸入級(jí)(input stage)的柵極氧化層(gate-oxide)的崩潰電壓(breakdownvoltage，約為15至20伏特)，因此SCR元件常必須要配合一二級(jí)(secondary)防護(hù)電路，以達(dá)到全面性的ESD防護(hù)作用。
一種應(yīng)用于ESD防護(hù)電路中的橫向硅控整流器(LSCR)，已揭露于美國專利案號(hào)第4,896,243號(hào)、第5,012,317號(hào)以及第5,336,908號(hào)中。請(qǐng)參照

圖1，圖1為習(xí)知一LSCR元件13應(yīng)用于一輸入ESD防護(hù)電路10的示意圖。如圖1所示，ESD防護(hù)電路10包含有一輸入墊11、一內(nèi)部電路12與電連接兩者的LSCR元件13電連接。LSCR元件13包含有一P+擴(kuò)散區(qū)域14、一N井15、一P型基底16與一N+擴(kuò)散區(qū)域17。LSCR元件13利用一位于N井15與P型基底16之間的接面崩潰機(jī)構(gòu)(junctionbreakdown mechanism)而被開啟。在一個(gè)典型0.35微米的CMOS制程中，由于LSCR元件13具有一約為35伏特的高觸發(fā)電壓，大于次微米CMOS集成電路中輸入級(jí)的柵極氧化層崩潰電壓，因此LSCR元件13必須配合一二級(jí)防護(hù)電路20，以對(duì)輸入級(jí)達(dá)到全面性的ESD防護(hù)作用。其中二級(jí)防護(hù)電路20包含有一串聯(lián)電阻21與一柵極接地的NMOS 22。
為了要降低LSCR的觸發(fā)電壓，因此一改良型LSCR(modified LSCR，MLSCR)已被提出并應(yīng)用于ESD防護(hù)電路中，此MLSCR已揭露于美國專利案號(hào)第4,939,616號(hào)、第5,343,053號(hào)與第5,430,595號(hào)中。請(qǐng)參照?qǐng)D2，圖2為習(xí)知一MLSCR元件33應(yīng)用于一輸入ESD防護(hù)電路30的示意圖。如圖2所示，ESD防護(hù)電路30包含有一輸入墊31、一內(nèi)部電路32以及一電連接兩者的MLSCR元件33電連接。而MLSCR元件33包含有一P+擴(kuò)散區(qū)域34、一N井35、一P型基底36、一N+擴(kuò)散區(qū)域37與一橫跨N井35與P型基底36的N+擴(kuò)散區(qū)域38。MLSCR元件33結(jié)構(gòu)是利用一位于N+擴(kuò)散區(qū)域38與P型基底36之間的接面崩潰機(jī)構(gòu)而被開啟。由于在MLSCR元件33結(jié)構(gòu)中，N+擴(kuò)散區(qū)域38與P型基底36的接合面崩潰電壓會(huì)小于LSCR元件13中的N井15與P型基底16的接合面崩潰電壓，故與LSCR元件13相較，MLSCR元件33具有較低的觸發(fā)電壓(trigger voltage)。由于為了要提供輸入電路的柵極更加安全的ESD防護(hù)，MLSCR元件33仍必需要配合一二級(jí)防護(hù)電路40。其中，二級(jí)防護(hù)電路包含有一串聯(lián)電阻41與一柵極接地NMOS 42。此外，在一個(gè)典型的0.35微米的CMOS制程中，MLSCR元件33具有一約為10伏特的低觸發(fā)電壓，故與LSCR元件13所配合的二級(jí)防護(hù)電路20相較，二級(jí)放護(hù)電路40的元件尺寸可較小，較可以節(jié)省布局面積。
為了達(dá)到使次微米CMOS集成電路中的輸入級(jí)，甚至輸出緩沖級(jí)具有更有效防護(hù)的目的，一種具有更低觸發(fā)電壓的低電壓觸發(fā)SCR(LVTSCR)元件業(yè)已揭露于美國專利案號(hào)第5,465,189號(hào)與第5,576,557號(hào)中。請(qǐng)參照?qǐng)D3，圖3為習(xí)知一LVTSCR元件60應(yīng)用于一輸出ESD防護(hù)電路50的示意圖。如圖3所示，ESD防護(hù)電路50包含有一輸出墊51、一內(nèi)部電路52與一電連接兩者的LSCR元件53電連接。LSCR元件53包含有一P+擴(kuò)散區(qū)域54、一N井55、一P型基底56與一N+區(qū)域57，并且一短通道NMOS元件58被插入LSCR元件53結(jié)構(gòu)中，LSCR元件53與短通道NMOS元件58的結(jié)合即成為一LVTSCR元件60，該LVTSCR元件60的觸發(fā)電壓等于短通道NMOS元件58的驟回崩潰觸發(fā)(snapback-trigget)電壓。由于LVTSCR元件60結(jié)構(gòu)是通過插入LSCR元件53內(nèi)的短通道NMOS元件58的崩潰機(jī)構(gòu)而被開啟，因此在一個(gè)0.35微米的CMOS制程中，LVTSCR元件60具有一約為8伏特的低觸發(fā)電壓，所以LVTSCR元件60不需要配合二級(jí)放護(hù)電路，就可以對(duì)CMOS集成電路的輸入級(jí)或輸出緩沖級(jí)提供有效的ESD防護(hù)作用。
此外，為了要保護(hù)在非常深次微米CMOS集成電路中更薄的柵氧化層，一種被稱為柵極耦合(gate-coupled)的技術(shù)已被應(yīng)用于ESD防護(hù)電路中，以進(jìn)一步降低LVTSCR元件的觸發(fā)電壓，而柵極耦合的LVTSCR元件也已揭露于美國專利案號(hào)第5,400,202號(hào)與第5,528,188號(hào)中。請(qǐng)參照?qǐng)D4，圖4為習(xí)知一柵極耦合的LVTSCR元件80應(yīng)用于一輸入/輸出(I/O)ESD防護(hù)電路70的示意圖。如圖4所示，I/O ESD防護(hù)電路70包含有一I/O墊71、一內(nèi)部電路72，與一電連接兩者的LSCR元件73電連接。LSCR元件73包含有一P+擴(kuò)散區(qū)域74、一N井75、一P型基底76與一N+擴(kuò)散區(qū)域77，并于LSCR元件73結(jié)構(gòu)中插入一短通道NMOS元件78，短通道NMOS元件78與LSCR元件73可視為一柵極耦合(gate-coupled)的LVTSCR元件80，因?yàn)闁艠O79可被施加以一經(jīng)由一電容81與一電阻82所產(chǎn)生的耦合電壓(coupled voltage)，以使LVTSCR元件80具有相較于其他先前技術(shù)更低的觸發(fā)電壓。由于柵極耦合的LVTSCR元件80的觸發(fā)電壓非常小，因此可以保護(hù)更薄的柵氧化層。
然而上述所提及的利用習(xí)知SCR元件來設(shè)計(jì)的ESD防護(hù)電路，大都分別具有一些缺點(diǎn)，并制造于進(jìn)階(advanced)CMOS集成電路時(shí)，造成許多的限制。因此如何發(fā)展出一種全晶片ESD防護(hù)設(shè)計(jì)，并可以應(yīng)用于輸入ESD防護(hù)電路、輸出ESD防護(hù)電路以及電源線ESD箝制電路，以改善在深次微米CMOS制程中小開關(guān)電壓元件的ESD耐壓能力，同時(shí)又能節(jié)省總布局面積，增快開啟速度使ESD電流快速地被釋放，避免散熱不良的問題，便成為十分重要的課題。
在本發(fā)明的最佳實(shí)施例中，該靜電放電防護(hù)電路(electrostaticdischarge protection circuit)電連接于一輸入/輸出緩沖墊(I/Obuffering pad)、一內(nèi)部電路(internal circuit)、一VSS電源接腳以及一VDD電源接腳之間。該ESD防護(hù)電路包含有一第一ESD偵測(cè)電路(ESD-detection circuit)，電連接于該I/O緩沖墊與該VSS電源接腳之間，一P型基底觸發(fā)硅控整流器(P～type substrate-triggered siliconcontrolled rectifier，P-STSCR)，一第二ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VDD電源接腳之間，以及一N型基底觸發(fā)硅控整流器(N-typesubstrate-triggered silicon controlled rectifier，N-STSCR)。其中，該P(yáng)-STSCR包含有一第一橫向SCR(lateral SCR)以及一P型觸發(fā)點(diǎn)(trigger node)，且該P(yáng)-STSCR的陽極(anode)與陰極(cathode)分別電連接至該I/O緩沖墊以及該VSS電源接腳，而該N-STSCR包含有一第二橫向SCR以及一N型觸發(fā)點(diǎn)，且該N-STSCR的陰極與陽極分別電連接于該I/O緩沖墊以及該VDD電源接腳。
為達(dá)到上述目的，具體而言，本發(fā)明包括以下各技術(shù)方案1、一種靜電放電(ESD)防護(hù)電路，該ESD防護(hù)電路電連接于一輸入/輸出緩沖墊、一內(nèi)部電路、一VSS電源接腳以及一VDD電源接腳，該ESD防護(hù)電路包含有一第一ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VSS電源接腳之間；一P型基底觸發(fā)硅控整流器(P-STSCR)，該P(yáng)-STSCR包含有一第一橫向SCR以及一P型觸發(fā)點(diǎn)，且該P(yáng)-STSCR的陽極與陰極分別電連接至該I/O緩沖墊以及該VSS電源接腳；一第二ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VDD電源接腳之間；以及一N型基底觸發(fā)硅控整流器(N-STSCR)，該N-STSCR包含有一第二橫向SCR以及一N型觸發(fā)點(diǎn)，且該N-STSCR的陰極與陽極分別電連接于該I/O緩沖墊以及該VDD電源接腳。
2、一種靜電放電(ESD)防護(hù)電路，該ESD防護(hù)電路電連接于一輸入/輸出緩沖墊、一內(nèi)部電路、一VSS電源接腳以及一VDD電源接腳，該ESD防護(hù)電路包含有一第一ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VSS電源接腳之間；一第一堆疊整流器，電連接于該VSS電源接腳與該I/O緩沖墊之間，該第一堆疊整流器由復(fù)數(shù)個(gè)P型基底觸發(fā)硅控整流器(P-STSCR)串聯(lián)而成，且該每一個(gè)P-STSCR均包含有一第一橫向SCR(lateral SCR)以及一P型觸發(fā)點(diǎn)；一第二ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VDD電源接腳之間；以及一第二堆疊整流器，電連接于該VDD電源接腳與該I/O緩沖墊之間，該第二堆疊整流器由復(fù)數(shù)個(gè)N型基底觸發(fā)硅控整流器(N-STSCR)串聯(lián)而成，且該每一個(gè)N-STSCR均包含有一第二橫向SCR以及一N型觸發(fā)點(diǎn)；其中該第一堆疊整流器的總保持電壓大于任何傳遞至該I/O緩沖墊上的正常信號(hào)的最大電壓準(zhǔn)位，而該第二堆疊整流器的總保持電壓小于任何傳遞至該I/O緩沖墊上的正常信號(hào)的最低電壓準(zhǔn)位，以避免該ESD防護(hù)電路被雜訊意外導(dǎo)通而干擾電路的正常信號(hào)。
3、一種電源線間ESD箝制電路，該電源線ESD箝制電路電連接于一VSS電源線以及一VDD電源線，該電源線ESD箝制電路包含有一ESD偵測(cè)電路，設(shè)于該VSS電源線以及該VDD電源線之間；以及至少一基底觸發(fā)硅控整流器(STSCR)，該STSCR包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該STSCR的陽極與陰極分別電連接至該VDD電源線以及該VSS電源線。
4、一種應(yīng)用于混合電壓之間的電源線ESD箝制電路，該電源線ESD箝制電路電連接于一VSS電源線、一第一VDD電源線以及一第二VDD電源線，該電源線ESD箝制電路包含有一第一ESD偵測(cè)電路，設(shè)于該第一VDD電源線以及該VSS電源線之間；至少一第一基底觸發(fā)硅控整流器(STSCR)，該第一STSCR包含有一第一橫向SCR以及至少一第一觸發(fā)點(diǎn)，且該第一STSCR的陽極與陰極分別電連接至該第一VDD電源線以及該VSS電源線；一第一串聯(lián)的二極管，設(shè)于該第一STSCR以及該VSS電源線之間；一第二ESD偵測(cè)電路，設(shè)于該第一VDD電源線以及該VSS電源線之間；至少一次電源線ESD箝制電路，設(shè)于該第一VDD電源線以及該第二VDD電源線之間，該次電源線ESD箝制電路包含有至少一第二STSCR，該第二STSCR包含有一第二橫向SCR以及至少一第二觸發(fā)點(diǎn)，且該第二STSCR的陽極與陰極分別電連接至該第一VDD電源線以及該第二VDD電源線；一第二串聯(lián)的二極管，設(shè)于該第二STSCR以及該第二VDD電源線之間；以及一第三串聯(lián)的二極管，設(shè)于該第一VDD電源線以及該第二VDD電源線之間；一第三ESD偵測(cè)電路，設(shè)于該第二VDD電源線以及該VSS電源線之間；至少一第三STSCR，該第三STSCR包含有一第三橫向SCR以及至少一第三觸發(fā)點(diǎn)，且該第三STSCR的陽極與陰極分別電連接至該第二VDD電源線以及該VSS電源線；以及一第四串聯(lián)的二極管，設(shè)于該第三STSCR以及該VSS電源線之間。
5、一種應(yīng)用于分離電源線之間的ESD電連接電路，該分離電源線由一第一VSS電源線、一第一VDD電源線、一第二VSS電源線以及一第二VDD電源線所構(gòu)成，該第一VDD電源線與該第一VSS電源線之間設(shè)有一第一核心電路，而該第二VDD電源線與該第二VSS電源線之間設(shè)有一第二核心電路，該ESD電連接電路包含有一第一ESD偵測(cè)電路，設(shè)于該第一VDD電源線以及該第一VSS電源線之間；一第二ESD偵測(cè)電路，設(shè)于第二VDD電源線以及該第二VSS電源線之間；一第一ESD防護(hù)電路，設(shè)于該第一VDD電源線以及該第二VDD電源線之間，該第一ESD防護(hù)電路包含有一第一串聯(lián)STSCR組，該第一串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第一串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第一VDD電源線、該第二VDD電源線以及該第一ESD偵測(cè)電路；以及一第二串聯(lián)STSCR組，該第二串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第二串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第二VDD電源線、該第一VDD電源線以及該第二ESD偵測(cè)電路；一第二ESD防護(hù)電路，設(shè)于該第一VSS電源線以及該第二VSS電源線之間，該第二ESD防護(hù)電路包含有一第三串聯(lián)STSCR組，該第三串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第三串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第二VSS電源線、該第一VSS電源線以及該第二ESD偵測(cè)電路；以及一第四串聯(lián)STSCR組，該第四串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第四串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第一VSS電源線、該第二VSS電源線以及該第一ESD偵測(cè)電路。
本發(fā)明的優(yōu)點(diǎn)在于利用具有非常低導(dǎo)通電壓的基底觸發(fā)SCR元件于一輸入ESD防護(hù)電路、輸出ESD防護(hù)電路以及電源線ESD箝制制電路，因此可以有效提升深次微米CMOS制程中集成電路產(chǎn)品的ESD耐壓能力。應(yīng)用該基體觸發(fā)硅控整流器的ESD防護(hù)電路具有以下的優(yōu)點(diǎn)節(jié)省總布局面積，增快開啟速度，快速排放ESD電流，以及避免瞬間過熱的問題。
圖示的符號(hào)說明10 輸入ESD防護(hù)電路 11、31 輸入墊12、32、52、72、102、202 內(nèi)部電路13、53、73 LSCR元件 14、34、54、74 P+擴(kuò)散區(qū)域15、35、55、75 N井 16、36、56、76 P型基底17、37、57、77 N+擴(kuò)散區(qū)域20、40 二級(jí)防護(hù)電路21 串聯(lián)電阻22 柵極接地NMOS 33 MLSCR元件38 N+擴(kuò)散區(qū)域50 輸出ESD防護(hù)電路51 輸出墊58 短通道NMOS元件60 LVTSCR元件70 輸入/輸出ESD防護(hù)電路103導(dǎo)體
107 陽極108 陰極30、100、120、200、240、400、440 ESD、500 防護(hù)電路71、101、121、141、201、241 輸入/輸出墊301、341、401、441、501 輸入/輸出墊79、153、333、353 柵極80、129、249、269、329、450、470、804、842 電容81、130、250、270、350、448、468、802、844、864 電阻104、124、144、204、244 P-STSCR元件304、344、404、444、624 P-STSCR元件105、125、145、205、245、305P型觸發(fā)點(diǎn)345、405、445、625、727 P型觸發(fā)點(diǎn)106、126、146、206、226、246ESD偵測(cè)電路266、306、326、446、606、626ESD偵測(cè)電路726、800、820、840、860、880ESD偵測(cè)電路140、300、340 修飾型ESD防護(hù)電路152、312、352、886 NMOS晶體管224、264、324、364、424、464、604 N-STSCR元件225、265、325、365、425、465、605、728 N型觸發(fā)點(diǎn)332、372 PMOS晶體管349、369、862、882 二極管串聯(lián)409、429、822 基納二極管452、472、806、808、824、848、866、886 反向器463、885 輸入電極504、644、684、704 堆疊P-STSCR元件524、664、688、708 堆疊N-STSCR元件508、528、608、628 堆疊二極管
640、680、700、720、740 ESD箝制電路710、748 二極管 724 雙觸發(fā)SCR元件744 DT_SCR元件846 晶體管900、920、940、960、980 電源線ESD箝制電路
P-STSCR 104包含一P型基底，一N井(N-well)設(shè)于P型基底中，一第一N+擴(kuò)散區(qū)域以及一第一P+擴(kuò)散區(qū)域，設(shè)于P型基底內(nèi)并作為P-STSCR元件104的陰極，一第二N+擴(kuò)散區(qū)域以及一第二P+擴(kuò)散區(qū)域，設(shè)于N井內(nèi)并作為P-STSCR元件104的陽極，一P型觸發(fā)點(diǎn)105位于N型井以及P型基底之間，用來接受一觸發(fā)電流(Itrig)以迅速開啟P-STSCR 104。其中，第二P+擴(kuò)散區(qū)域、N井、P型基底以及第一N+擴(kuò)散區(qū)域構(gòu)成一橫向SCR(lateral SCR)，因此當(dāng)一電流由P型觸發(fā)點(diǎn)105流進(jìn)該P(yáng)型基底時(shí)，該橫向SCR將被觸發(fā)而進(jìn)入它的閉鎖狀態(tài)(latch state)，以提供一低阻抗路徑而將ESD電流由P-STSCR元件104的陽極導(dǎo)到陰極。
當(dāng)一正的ESD電壓脈沖被施加于I/O墊101之上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，會(huì)使ESD偵測(cè)電路106產(chǎn)生一觸發(fā)電流至P-STSCR元件104的P型觸發(fā)點(diǎn)105，以開啟P-STSCR元件104，因此正ESD電壓脈沖的電流會(huì)從I/O墊101，經(jīng)由開啟的P-STSCR元件104被釋放至VSS電源接腳排出。
請(qǐng)參照?qǐng)D6，圖6為本發(fā)明應(yīng)用P-STSCR元件124于一ESD輸入/輸出防護(hù)電路120的示意圖。ESD偵測(cè)電路126由一電容(C)129與一電阻(R)130所組成。當(dāng)一正的ESD電壓脈沖被施加于I/O墊121之上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，此瞬間(transient)正電壓會(huì)經(jīng)由電容129而被耦合至P-STSCR元件124的P型觸發(fā)點(diǎn)125，而P-STSCR元件124的P型觸發(fā)點(diǎn)125上的耦合電壓，可因?yàn)殡娺B接于電容129與VSS電源接腳間的電阻130的存在而被維持較久的時(shí)間。流經(jīng)電容129的瞬間電流將觸發(fā)導(dǎo)通P-STSCR元件124，使得ESD電流由I/O墊121被釋放到VSS電源接腳，而不流至一內(nèi)部電路(internal circuit)123。
請(qǐng)參照?qǐng)D7，圖7為本發(fā)明應(yīng)用P-STSCR元件144于ESD防護(hù)電路140的修飾型設(shè)計(jì)示意圖。如圖7所示，于ESD偵測(cè)電路146中加入一NMOS晶體管(Mn1)152，當(dāng)一正的ESD電壓脈沖被施加于I/O墊141之上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，I/O墊141上的瞬間電壓會(huì)流經(jīng)電容149而被耦合至Mn1 152的柵極153，由于此正耦合柵極偏壓被施加于Mn1 152的柵極上，Mn1 152將會(huì)被開啟，并將ESD電流由I/O墊141傳導(dǎo)至P-STSCR元件144的P型觸發(fā)點(diǎn)145。因此P-STSCR元件144會(huì)被觸發(fā)并使得ESD電流由I/O墊141被釋放至流至VSS電源接腳，而不流至一內(nèi)部電路(internal circuit)143。
另一種ESD電壓脈沖的情形(negative-to-VDD)，則一負(fù)的ESD電壓脈沖被施加于I/O墊101之上，而VDD電源接腳接地且VSS電源接腳浮接。為了要保證ESD輸入/輸出電路在此兩種ESD情況發(fā)生時(shí)都能承受高ESD電壓，在電路設(shè)計(jì)時(shí)應(yīng)用互補(bǔ)式(complementary)的概念，即同時(shí)應(yīng)用P-STSCR元件與N-STSCR元件。相類似于P-STSCR元件104，N-STSCR元件224包含一P型基底，一N井(N-well)設(shè)于P型基底中，一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于P型基u底內(nèi)并作為N-STSCR元件224的陰極，一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于N井內(nèi)并作為N-STSCR元件224的陽極，以及一N型觸發(fā)點(diǎn)205位于N型井以及P基底之間。其中，第二P+擴(kuò)散區(qū)域、N井、P型基底以及第一N+擴(kuò)散區(qū)域構(gòu)成一橫向SCR。
請(qǐng)參照?qǐng)D8，圖8為本發(fā)明應(yīng)用互補(bǔ)型P-STSCR元件204與N-STSCR元件224于輸入/輸出ESD防護(hù)電路200的的基本概念示意圖。如圖8所示，ESD防護(hù)電路200包含有一I/O墊201與一內(nèi)部電路202，且內(nèi)部電路202電連接于VSS電源接腳與VDD電源接腳之間，又內(nèi)部電路202電連接至輸入墊201。其中，P-STSCR元件204電連接于I/O墊201與VSS電源接腳之間，N-STSCR元件224電連接于VDD電源接腳與I/O墊201之間，而ESD防護(hù)電路200另包含有一ESD偵測(cè)電路206電連接于I/O墊201與VSS電源接腳之間，另一ESD偵測(cè)電路226電連接于I/O墊201與VDD電源接腳之間。當(dāng)一正的ESD電壓脈沖被施加于I/O墊201之上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，通過P型觸發(fā)點(diǎn)205來觸發(fā)P-STSCR元件204，并使得ESD電流由I/O墊201釋放到接地的VSS電源接腳。當(dāng)一負(fù)的ESD電壓脈沖被施加于I/O墊201之上，而VDD電源接腳接地且VSS電源接腳浮接時(shí)，則可以由N型觸發(fā)點(diǎn)225來觸發(fā)N-STSCR元件224，并使得ESD電流由I/O墊201釋放到接地的VDD電源接腳腳。
為了滿足上述電路操作的需求，一些ESD偵測(cè)電路設(shè)計(jì)的實(shí)施例則被揭露如下。請(qǐng)參照?qǐng)D9，圖9為本發(fā)明應(yīng)用P-STSCR元件244與N-STSCR元件264于ESD輸入/輸出防護(hù)電路240的電路設(shè)計(jì)示意圖。如圖9所示，ESD偵測(cè)電路246由一電容(C)249與一電阻(R)250所組成，ESD偵測(cè)電路266由一電容(C)269與一電阻(R)270所組成。
當(dāng)一正的ESD電壓脈沖被施加于I/O墊241之上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，I/O墊241上的電壓會(huì)經(jīng)由電容249而被耦合至P-STSCR元件244的P型觸發(fā)點(diǎn)245，且此P-STSCR元件244的P型觸發(fā)點(diǎn)245上的耦合電壓可因電連接于電容249與VSS電源接腳間的電阻250的存在而被維持較久的時(shí)間，而流經(jīng)電容249的瞬間電流可以觸發(fā)P-STSCR元件244，并使得ESD電流由I/O墊241被釋放到VSS電源接腳，而不流至一內(nèi)部電路(internal circuit)243。反之，當(dāng)一負(fù)的ESD電壓脈沖被施加于I/O墊241之上，而VDD電源接腳接地且VSS電源接腳浮接時(shí)，I/O墊241上的電壓會(huì)經(jīng)由電容269被耦合至N-STSCR元件264的N型觸發(fā)點(diǎn)265，且此N-STSCR元件264的N型觸發(fā)點(diǎn)265上的耦合電壓，可因電連接于電容269與VDD電源接腳間的電阻270而被維持較久的時(shí)間，而流經(jīng)電容269的瞬間電流則可以觸發(fā)N-STSCR元件264，并使得ESD電流由I/O墊241被釋放到VDD電源接腳。
請(qǐng)參照?qǐng)D10，圖10為本發(fā)明應(yīng)用P-STSCR元件304與N-STSCR元件324于輸入/輸出ESD防護(hù)電路300的修飾型設(shè)計(jì)的示意圖。如圖10所示，于ESD偵測(cè)電路306中加入一額外的NMOS晶體管(Mn1)312，且于ESD偵測(cè)電路326中加入一額外的PMOS晶體管(Mp1)332以提高其觸發(fā)電流的大小，所以可以更快速的觸發(fā)P-STSCR元件304與N-STSCR元件324，以快速排放ESD電流。
當(dāng)一負(fù)的ESD電壓脈沖被施加于I/O墊301上，而VDD電源接腳接地且VSS電源接腳浮接時(shí)，負(fù)ESD電壓會(huì)經(jīng)由電容329而被耦合至Mp1 332的柵極333。當(dāng)加入一負(fù)耦合柵極偏壓被施加于Mp1 332的柵極333上時(shí)，則可以開啟Mp1 332以傳導(dǎo)一些負(fù)ESD電流從I/O墊301至N-STSCR元件324的N型觸發(fā)點(diǎn)325，所以在N-STSCR元件324結(jié)構(gòu)的N井(未顯示)中的N-STSCR元件324，可以被負(fù)觸發(fā)電流來觸發(fā)，以將負(fù)ESD電流從I/O墊301被釋放至相對(duì)接地的VDD電源接腳腳，以保護(hù)內(nèi)部電路(internalcircuit)343。
請(qǐng)參照?qǐng)D11，圖11為本發(fā)明應(yīng)用P-STSCR元件344與N-STSCR元件364于輸入/輸出ESD防護(hù)電路340的修飾型設(shè)計(jì)的示意圖。如圖11所示，該設(shè)計(jì)以二極管串聯(lián)(diode string)349與二極管串聯(lián)369，取代圖10中的ESD偵測(cè)電路306與ESD偵測(cè)電路326中的電容309、329，用來偵測(cè)ESD的發(fā)生。
當(dāng)一正的ESD電壓脈沖被施加于I/O墊341上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，該ESD電壓會(huì)經(jīng)由二極管串聯(lián)349被傳導(dǎo)至Mn1 352的柵極353。而當(dāng)一正偏壓加于Mn1 352的柵極353上時(shí)，Mn1 352會(huì)被開啟，并將一些ESD電流由I/O墊341傳導(dǎo)至P-STSCR元件344的P型觸發(fā)點(diǎn)345，所以P-STSCR元件344可以被觸發(fā)并排放ESD電流，以保護(hù)內(nèi)部電路(internal circuit)345。而相反于此電路操作，則施加負(fù)ESD電壓以開啟Mp1 372，并將負(fù)ESD電流由I/O墊341釋放至VDD電源接腳。其中，二極管串聯(lián)349與369中所串聯(lián)的二極管數(shù)量與正常輸入或正常輸出信號(hào)的電壓準(zhǔn)位有關(guān)。
在正常操作的情形下，I/O墊341上的輸入或輸出信號(hào)并不會(huì)造成橫跨電阻350上的電壓大于Mn1 352的起始電壓(threshold voltage)。例如在正常操作情況下，假使I/O墊341上的輸入或輸出信號(hào)具有一3.3伏特的最大電壓準(zhǔn)位，則應(yīng)該要設(shè)計(jì)以八個(gè)二極管堆疊而成的二極管串聯(lián)349。因?yàn)樵谝话鉉MOS的制程中，一個(gè)二極管具有約為0.5伏特的切入(cut-in)電壓，因此八個(gè)二極管堆疊而成的二極管串聯(lián)349則具有一約為4伏特的電壓屏障準(zhǔn)位，這表示只有當(dāng)I/O墊341上的電壓準(zhǔn)位大于4伏特時(shí)，P-STSCR元件344才能夠被觸發(fā)。通過調(diào)整二極管串聯(lián)349與二極管串聯(lián)369中堆疊的二極管的數(shù)量，而在I/O墊341上可以觸發(fā)P-STSCR元件344與N-STSCR元件364導(dǎo)通的正電壓準(zhǔn)位與負(fù)電壓準(zhǔn)位可被設(shè)計(jì)成具有不同電壓準(zhǔn)位，以滿足不同的應(yīng)用情形。
此外，由于二極管串聯(lián)在順向偏壓(forward bias)的情況之下，通常具有一高驅(qū)動(dòng)(driving)電流，因此可以省略圖11中的Mn1 352與Mp1372，以節(jié)省硅面積。請(qǐng)參照?qǐng)D12，圖12為本發(fā)明應(yīng)用P-STSCR元件344與N-STSCR元件364于輸入/輸出ESD防護(hù)電路340的修飾型設(shè)計(jì)的示意圖。如圖12所示，在I/O墊341上，當(dāng)一正的ESD電壓脈沖被施加于I/O墊341上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，一些正ESD電流會(huì)經(jīng)由二極管串聯(lián)349而被傳導(dǎo)至P型觸發(fā)點(diǎn)345，并開啟P-STSCR元件344，以將ESD電流由I/O墊341排放至VSS電源接腳。當(dāng)一負(fù)的ESD電壓脈沖被施加于I/O墊341上，而VDD電源接腳接地且VSS電源接腳浮接時(shí)，一些負(fù)ESD電流會(huì)經(jīng)由二極管串聯(lián)369而被傳導(dǎo)至N型觸發(fā)點(diǎn)365，并開啟N-STSCR元件364，以將ESD電流由I/O墊341排放至VDD電源接腳。
請(qǐng)參照?qǐng)D13，圖13為本發(fā)明應(yīng)用P-STSCR元件404與N-STSCR元件424于輸入/輸出ESD防護(hù)電路400的示意圖。不同于圖12所示的輸入/輸出ESD防護(hù)電路340，圖13所示的輸入/輸出ESD防護(hù)電路400以基納二極管(zener diode)409與基納二極管429來取代圖12的二極管串聯(lián)349、369。由于基納二極管409與基納二極管429具有一大于I/O墊401上的正常信號(hào)電壓準(zhǔn)位的崩潰電壓，所以在正常操作情形下，I/O墊401上的正常信號(hào)電壓準(zhǔn)位并不會(huì)造成基納二極管409與基納二極管429的崩潰，故此時(shí)P-STSCR元件404與N-STSCR元件424是處于一關(guān)閉(off)的狀態(tài)。但是當(dāng)ESD脈沖產(chǎn)生時(shí)，正或負(fù)的ESD電壓會(huì)造成基納二極管409或基納二極管429的崩潰，并產(chǎn)生流至P-STSCR元件404的P型觸發(fā)點(diǎn)405或N-STSCR元件424的N型觸發(fā)點(diǎn)425的觸發(fā)電流，以相對(duì)應(yīng)的開啟P-STSCR元件404與N-STSCR元件424來保護(hù)內(nèi)部電路(internal circuit)443。
請(qǐng)參照?qǐng)D14，圖14為本發(fā)明應(yīng)用P-STSCR元件444與N-STSCR元件464于輸入/輸出ESD防護(hù)電路440的示意圖。如圖14所示，用來觸發(fā)P-STSCR元件444的ESD偵測(cè)電路446，其包含一電阻449、一電容450以及一反向器(inverter，INV-1)452，其設(shè)計(jì)為由VDD電源接腳電連接一電阻449至反向器452的輸入電極453，而INV-1 452的輸入電極453至VSS電源接腳之間可另設(shè)有一電容450，電容450可以是一寄生(parasitic)電容或是一真實(shí)電容。
在集成電路的正常操作情形下，此時(shí)集成電路接受VSS以及VDD電源供應(yīng)，INV-1 452的輸入電極453因電阻449的存在而保持在VDD電壓準(zhǔn)位，因此INV-1 452的輸出被保持在VSS電壓準(zhǔn)位。在正常操作情形下，INV-1452的輸出提供一VSS電壓施加于P-STSCR元件444的P型觸發(fā)點(diǎn)445之上，所以P-STSCR元件444是處于關(guān)閉(off)的情況。當(dāng)一正的ESD電壓脈沖被施加于I/O墊441上，而VSS電源接腳接地且VDD電源接腳浮接時(shí)，INV-1 452的輸入一開始時(shí)因?yàn)殡娙?50的存在而保持為零，并且INV-1 452因?yàn)镮/O墊441上的ESD能量而被偏壓。因此INV-1 452的輸出將會(huì)被ESD能量充電(charge up)至高電壓準(zhǔn)位，并產(chǎn)生一觸發(fā)電流至P-STSCR元件444的P型觸發(fā)點(diǎn)445。最后，由INV-1 452的輸出所產(chǎn)生的觸發(fā)電流將會(huì)開啟P-STSCR元件444，并將ESD電流由I/O墊441經(jīng)由P-STSCR元件444釋放至VSS電源接腳，以保護(hù)內(nèi)部電路(internal circuit)447。當(dāng)一負(fù)的ESD電壓脈沖被施加于I/O墊441上，而VDD電源接腳接地且VSS電源接腳浮接時(shí)，類似但相反的電路操作，則可應(yīng)用于電阻469、電容470以及反向器(INV-2)472之上，以開啟N-STSCR元件464。其中，在集成電路正常操作情形下，N-STSCR元件464為關(guān)閉狀態(tài)。
在集成電路正常應(yīng)用情形下，有一些工作在具有高度雜訊脈波干擾的環(huán)境下，如電動(dòng)機(jī)控制用(motor control)IC或軍用(military)IC，而其輸入/輸出ESD防護(hù)電路中的P-STSCR元件或N-STSCR元件可能會(huì)因這些雜訊脈波的過沖(overshooting)以及下沖(undershooting)而被觸發(fā)。在正常工作情形下，若是在ESD防護(hù)電路中的P-STSCR元件或N-STSCR元件被雜訊脈波所觸發(fā)，則在I/O墊上的電壓準(zhǔn)位將會(huì)被箝在LSCR元件的保持電壓附近(在非磊晶晶圓中通常約為1伏特)，這將造成輸入或輸出訊號(hào)電壓準(zhǔn)位的錯(cuò)誤，并導(dǎo)致集成電路或系統(tǒng)的操作錯(cuò)誤。
為了要避免上述輸入/輸出ESD防護(hù)電路中的P-STSCR元件或N-STSCR元件被不預(yù)期觸發(fā)的情形發(fā)生，當(dāng)集成電路操作于高雜訊干擾的環(huán)境時(shí)，作為本發(fā)明中第二實(shí)施例的另一設(shè)計(jì)則被提出。請(qǐng)參照?qǐng)D15，圖15為本發(fā)明中應(yīng)用堆疊(stacked)P-STSCR元件504與堆疊N-STSCR元件524于ESD防護(hù)電路500的基本概念示意圖。在ESD防護(hù)電路500中的堆疊P-STSCR元件504與堆疊N-STSCR元件524，其總保持電壓應(yīng)該要大于集成電路的VDD電壓準(zhǔn)位或I/O墊501上其正常信號(hào)的最大電壓準(zhǔn)位。而如圖15所示，ESD防護(hù)電路500另包含有二ESD偵測(cè)電路506、526。
例如，在應(yīng)用于3.3伏特的集成電路中，ESD防護(hù)電路500中的堆疊P-STSCR元件504與堆疊N-STSCR元件524應(yīng)由4個(gè)SCR元件堆疊而成，由4個(gè)SCR元件堆疊而成的堆疊P-STSCR元件504與堆疊N-STSCR元件524其總保持電壓約為4伏特，大于I/O墊501上其正常信號(hào)的最大電壓準(zhǔn)位。因?yàn)榭偙３蛛妷捍笥赩DD電壓準(zhǔn)位或I/O墊501上正常信號(hào)的最大電壓準(zhǔn)位，即使在ESD防護(hù)電路中的堆疊P-STSCR元件504與堆疊N-STSCR元件524中的一些SCR元件被雜訊脈波所觸發(fā)，造成堆疊P-STSCR元件504與堆疊N-STSCR元件524的SCR元件不預(yù)期地被開啟，也不會(huì)影響集成電路中輸入或輸出電路543的正常運(yùn)作。
圖16為本發(fā)明第二實(shí)施例中應(yīng)用堆疊二極管508與堆疊二極管528于輸入/輸出ESD防護(hù)電路500的基本概念示意圖。圖17為本發(fā)明第二實(shí)施例中應(yīng)用堆疊二極管以及堆疊STSCR于輸入/輸出ESD防護(hù)電路500的示意圖。如圖16所示，堆疊二極管508與堆疊二極管528是用來增加P-STSCR元件504與N-STSCR元件524的總保持電壓。如圖17所示，使用堆疊P-STSCR元件504與堆疊二極管508或堆疊N-STSCR元件524與堆疊二極管528兩者的結(jié)合，其目的在于增加ESD防護(hù)電路中的P-STSCR元件504與N-STSCR元件524的總保持電壓。而圖15至圖17中的ESD偵測(cè)電路與圖9至圖14所示的設(shè)計(jì)雷同。
P-STSCR元件以及N-STSCR元件也可以應(yīng)用在電源線ESD箝制電路的中。請(qǐng)參照?qǐng)D18，圖18為本發(fā)明第三實(shí)施例中應(yīng)用堆疊二極管608以及一N-STSCR 604作為VSS與VDD電源線間的ESD箝制電路的示意圖。當(dāng)一相對(duì)正的ESD脈沖橫跨在VDD電源線與VSS電源線之間時(shí)，ESD偵測(cè)電路606會(huì)傳導(dǎo)一觸發(fā)電流至N-STSCR元件604的N型觸發(fā)點(diǎn)605，以觸發(fā)N-STSCR元件604，經(jīng)由開啟的N-STSCR元件604與堆疊二極管608，可在VDD與VSS電源線間建立一極低阻抗的放電路徑來排放ESD電流，因而可以有效保護(hù)內(nèi)部電路(internal circuit)647。電源線ESD箝制電路中的堆疊二極管608的數(shù)量與集成電路在正常操作情形下的VDD電壓準(zhǔn)位相關(guān)。此外，在電源線ESD箝制電路中，串接于堆疊二極管608的N-STSCR元件604于開啟狀態(tài)下的總保持電壓要大于最大的VDD電壓準(zhǔn)位，以避免發(fā)生閉鎖(latch-up issue)的現(xiàn)象。
請(qǐng)參照?qǐng)D19，圖19為本發(fā)明第三實(shí)施例應(yīng)用堆疊二極管628以及一P-STSCR 624作為VDD與VSS電源線間的ESD箝制元件的示意圖。當(dāng)一相對(duì)正的ESD脈沖橫跨在VDD與VSS電源線之間時(shí)，ESD偵測(cè)電路626會(huì)傳導(dǎo)一觸發(fā)電流至P-STSCR元件624的P型觸發(fā)點(diǎn)625，以觸發(fā)N-STSCR元件624，并將該ESD電壓脈沖的電流經(jīng)由開啟的P-STSCR元件624與堆疊二極管628自VDD電源排放至VSS電源，以保護(hù)內(nèi)部電路(internal circuit)627。同樣的，串接于堆疊二極管628的P-STSCR元件624于開啟狀態(tài)下的總保持電壓要大于最大的VDD電壓準(zhǔn)位，以避免發(fā)生閉鎖(latch-upissue)的現(xiàn)象。
請(qǐng)參照?qǐng)D20至圖23，圖20為本發(fā)明第三實(shí)施例中應(yīng)用堆疊P-STSCR元件644于電源線ESD箝制電路640的示意圖。圖21為本發(fā)明第三實(shí)施例中應(yīng)用堆疊N-STSCR元件664于電源線ESD箝制電路660的示意圖。圖22為本發(fā)明第三實(shí)施例應(yīng)用堆疊P-STSCR元件684與堆疊N-STSCR元件688于電源線箝制電路680的示意圖。圖23為本發(fā)明第三實(shí)施例應(yīng)用堆疊P-STSCR元件704與堆疊N-STSCR元件708與二極管710的結(jié)合設(shè)計(jì)于電源線ESD箝制電路700的示意圖。如圖20至圖23所示，ESD防護(hù)電路640、660、680、700均另包含有一ESD偵測(cè)電路677，且VDD電源線與VSS電源線之間皆電連接有一內(nèi)部電路(internal circuit)669。
請(qǐng)參照?qǐng)D24至圖25，圖24為本發(fā)明第三實(shí)施例應(yīng)用雙觸發(fā)硅控整流器(double-triggered silicon controlled rectifier，DT-SCR)724于電源線ESD箝制電路720的示意圖。圖25為本發(fā)明第三實(shí)施例應(yīng)用DT_SCR元件744與二極管748于電源線ESD箝制電路740的示意圖。為了要開啟雙觸發(fā)SCR(DT_SCR)元件724，以保護(hù)內(nèi)部電路(internal circuit)711，ESD偵測(cè)電路726必需產(chǎn)生兩個(gè)觸發(fā)電流分別流至DT_SCR元件724的P型觸發(fā)點(diǎn)727與N型觸發(fā)點(diǎn)728。至于ESD偵測(cè)電路726的電路設(shè)計(jì)將在圖26至圖30中說明。當(dāng)然在電源線ESD箝制電路的堆疊結(jié)構(gòu)中所使用的元件，亦可以為P-STSCR、N-STSCR、DT_SCR或二極管的組合。原則上，在集成電路正常操作情形下，在VDD電源線與VSS電源線間的由P-STSCR、N-STSCR、DT_SCR或二極管組合而成的堆疊結(jié)構(gòu)，其總保持電壓必需要大于VDD電源的最大電壓準(zhǔn)位，以避免閉鎖的情形。
請(qǐng)參照?qǐng)D26至圖30，圖26至圖30為本發(fā)明用以控制VDD電源線與VSS電源線間的堆疊結(jié)構(gòu)的開啟或關(guān)閉的ESD偵測(cè)電路800、820、840、860、880的示意圖。在圖26中，電阻802與電容804具有一約為0.1～1微秒(μs)的RC常數(shù)，因此能偵測(cè)到上升(rise)時(shí)間約為10ns的ESD脈沖，而INV-1 806的輸出被電連接至P-STSCR(未顯示)元件或是DT_SCR(未顯示)元件的P型觸發(fā)點(diǎn)，且INV-2808的輸出被電連接至N-STSCR(未顯示)元件或是DT_SCR(未顯示)元件的N型觸發(fā)點(diǎn)。
在圖27中，利用一基納二極管822來偵測(cè)ESD的發(fā)生。當(dāng)一橫跨VDD電源線與VSS電源線間的電壓大于基納二極管822的崩潰電壓時(shí)，基納二極管822將會(huì)崩潰并產(chǎn)生一電連接至P型觸發(fā)點(diǎn)的觸發(fā)電流，而INV-2 824的輸出被電連接至N型觸發(fā)點(diǎn)。在圖28中，ESD偵測(cè)電路840為一種柵極耦合設(shè)計(jì)，由電容842、電阻844與晶體管846所組成，以增強(qiáng)流至P型觸發(fā)點(diǎn)的觸發(fā)電流，而INV-2 848的輸出則是電連接至N型觸發(fā)點(diǎn)。
在圖29中，ESD偵測(cè)電路860是由二極管串聯(lián)862與電阻864所組成的。當(dāng)ESD脈沖產(chǎn)生時(shí)，流經(jīng)二極管串聯(lián)862的ESD電流將產(chǎn)生一觸發(fā)電流，并且該觸發(fā)電流會(huì)被電連接至P型觸發(fā)點(diǎn)，而INV-2 866的輸出被電連接至N型觸發(fā)點(diǎn)。在圖30中，于二極管串聯(lián)862與INV-2 886的輸入電極885之間加入一NMOS晶體管(Mn5)888，在ESD脈沖產(chǎn)生時(shí)，可增強(qiáng)流至P型觸發(fā)點(diǎn)的觸發(fā)電流，而INV-2 886的輸出被電連接N型觸發(fā)點(diǎn)。使用上述的ESD偵測(cè)電路，當(dāng)發(fā)生ESD的情形時(shí)，在VDD電源線與VSS電源線間的堆疊結(jié)構(gòu)中的元件會(huì)被觸發(fā)，而在集成電路正常操作情形下，在VDD電源線與VSS電源線間的的堆疊結(jié)構(gòu)中的元件會(huì)被關(guān)閉。
當(dāng)于單一晶片被賦予更多的電路與功能時(shí)，如系統(tǒng)晶片(system-on-chip)，CMOS集成電路可能會(huì)有不同的VDD電源供應(yīng)，此時(shí)可在堆疊結(jié)構(gòu)中使用P-STSCR、N-STSCR、DT_SCR或二極管作為混合電壓(mixed-voltage)之間不同的電源線間ESD箝制電路，以保護(hù)各種核心電路(corecircuit)911。請(qǐng)參照?qǐng)D31至圖35，圖31至圖35為本發(fā)明應(yīng)用在具有不同VDD電源供應(yīng)的電源線間ESD箝制電路(power-rail ESD clampcircuit)900、920、940、960、980的示意圖。
圖31與圖32分別揭示當(dāng)一ESD脈沖橫跨VDD電源線1與VSS電源線之間、VDD電源線2與VSS電源線之間，以及VDD電源線1與VDD電源線2之間時(shí)，電連接電源線(VDD電源線1、VDD電源線2與VSS電源線)間的ESD箝制電路中的元件將被開啟以將ESD電流排放至相對(duì)接地的電源線的電路示意圖。
在圖31中，電源線ESD箝制電路900包含有一ESD偵測(cè)電路726，設(shè)于VDD電源線1以及VSS電源線之間；至少一P-STSCR，其陽極與陰極分別電連接至VDD電源線1以及VSS電源線之間，該P(yáng)-STSCR包含有一橫向SCR以及至少一觸發(fā)點(diǎn)；串聯(lián)的二極管D1-1～D1-K，設(shè)于該P(yáng)-STSCR以及VSS電源線之間；于VDD電源線1以及該VSS電源線之間設(shè)有另一ESD偵測(cè)電路726；一第三ESD偵測(cè)電路726，設(shè)于VDD電源線2以及VSS電源線之間；一P-STSCR，其陽極與陰極分別電連接至VDD電源線2以及VSS電源線，并包含有一橫向SCR以及一觸發(fā)點(diǎn)；在該P(yáng)-STSCR以及該VSS電源線之間還設(shè)有串聯(lián)的二極管D2-1～D2-M。
請(qǐng)繼續(xù)看圖31，在VDD電源線1以及VDD電源線2之間，至少設(shè)有一個(gè)次電源線ESD箝制電路，該次電源線ESD箝制電路包含有至少一P-STSCR，包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該P(yáng)-STSCR的陽極與陰極分別電連接至VDD電源線1以及VDD電源線2；串聯(lián)的二極管D3-1～D3N，設(shè)于P-STSCR以及VDD電源線2之間；在VDD電源線1以及VDD電源線2之間還設(shè)有串聯(lián)的二極管；圖31中的各觸發(fā)點(diǎn)也是P型。
圖32的電源線ESD箝制電路920與圖31結(jié)構(gòu)和原理相似，只是其中的各STSCR及各觸發(fā)點(diǎn)均為N型。另外，圖32與圖31的VDD電源線1以及VDD電源線2之間還可另包含有復(fù)數(shù)個(gè)VDD電源線，而各該VDD電源線間均可設(shè)有一相對(duì)應(yīng)的次電源線ESD箝制電路，即可達(dá)到本發(fā)明的目的。
如圖33至圖35所示，P-STSCR、N-STSCR、DT_SCR或二極管所組成的堆疊結(jié)構(gòu)也可以應(yīng)用于分離電源線(seperated power rails)之間的ESD電連接(ESD-connection)電路。其設(shè)計(jì)原則為當(dāng)集成電路在正常操作情形，并被供給以正確的電源供應(yīng)時(shí)，在堆疊結(jié)構(gòu)中的P-STSCR、N-STSCR、DT_SCR或二極管將會(huì)被關(guān)閉，但是當(dāng)集成電路發(fā)生ESD脈沖時(shí)，則開啟在堆疊結(jié)構(gòu)中的P-STSCR、N-STSCR、DT_SCR或二極管。欲達(dá)到這樣的目的，必需使用正確的ESD偵測(cè)電路來控制在P-STSCR、N-STSCR與DT_SCR元件中的P型觸發(fā)點(diǎn)與N型觸發(fā)點(diǎn)。在圖26至圖30中已說明過適合的ESD偵測(cè)電路，其也可以用來正確的控制在分離電源線之間的ESD電連接電路中元件的開啟或關(guān)閉。
綜上所述，本發(fā)明中制作全晶片ESD防護(hù)電路的方法為利用一基底觸發(fā)SCR元件于防護(hù)電路中，并應(yīng)用于輸入ESD防護(hù)電路、輸出ESD防護(hù)電路以及電源線ESD箝制電路，因此可以有效提升在深次微米CMOS制程中集成電路產(chǎn)品的ESD耐壓能力，同時(shí)又可以節(jié)省總布局面積。
相較于習(xí)知的制作ESD防護(hù)電路的方法，本發(fā)明利用具有非常低導(dǎo)通電壓的基底觸發(fā)SCR元件于防護(hù)電路中，并應(yīng)用于輸入ESD防護(hù)電路、輸出ESD防護(hù)電路以及電源線ESD箝制電路，所以可以有效提升在深次微米CMOS制程的集成電路產(chǎn)品的ESD耐壓能力，節(jié)省總布局面積。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種靜電放電(ESD)防護(hù)電路，該ESD防護(hù)電路電連接于一輸入/輸出緩沖墊、一內(nèi)部電路、一VSS電源接腳以及一VDD電源接腳，其特征是該ESD防護(hù)電路包含有一第一ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VSS電源接腳之間；一P型基底觸發(fā)硅控整流器(P-STSCR)，該P(yáng)-STSCR包含有一第一橫向SCR以及一P型觸發(fā)點(diǎn)，且該P(yáng)-STSCR的陽極與陰極分別電連接至該I/O緩沖墊以及該VSS電源接腳；一第二ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VDD電源接腳之間；以及一N型基底觸發(fā)硅控整流器(N-STSCR)，該N-STSCR包含有一第二橫向SCR以及一N型觸發(fā)點(diǎn)，且該N-STSCR的陰極與陽極分別電連接于該I/O緩沖墊以及該VDD電源接腳。
2.如權(quán)利要求1所述的ESD防護(hù)電路，其特征是該P(yáng)-STSCR另包含有一P型基底；一N井設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域以及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底，用來當(dāng)作該P(yáng)-STSCR的陰極；以及一第二N+擴(kuò)散區(qū)域以及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該P(yáng)-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域構(gòu)成該第一橫向SCR。
3.如權(quán)利要求2所述的ESD防護(hù)電路，其特征是當(dāng)一正ESD電壓脈沖被施加于該輸入/輸出緩沖墊時(shí)，會(huì)使該第一ESD偵測(cè)電路產(chǎn)生一第一觸發(fā)電流至該P(yáng)-STSCR的該P(yáng)型觸發(fā)點(diǎn)而觸發(fā)該P(yáng)-STSCR的該第一橫向SCR，以使該第一橫向SCR進(jìn)入一閉鎖狀態(tài)，并迅速開啟該P(yáng)-STSCR，以將該正ESD電壓脈沖的電流排放至該VSS電源接腳。
4.如權(quán)利要求1所述的ESD防護(hù)電路，其特征是該N-STSCR另包含有一P型基底上；一N井設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該N-STSCR的陰極；以及一第二N+擴(kuò)散區(qū)域及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該N-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域構(gòu)成該第二橫向SCR。
5.如權(quán)利要求4所述的ESD防護(hù)電路，其特征是當(dāng)一負(fù)ESD電壓脈沖被施加于該輸入/輸出緩沖墊時(shí)，會(huì)使該第二ESD偵測(cè)電路產(chǎn)生一第二觸發(fā)電流至該N-STSCR的該N型觸發(fā)點(diǎn)而觸發(fā)該N-STSCR的該第二橫向SCR，以使該第二橫向SCR進(jìn)入一閉鎖狀態(tài)，并迅速開啟該N-STSCR，以將該負(fù)ESD電壓脈沖的電流排放至該VDD電源接腳。
6.如權(quán)利要求1所述的ESD防護(hù)電路，其特征是該第一ESD偵測(cè)電路包含有一第一電阻、一第一電容、基納二極管、一組二極管串聯(lián)或一NMOS。
7.如權(quán)利要求6所述的ESD防護(hù)電路，其特征是該NMOS用來增大該第一觸發(fā)電流以加速觸發(fā)該P(yáng)-STSCR。
8.如權(quán)利要求1所述的ESD防護(hù)電路，其特征是該第二ESD偵測(cè)電路包含有一第二電阻、一第二電容、基納二極管、一組二極管串聯(lián)或一PMOS。
9.如權(quán)利要求8所述的ESD防護(hù)電路，其特征是該P(yáng)MOS用來增大該第二觸發(fā)電流以加速觸發(fā)該N-STSCR。
10.如權(quán)利要求1所述的ESD防護(hù)電路，其特征是該第一ESD偵測(cè)電路包含有一第三電阻、一第三電容以及一第一反向器，該第一反向器的輸入電極經(jīng)由該第二電阻與該第二電容而分別與該VDD電源接腳以及該VSS電源接腳相電連接，且該第一反向器的輸出電極被電連接至該P(yáng)-STSCR的該P(yáng)型觸發(fā)點(diǎn)。
11.如權(quán)利要求10所述的ESD防護(hù)電路，其特征是當(dāng)一正ESD電壓脈沖被施加于該輸入/輸出緩沖墊時(shí)，該第一反向器會(huì)被該正ESD電壓脈沖充電，以使該第一反向器的該輸出電極產(chǎn)生一第三觸發(fā)電流至該P(yáng)-STSCR的該P(yáng)型觸發(fā)點(diǎn)而觸發(fā)該P(yáng)-STSCR的該第一橫向SCR，以使該第一橫向SCR進(jìn)入一閉鎖狀態(tài)，并迅速開啟該P(yáng)-STSCR，以將該正ESD電壓脈沖的電流釋放至該VSS電源接腳。
12.如權(quán)利要求1所述的ESD防護(hù)電路，其特征是該第二ESD偵測(cè)電路包含有一第四電阻、一第四電容以及一第二反向器，該第二反向器的輸入電極經(jīng)由該第四電阻與該第四電容而分別與該VSS電源接腳以及該VDD電源接腳相電連接，且該第二反向器的輸出電極被電連接至該N-STSCR的該N型觸發(fā)點(diǎn)。
13.如權(quán)利要求12所述的ESD防護(hù)電路，其特征是當(dāng)一負(fù)ESD電壓脈沖被施加于該輸入/輸出緩沖墊時(shí)，該第二反向器的該輸出電極將會(huì)被該負(fù)ESD電壓脈沖充電，并由該N-STSCR的該N型觸發(fā)點(diǎn)產(chǎn)生一第四觸發(fā)電流而觸發(fā)該N-STSCR的該第二橫向SCR，以使該第二橫向SCR進(jìn)入一閉鎖狀態(tài)，并時(shí)迅速開啟該N-STSCR，以將該負(fù)ESD電壓脈沖的電流釋放至該VDD電源接腳。
14.一種靜電放電(ESD)防護(hù)電路，該ESD防護(hù)電路電連接于一輸入/輸出緩沖墊、一內(nèi)部電路、一VSS電源接腳以及一VDD電源接腳，其特征是該ESD防護(hù)電路包含有一第一ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VSS電源接腳之間；一第一堆疊整流器，電連接于該VSS電源接腳與該I/O緩沖墊之間，該第一堆疊整流器由復(fù)數(shù)個(gè)P型基底觸發(fā)硅控整流器(P-STSCR)串聯(lián)而成，且該每一個(gè)P-STSCR均包含有一第一橫向SCR(lateral SCR)以及一P型觸發(fā)點(diǎn)；一第二ESD偵測(cè)電路，電連接于該I/O緩沖墊與該VDD電源接腳之間；以及一第二堆疊整流器，電連接于該VDD電源接腳與該I/O緩沖墊之間，該第二堆疊整流器由復(fù)數(shù)個(gè)N型基底觸發(fā)硅控整流器(N-STSCR)串聯(lián)而成，且該每一個(gè)N-STSCR均包含有一第二橫向SCR以及一N型觸發(fā)點(diǎn)；其中該第一堆疊整流器的總保持電壓大于任何傳遞至該I/O緩沖墊上的正常信號(hào)的最大電壓準(zhǔn)位，而該第二堆疊整流器的總保持電壓小于任何傳遞至該I/O緩沖墊上的正常信號(hào)的最低電壓準(zhǔn)位，以避免該ESD防護(hù)電路被雜訊意外導(dǎo)通而干擾電路的正常信號(hào)。
15.如權(quán)利要求14所述的ESD防護(hù)電路，其特征是各該P(yáng)-STSCR均另包含有一P型基底；一N井設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域以及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該P(yáng)-STSCR的陰極；以及一第二N+擴(kuò)散區(qū)域以及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該P(yáng)-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域構(gòu)成該第一橫向SCR。
16.如權(quán)利要求1 4所述的ESD防護(hù)電路，其特征是該第一堆疊整流器另包含有復(fù)數(shù)個(gè)二極管與各該P(yáng)-STSCR相串聯(lián)。
17.如權(quán)利要求14所述的ESD防護(hù)電路，其特征是各該N-STSCR均另包含有一P型基底；一N井設(shè)于該P(yáng)型基底中；一第一N+擴(kuò)散區(qū)域以及一第一P+擴(kuò)散區(qū)域，設(shè)于該P(yáng)型基底內(nèi)，用來當(dāng)作該N-STSCR的陰極；以及一第二N+擴(kuò)散區(qū)域以及一第二P+擴(kuò)散區(qū)域，設(shè)于該N井內(nèi)，用來當(dāng)作該N-STSCR的陽極，且該第二P+擴(kuò)散區(qū)域、該N井、該P(yáng)型基底以及該第一N+擴(kuò)散區(qū)域構(gòu)成該第一橫向SCR。
18.如權(quán)利要求14所述的ESD防護(hù)電路，其特征是該第二堆疊整流器另包含有復(fù)數(shù)個(gè)二極管與各該N-STSCR相串聯(lián)。
19.一種電源線間ESD箝制電路，該電源線ESD箝制電路電連接于一VSS電源線以及一VDD電源線，其特征是該電源線ESD箝制電路包含有一ESD偵測(cè)電路，設(shè)于該VSS電源線以及該VDD電源線之間；以及至少一基底觸發(fā)硅控整流器(STSCR)，該STSCR包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該STSCR的陽極與陰極分別電連接至該VDD電源線以及該VSS電源線。
20.如權(quán)利要求19所述的電源線ESD箝制電路，其特征是該基底觸發(fā)硅控整流器(STSCR)為一P型基底觸發(fā)硅控整流器(P-STSCR)，且該觸發(fā)點(diǎn)為一P型觸發(fā)點(diǎn)。
21.如權(quán)利要求20所述的電源線ESD箝制電路，其特征是當(dāng)一相對(duì)正的ESD電壓脈沖橫跨該VDD電源線與該VSS電源線之間時(shí)，該ESD偵測(cè)電路會(huì)產(chǎn)生一觸發(fā)電流至該P(yáng)-STSCR的該P(yáng)型觸發(fā)點(diǎn)而觸發(fā)該P(yáng)-STSCR的該橫向SCR，以使該橫向SCR進(jìn)入一閉鎖狀態(tài)，并迅速開啟該P(yáng)-STSCR，以排放ESD電流。
22.如權(quán)利要求19所述的電源線ESD箝制電路，其特征是該基底觸發(fā)硅控整流器(STSCR)為一N型基底觸發(fā)硅控整流器(N-STSCR)，且該觸發(fā)點(diǎn)為一N型觸發(fā)點(diǎn)。
23.如權(quán)利要求22所述的電源線ESD箝制電路，其特征是當(dāng)一相對(duì)正的ESD電壓脈沖橫跨該VDD電源線與該VSS電源線之間時(shí)，該ESD偵測(cè)電路會(huì)產(chǎn)生一觸發(fā)電流而觸發(fā)該N-STSCR的該橫向SCR，以使該橫向SCR進(jìn)入一閉鎖狀態(tài)，并迅速開啟該N-STSCR，以排放ESD電流。
24.如權(quán)利要求19所述的電源線ESD箝制電路，其特征是另包含有復(fù)數(shù)個(gè)二極管與該STSCR相串聯(lián)。
25.如權(quán)利要求19所述的電源線ESD箝制電路，其特征是該基底觸發(fā)硅控整流器(STSCR)為一雙觸發(fā)硅控整流器(DT-SCR)，且該DT-SCR包含有一P型觸發(fā)點(diǎn)以及一N型觸發(fā)點(diǎn)。
26.如權(quán)利要求25所述的電源線ESD箝制電路，其特征是該ESD偵測(cè)電路包含有一電阻，電連接至該VDD電源線；一電容，電連接至該VSS電源線；以及一第一反向器以及一第二反向器，均分別電連接至該VDD電源線以及該VSS電源線；其中當(dāng)一ESD電壓脈沖橫跨該VDD電源線與該VSS電源線之間時(shí)，該電阻以及該電容將耦合一第一電壓于該第一反向器的輸入點(diǎn)，以于該第一反向器的輸出點(diǎn)輸出一第二電壓至該DT-SCR的該P(yáng)型觸發(fā)點(diǎn)以及該第二反向器的輸入點(diǎn)，并使該第二反向器的輸出點(diǎn)輸出一第三電壓至該DT-SCR的該N型觸發(fā)點(diǎn)。
27.如權(quán)利要求25所述的電源線ESD箝制電路，其特征是該ESD偵測(cè)電路包含有一第一電子元件，電連接至該VDD電源線；一第二電子元件，電連接至該VSS電源線；以及一反向器，電連接至該VDD電源線以及該VSS電源線；其中當(dāng)一ESD電壓脈沖橫跨該VDD電源線與該VSS電源線之間時(shí)，該第一電子元件以及該第二電子元件將耦合一第一電壓至該DT-SCR的該P(yáng)型觸發(fā)點(diǎn)以及該反向器的輸入點(diǎn)，并使該反向器的輸出點(diǎn)輸出一第二電壓至該DT-SCR的該N型觸發(fā)點(diǎn)。
28.如權(quán)利要求27所述的電源線ESD箝制電路，其特征是該第一電子元件為一基納二極管，且該第二電子元件為一電阻。
29.如權(quán)利要求27所述的電源線ESD箝制電路，其特征是該第一電子元件由復(fù)數(shù)個(gè)串聯(lián)的二極管所構(gòu)成，且該第二電子元件為一電阻。
30.如權(quán)利要求25所述的電源線ESD箝制電路，其特征是該ESD偵測(cè)電路包含有一第一電子元件，電連接至該VDD電源線；一第二電子元件，電連接至該VSS電源線；一反向器，電連接至該VDD電源線以及該VSS電源線；以及一NMOS，電連接至該VDD電源線；其中當(dāng)一ESD電壓脈沖橫跨該VDD電源線以及該VSS電源線之間時(shí)，該第一電子元件以及該第二電子元件將耦合一第一電壓至來開啟該NMOS，以使該NMOS得以對(duì)該DT-SCR的該P(yáng)型觸發(fā)點(diǎn)以及該反向器的輸入點(diǎn)施加一第二電壓，并使該反向器的輸出點(diǎn)輸出一第三電壓至該DT-SCR的該N型觸發(fā)點(diǎn)。
31.如權(quán)利要求30所述的電源線ESD箝制電路，其特征是該第一電子元件為一電容，且該第二電子元件為一電阻。
32.如權(quán)利要求30所述的電源線ESD箝制電路，其特征是該第一電子元件由復(fù)數(shù)個(gè)串聯(lián)的二極管所構(gòu)成，且該第二電子元件為一電阻。
33.如權(quán)利要求19所述的電源線ESD箝制電路，其特征是該VDD電源線以及該VSS電源線之間另電連接有一內(nèi)部電路。
34.一種應(yīng)用于混合電壓之間的電源線ESD箝制電路，該電源線ESD箝制電路電連接于一VSS電源線、一第一VDD電源線以及一第二VDD電源線，其特征是該電源線ESD箝制電路包含有一第一ESD偵測(cè)電路，設(shè)于該第一VDD電源線以及該VSS電源線之間；至少一第一基底觸發(fā)硅控整流器(STSCR)，該第一STSCR包含有一第一橫向SCR以及至少一第一觸發(fā)點(diǎn)，且該第一STSCR的陽極與陰極分別電連接至該第一VDD電源線以及該VSS電源線；一第一串聯(lián)的二極管，設(shè)于該第一STSCR以及該VSS電源線之間；一第二ESD偵測(cè)電路，設(shè)于該第一VDD電源線以及該VSS電源線之間；至少一次電源線ESD箝制電路，設(shè)于該第一VDD電源線以及該第二VDD電源線之間，該次電源線ESD箝制電路包含有至少一第二STSCR，該第二STSCR包含有一第二橫向SCR以及至少一第二觸發(fā)點(diǎn)，且該第二STSCR的陽極與陰極分別電連接至該第一VDD電源線以及該第二VDD電源線；一第二串聯(lián)的二極管，設(shè)于該第二STSCR以及該第二VDD電源線之間；以及一第三串聯(lián)的二極管，設(shè)于該第一VDD電源線以及該第二VDD電源線之間；一第三ESD偵測(cè)電路，設(shè)于該第二VDD電源線以及該VSS電源線之間；至少一第三STSCR，該第三STSCR包含有一第三橫向SCR以及至少一第三觸發(fā)點(diǎn)，且該第三STSCR的陽極與陰極分別電連接至該第二VDD電源線以及該VSS電源線；以及一第四串聯(lián)的二極管，設(shè)于該第三STSCR以及該VSS電源線之間。
35.如權(quán)利要求34所述的電源線ESD箝制電路，其特征是各該基底觸發(fā)硅控整流器(STSCR)為一P型基底觸發(fā)硅控整流器(P-STSCR)，且各該觸發(fā)點(diǎn)為一P型觸發(fā)點(diǎn)。
36.如權(quán)利要求34所述的電源線ESD箝制電路，其特征是各該基底觸發(fā)硅控整流器(STSCR)為一N型基底觸發(fā)硅控整流器(N-STSCR)，且各該觸發(fā)點(diǎn)為一N型觸發(fā)點(diǎn)。
37.如權(quán)利要求34所述的電源線ESD箝制電路，其特征是該第一VDD電源線以及該第二VDD電源線之間另包含有復(fù)數(shù)個(gè)VDD電源線，且各該VDD電源線間均設(shè)有一相對(duì)應(yīng)的次電源線ESD箝制電路。
38.一種應(yīng)用于分離電源線之間的ESD電連接電路，該分離電源線由一第一VSS電源線、一第一VDD電源線、一第二VSS電源線以及一第二VDD電源線所構(gòu)成，該第一VDD電源線與該第一VSS電源線之間設(shè)有一第一核心電路，而該第二VDD電源線與該第二VSS電源線之間設(shè)有一第二核心電路，其特征是該ESD電連接電路包含有一第一ESD偵測(cè)電路，設(shè)于該第一VDD電源線以及該第一VSS電源線之間；一第二ESD偵測(cè)電路，設(shè)于第二VDD電源線以及該第二VSS電源線之間；一第一ESD防護(hù)電路，設(shè)于該第一VDD電源線以及該第二VDD電源線之間，該第一ESI防護(hù)電路包含有一第一串聯(lián)STSCR組，該第一串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第一串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第一VDD電源線、該第二VDD電源線以及該第一ESD偵測(cè)電路；以及一第二串聯(lián)STSCR組，該第二串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第二串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第二VDD電源線、該第一VDD電源線以及該第二ESD偵測(cè)電路；一第二ESD防護(hù)電路，設(shè)于該第一VSS電源線以及該第二VSS電源線之間，該第二ESD防護(hù)電路包含有一第三串聯(lián)STSCR組，該第三串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第三串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第二VSS電源線、該第一VSS電源線以及該第二ESD偵測(cè)電路；以及一第四串聯(lián)STSCR組，該第四串聯(lián)STSCR組至少包含有一個(gè)或一個(gè)以上的STSCR，且每一STSCR均包含有一橫向SCR以及至少一觸發(fā)點(diǎn)，且該第四串聯(lián)STSCR組的陽極、陰極與各該觸發(fā)點(diǎn)分別電連接至該第一VSS電源線、該第二VSS電源線以及該第一ESD偵測(cè)電路。
39.如權(quán)利要求38所述的ESD電連接電路，其特征是各該STSCR為一P-STSCR，且各該觸發(fā)點(diǎn)為一P型觸發(fā)點(diǎn)。
40.如權(quán)利要求38所述的ESD電連接電路，其特征是各該STSCR為一N-STSCR，且各該觸發(fā)點(diǎn)為一N型觸發(fā)點(diǎn)。
41.如權(quán)利要求38所述的ESD電連接電路，其特征是設(shè)于該第一ESD防護(hù)電路中的各該STSCR均為一N-STSCR，且各該觸發(fā)點(diǎn)為一N型觸發(fā)點(diǎn)。
42.如權(quán)利要求38所述的ESD電連接電路，其特征是設(shè)于該第二ESD防護(hù)電路中的各該STSCR均為一P-STSCR，且各該觸發(fā)點(diǎn)為一P型觸發(fā)點(diǎn)。
43.如權(quán)利要求38所述的ESD電連接電路，其特征是各該串聯(lián)STSCR組均另包含有至少一二極管。
全文摘要
一種使用基體觸發(fā)硅控整流器的靜電放電防護(hù)電路，電連接于一輸入/輸出緩沖墊、一內(nèi)部電路、一V
文檔編號(hào)H01L27/04GK1414678SQ0214341
公開日2003年4月30日 申請(qǐng)日期2002年9月25日 優(yōu)先權(quán)日2001年10月23日
發(fā)明者柯明道, 陳東旸, 唐天浩 申請(qǐng)人:聯(lián)華電子股份有限公司