專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，特別有關(guān)于一種使用一位元二電容(1b2C)，或使用一位元四電容(1b4C)，或使用一位元多個(gè)電容的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。
背景技術(shù)：
傳統(tǒng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器是使用一位元一電容的存儲(chǔ)單元結(jié)構(gòu)，如圖1A所示。此處以兩個(gè)存儲(chǔ)單元(cell)為例，包括了做為開關(guān)使用的晶體管111、112、電容121、122、字元線W1、W0、位元線D1、D0及一感測(cè)放大器13。在進(jìn)行存儲(chǔ)內(nèi)容的讀取或?qū)懭雱?dòng)作前，所有的位元線D1、D0的電位均平?jīng)_調(diào)整至供應(yīng)電壓Vcc的二分之一。圖1B顯示了感測(cè)放大器13兩個(gè)輸入端在讀取動(dòng)作過程中的電壓變化波形。當(dāng)列位址致能信號(hào)RAS(row address strobe)產(chǎn)生一下降邊緣時(shí)，使字元線W1被觸動(dòng)，而進(jìn)一步導(dǎo)通晶體管111(即開關(guān)進(jìn)行閉合動(dòng)作)。如此，使得儲(chǔ)存于電容121的電位VH(假設(shè)電容儲(chǔ)存一高電位“1”)耦合至位元線D1上，而傳送至感測(cè)放大器13的一輸入端IN。感測(cè)放大器13的另一輸入端IN’則由一參考位元線接收一參考電位。由于所有位元線的電位均已被平衡調(diào)整至1/2Vcc，因此輸入端IN’的電位固定為1/2Vcc。因此，傳送至感測(cè)放大器13的電壓VH大小為(CcellVcell+CdigitVdigit)/(Ccell+Cdigit)其中，Ccell是電容121的電容值，Cdigit是位元線的電容值，Vcell是儲(chǔ)存于電容121的電壓值，Cdigit是位元線上的初始電壓值。
然而，由于存儲(chǔ)器容量與密度的需求越來越高、存儲(chǔ)電路的面積越來越小，此種結(jié)構(gòu)已無法提供足夠的電容量來達(dá)成長(zhǎng)期維持?jǐn)?shù)據(jù)的目的，因此存儲(chǔ)刷新(refresh)的動(dòng)作表現(xiàn)要求也越來越嚴(yán)格。
因此，一種使用一位元二電容的存儲(chǔ)單元結(jié)構(gòu)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器被提出，其可延長(zhǎng)數(shù)據(jù)的維持時(shí)間而解決需不斷進(jìn)行存儲(chǔ)刷新動(dòng)作的問題。如圖2A所示，此處以兩個(gè)存儲(chǔ)單元為例，包括了做為開關(guān)使用的晶體管211、212、電容221、222、字元線W1、W0、位元線D1、D0及一感測(cè)放大器23。在進(jìn)行存儲(chǔ)內(nèi)容的讀取或?qū)懭雱?dòng)作前，所有的位元線D1、D0之電位均平?jīng)_調(diào)整至供應(yīng)電壓Vcc的二分之一。另外，此種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器亦使用相對(duì)的參考存儲(chǔ)單元，每一參考存儲(chǔ)單元均儲(chǔ)存有與其相對(duì)存儲(chǔ)單元中互補(bǔ)的數(shù)據(jù)(電位)。圖2B顯示了感測(cè)放大器23兩個(gè)輸入端在讀取動(dòng)作過程中的電壓變化波形。當(dāng)列位址致能信號(hào)RAS(row address strobe)產(chǎn)生一下降邊緣時(shí)，使字元線W1被觸動(dòng)，而進(jìn)一步導(dǎo)通晶體管211(即開關(guān)進(jìn)行閉合動(dòng)作)。如此，使得儲(chǔ)存于電容221的電位VH(假設(shè)電容儲(chǔ)存一高電位)耦合至位元線D1上，而傳送至感測(cè)放大器23的一輸入端IN。此時(shí)，感測(cè)放大器23的另一輸入端IN’則由一參考位元線接收一相對(duì)參考存儲(chǔ)單元的互補(bǔ)電位VL。因此，傳送至感測(cè)放大器23的電壓信號(hào)VH與VL的差為2×(CcellVcell+CdigitVdigit)/(Ccell+Cdigit)然而，此種使用參考存儲(chǔ)單元的互補(bǔ)電位做為加大感測(cè)放大器輸入信號(hào)的方式將使得儲(chǔ)存位元的讀取與放大動(dòng)作復(fù)雜化，存儲(chǔ)單元的執(zhí)行效率也降低。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，同樣使用一位元多電容的架構(gòu)，但較簡(jiǎn)單亦具有較高的存儲(chǔ)單元效率。
本發(fā)明的一目的在于提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，包括多個(gè)電容、一位元線、多條字元線、多個(gè)開關(guān)及一感測(cè)放大器。其中，字元線相互電性耦接。每一開關(guān)經(jīng)由相對(duì)的該些字元線之一所控制，且連接于相對(duì)的該些電容的一與該位元線之間。感測(cè)放大器具有一第一輸入端耦接至該位元線，及第二輸入端接收一參考電位。
本發(fā)明的另一目的在于提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，包括一參考存儲(chǔ)單元、多個(gè)電容、一位元線、多條字元線、多個(gè)開關(guān)及一感測(cè)放大器。其中，參考存儲(chǔ)單元儲(chǔ)存有第一電位。電容則儲(chǔ)存有第二電位。字元線相互電性耦接。每一開關(guān)經(jīng)由相對(duì)的該些字元線之一所控制，且連接于相對(duì)的該些電容之一與該位元線之間。感測(cè)放大器具有第一輸入端耦接至該位元線，及第二輸入端耦接至該參考存儲(chǔ)單元，當(dāng)些開關(guān)閉合而使該些電容儲(chǔ)存的該第一電位耦合至該位元線時(shí)，該參考存儲(chǔ)單元儲(chǔ)存的該第二電位亦耦合至該第二輸入端。
藉此，本發(fā)明將相鄰的字元線相互連接，使用相鄰存儲(chǔ)單元中的電容儲(chǔ)存一個(gè)位元數(shù)據(jù)，而簡(jiǎn)化電路結(jié)構(gòu)。
以下，就


本發(fā)明的一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的實(shí)施例。

圖1A是傳統(tǒng)一位元一電容的動(dòng)態(tài)存儲(chǔ)器；圖1B是在傳統(tǒng)一位元一電容的動(dòng)態(tài)存儲(chǔ)器中感測(cè)放大器輸入端的電壓波形；圖2A是傳統(tǒng)一位元二電容的動(dòng)態(tài)存儲(chǔ)器；圖2B是在傳統(tǒng)一位元二電容的動(dòng)態(tài)存儲(chǔ)器中感測(cè)放大器輸入端的電壓波形；圖3A是本發(fā)明一實(shí)施例中一位元二電容的動(dòng)態(tài)存儲(chǔ)器；圖3B是在上述實(shí)施例中一位元二電容的動(dòng)態(tài)存儲(chǔ)器中感測(cè)放大器輸入端的電壓波形；圖4A是本發(fā)明另一實(shí)施例中一位元四電容的動(dòng)態(tài)存儲(chǔ)器；圖4B是在上述實(shí)施例中一位元四電容的動(dòng)態(tài)存儲(chǔ)器中感測(cè)放大器輸入端的電壓波形；圖5A、5B是本發(fā)明一實(shí)施例中字元線的連接方式。
具體實(shí)施例方式
圖3A是本發(fā)明一實(shí)施例中的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。此處以兩個(gè)相鄰的存儲(chǔ)單元為例。包括了做為開關(guān)使用之晶體管311、312、電容321、322、由兩條字元線電性耦接在一起的字元線W1、位元線D1、D0及一感測(cè)放大器33。其中，每一開關(guān)311、312經(jīng)由相對(duì)的字元線W1所控制，且連接于相對(duì)的電容321、322之一與位元線D0或D1之間。感測(cè)放大器33具有第一輸入端IN耦接至位元線D1，及第二輸入端IN’經(jīng)由一參考位元線接收一參考電位1/2Vcc。
在進(jìn)行存儲(chǔ)內(nèi)容的讀取或?qū)懭雱?dòng)作前，所有的位元線D1、D0的電位位準(zhǔn)均平?jīng)_調(diào)整至供應(yīng)電壓Vcc的二分之一。圖3B顯示了感測(cè)放大器33兩個(gè)輸入端在讀取動(dòng)作過程中的電壓變化波形。當(dāng)列位址致能信號(hào)RAS(row address strobe)產(chǎn)生一下降邊緣時(shí)，使字元線W1被觸動(dòng)，而進(jìn)一步導(dǎo)通晶體管311及312(即開關(guān)進(jìn)行閉合動(dòng)作)。如此，使得儲(chǔ)存于電容321與322的電位VH(假設(shè)電容儲(chǔ)存一高電位“1”)同時(shí)耦合至位元線D1上，而傳送至感測(cè)放大器33的一輸入端IN。感測(cè)放大器33的另一輸入端IN’則由一參考位元線接收一參考電位。由于所有位元線的電位均已被平衡調(diào)整至1/2Vcc，因此輸入端IN’之電位固定為1/2Vcc。因此，傳送至感測(cè)放大器33的電壓VH大小為(2CcellVcell+CdigitVdigit)/(2Ccell+Cdigit)上述的實(shí)施例與前述傳統(tǒng)一位元二電容的動(dòng)態(tài)隨機(jī)存儲(chǔ)器比較下，因?yàn)闆]有使用參考存儲(chǔ)單元中的電容，而是使用相鄰存儲(chǔ)單元的電容，因此具有較簡(jiǎn)單的結(jié)構(gòu)。同時(shí)，傳統(tǒng)一位元一電容動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存取方式亦可適于此實(shí)施例，因此其存儲(chǔ)單元效率較高。再者，由于每一對(duì)電容均處于同一主動(dòng)區(qū)(active area)的相鄰存儲(chǔ)單元中而共享一個(gè)位元線的接觸窗(contact)，因此一個(gè)接觸窗發(fā)生缺陷時(shí)只會(huì)使一個(gè)位元產(chǎn)生錯(cuò)誤，使得產(chǎn)品良率可以提高。
圖4A是本發(fā)明另一實(shí)施例中的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。此實(shí)施例是將本發(fā)明同時(shí)配合應(yīng)用傳統(tǒng)一位元二電容的存取方式，可更進(jìn)一步延長(zhǎng)數(shù)據(jù)的維持時(shí)間。其包括了做為開關(guān)使用的晶體管411、412、電容421、422、由兩條字元線電性耦接在一起的字元線W1、位元線D1、D0及一感測(cè)放大器43。另外，此實(shí)施例中的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器亦使用相對(duì)的參考存儲(chǔ)單元，每一參考存儲(chǔ)單元均儲(chǔ)存有與其相對(duì)存儲(chǔ)單元中互補(bǔ)的數(shù)據(jù)(電位)。其中，每一開關(guān)411、412經(jīng)由相對(duì)的字元線W1所控制，且連接于相對(duì)的電容421、422之一與位元線D0或D1之間。感測(cè)放大器43具有第一輸入端IN耦接至位元線D1，及第二輸入端IN’經(jīng)由一參考位元線連接至接收一參考電位1/2Vcc。
在進(jìn)行存儲(chǔ)內(nèi)容的讀取或?qū)懭雱?dòng)作前，所有的位元線D1、D0的電位均平?jīng)_調(diào)整至供應(yīng)電壓Vcc的二分之一。圖4B顯示了感測(cè)放大器43兩個(gè)輸入端在讀取動(dòng)作過程中的電壓變化波形。當(dāng)列位址致能信號(hào)RAS(row address strobe)產(chǎn)生一下降邊緣時(shí)，使字元線W1被觸動(dòng)，而進(jìn)一步導(dǎo)通晶體管411及412(即開關(guān)進(jìn)行閉合動(dòng)作)。如此，使得儲(chǔ)存于電容421與422的電位VH(假設(shè)電容儲(chǔ)存一高電位“1”)同時(shí)耦合至位元線D1上，而傳送至感測(cè)放大器43的一輸入端IN。此時(shí)，感測(cè)放大器43的另一輸入端IN’則由一參考位元線接收一相對(duì)參考存儲(chǔ)單元的互補(bǔ)電位VL。因此，傳送至感測(cè)放大器43的電壓VH與VL的差為2(2CcellVcell+CdigitVdigit)/(2Ccell+Cdigit)由上述可知，本實(shí)施例中感測(cè)放大器43接收一更高電壓值的輸入信號(hào)而使得數(shù)據(jù)的維持時(shí)間可以更久。
由此類推，本發(fā)明可以將四條、八條甚至更多條相鄰的字元線相互電性耦接，而形成一位元多電容的結(jié)構(gòu)，使用更高的電容值儲(chǔ)存一個(gè)位元數(shù)據(jù)，再進(jìn)一步提高數(shù)據(jù)的維持時(shí)間。
圖5A、5B是本發(fā)明一實(shí)施例中字元線的連接方式。在圖5A中，在主動(dòng)區(qū)51中具有兩個(gè)電容，因此具有兩個(gè)儲(chǔ)存接觸窗節(jié)點(diǎn)52，以及一個(gè)位元線接觸窗節(jié)點(diǎn)53。另外，主動(dòng)區(qū)51的上方有兩條字元線橫越，此兩相鄰的字元線系以兩端連接的方式而形成連通的字元線54。
在圖5B中，在主動(dòng)區(qū)51中具有兩個(gè)電容，因此具有兩個(gè)儲(chǔ)存接觸窗節(jié)點(diǎn)52，以及一個(gè)位元線接觸窗節(jié)點(diǎn)53。另外，主動(dòng)區(qū)51的上方形成一整條的字元線55，在字元線55之中于位元線接觸窗節(jié)點(diǎn)53處具有一孔洞56。此種連接兩相鄰存儲(chǔ)單元字元線的方式可以使得電路布局更簡(jiǎn)單。
綜合上述，本發(fā)明提供一種一位元多電容的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，藉由將相鄰字元線相互連接而使用多個(gè)電容儲(chǔ)存一個(gè)位元數(shù)據(jù)，具有較簡(jiǎn)單、更可靠及良率更高販優(yōu)點(diǎn)。同時(shí)，亦可進(jìn)一步配合傳統(tǒng)一位元二電容的存取方式得到更長(zhǎng)的數(shù)據(jù)維持時(shí)間。
雖然本發(fā)明已以一較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何熟悉本技術(shù)領(lǐng)域者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求范圍的界定為準(zhǔn)。
權(quán)利要求
1.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，包括多個(gè)電容；一位元線；多個(gè)字元線，相互電性耦接；多個(gè)開關(guān)，每一開關(guān)經(jīng)由相對(duì)的該些字元線之一所控制，且連接于相對(duì)之該些電容之一與該位元線之間；以及一感測(cè)放大器，具有第一輸入端耦接至該位元線，及第二輸入端接收一參考電位。
2.如權(quán)利要求1所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，該些開關(guān)是晶體管。
3.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，在進(jìn)行讀取或?qū)懭雱?dòng)作之前，該位元線具有該參考電位。
4.如權(quán)利要求3所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，該參考電位是供應(yīng)電壓值的二分之一。
5.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，該些字元線相鄰。
6.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，包括多個(gè)電容，儲(chǔ)存有第一電位；一參考存儲(chǔ)單元，儲(chǔ)存有一與該第一電位互補(bǔ)的第二電位；一位元線；多個(gè)字元線，相互電性耦接；多個(gè)開關(guān)，每一開關(guān)經(jīng)由相對(duì)的該些字元線之一所控制，且連接于相對(duì)的該些電容之一與該位元線之間；以及一感測(cè)放大器，具有第一輸入端耦接至該位元線，及第二輸入端耦接至該參考存儲(chǔ)單元，當(dāng)些開關(guān)閉合而使該些電容儲(chǔ)存的該第一電位耦合至該位元線時(shí)，該參考存儲(chǔ)單元儲(chǔ)存的該第二電位亦耦合至該第二輸入端。
7.如權(quán)利要求6所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，這些開關(guān)是晶體管。
8.如權(quán)利要求6所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，在進(jìn)行讀取或?qū)懭雱?dòng)作之前，該位元線具有一參考電位。
9.如權(quán)利要求8所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，該參考電位是供應(yīng)電壓值的二分之一。
10.如權(quán)利要求6所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，該些字元線相鄰。
全文摘要
本發(fā)明提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，包括多個(gè)電容、一位元線、多條字元線、多個(gè)開關(guān)及一感測(cè)放大器。其中，字元線相互電性耦接。每一開關(guān)則經(jīng)由相對(duì)的字元線所控制，且連接于相對(duì)的電容與位元線之間。感測(cè)放大器具有第一輸入端耦接至位元線，及第二輸入端接收一參考電位。在本發(fā)明中將相鄰的字元線連接，而使用相鄰存儲(chǔ)單元的兩個(gè)電容來儲(chǔ)存一位元，具有較簡(jiǎn)單的結(jié)構(gòu)及更好的儲(chǔ)存特性。本發(fā)明亦提供了另一新的一位元四電容存儲(chǔ)單元結(jié)構(gòu)，可以大幅增加存儲(chǔ)數(shù)據(jù)維持時(shí)間。同時(shí)藉由耦接多條位元線的方式，一位元多電容的存儲(chǔ)單元結(jié)構(gòu)可以有更大的電容。
文檔編號(hào)H01L27/108GK1485922SQ0214403
公開日2004年3月31日 申請(qǐng)日期2002年9月28日 優(yōu)先權(quán)日2002年9月28日
發(fā)明者陳國(guó)慶, 李若加 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司, 中芯國(guó)際集成電路制造(上海)有限公