專利名稱：減少基極長(zhǎng)度偏差的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種減少基極長(zhǎng)度偏差(Bias)的方法。
(2)背景技術(shù)臨限尺寸控制(Critical Dimension Control)對(duì)于用于制造微小半導(dǎo)體元件的現(xiàn)代集成電路制程而言十分重要，畢竟其決定半導(dǎo)體元件的可靠度與電性。舉例來(lái)說(shuō)，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的基極長(zhǎng)度或相當(dāng)于通道長(zhǎng)度是最重要的特征之一，因?yàn)槠溆绊懓雽?dǎo)體元件的可靠度與電性甚大。
制程上發(fā)現(xiàn)多晶硅層的蝕刻性質(zhì)會(huì)因摻入摻質(zhì)甚至因摻入摻質(zhì)的種類不同而改變。在互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(CMOS)中，N型基極與P型基極由于上述問(wèn)題更是嚴(yán)重，共存于同一元件中。N型基極長(zhǎng)度與P型基極長(zhǎng)度之間會(huì)有差異存在，N型基極與P型基極間的長(zhǎng)度偏差是源自于兩種基極不同的摻質(zhì)。制程上發(fā)現(xiàn)N型基極的蝕刻速率總是比P型基極的蝕刻速率快，這是由于N型摻質(zhì)會(huì)降低N型基極的費(fèi)米能階(Fermi-Level)的緣故。另外當(dāng)用來(lái)限定N型基極與P型基極的光罩透光率增加時(shí)亦即基極圖案的密集程度減少時(shí)，上述的問(wèn)題將變得更加棘手難以解決。高透光率光罩會(huì)造成使用來(lái)限定N型基極與P型基極的光阻層較松散，這樣更加大N型基極與P型基極間在蝕刻后的長(zhǎng)度偏差。
有鑒于上述傳統(tǒng)制程的缺點(diǎn)，因此有必要發(fā)展出一種新穎進(jìn)步的結(jié)構(gòu)與制程以克服傳統(tǒng)制程的缺點(diǎn)。而本發(fā)明正能符合這樣的需求。
(3)發(fā)明內(nèi)容本發(fā)明的一目的為提供一種利用一次覆毯式的離子布植制程以減少N型基極與P型基極間的基極長(zhǎng)度偏差的方法。
本發(fā)明的另一目的為提供一種減小基極長(zhǎng)度偏差的方法，以增加互補(bǔ)式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管元件的可靠度與電性穩(wěn)定度。
為了實(shí)現(xiàn)上述的目的，本發(fā)明提供一種減少基極長(zhǎng)度偏差的方法，此方法至少包含下列步驟提供一底材，該底材具有一P井區(qū)、一N井區(qū)于其內(nèi)與一未摻雜導(dǎo)體層于其上；執(zhí)行一覆毯式N型離子布植制程于該未摻雜導(dǎo)體層以形成一輕摻雜導(dǎo)體層；執(zhí)行一N型離子布植制程于該輕摻雜導(dǎo)體層的一位于該P(yáng)井區(qū)上的部份以形成一重?fù)诫s導(dǎo)體層以一覆蓋該輕摻雜導(dǎo)體層位于該N井區(qū)上的部份的布植罩幕，其中該覆毯式N型離子布植制程的一布植劑量小于該N型離子布植制程的一布植劑量；及限定該重?fù)诫s導(dǎo)體層與該輕摻雜導(dǎo)體層以分別形成一N溝道金屬氧化物半導(dǎo)體(NMOS)基極與一P溝道金屬氧化物半導(dǎo)體(PMOS)基極。
以下的詳細(xì)說(shuō)明僅為較佳實(shí)施例并非限制。其他不脫離本發(fā)明的精神的等效改變或替換均應(yīng)包含在的本發(fā)明的專利范圍內(nèi)。
(4)


為了能讓本發(fā)明目的、特點(diǎn)和優(yōu)點(diǎn)能更明顯易懂，下面特舉一較佳實(shí)施例并配合附圖進(jìn)行詳細(xì)說(shuō)明圖1A顯示一具有一P井區(qū)、N井區(qū)、淺溝渠隔離區(qū)于其內(nèi)與一未摻雜導(dǎo)體層于其上的底材；圖1B顯示一覆毯式N型離子布植制程執(zhí)行于導(dǎo)體層上以形成一輕摻雜N型布植導(dǎo)體層；圖1C顯示布植N溝道金屬氧化物半導(dǎo)體(NMOS)的N型基極的離子布植制程執(zhí)行于輕摻雜N型布植導(dǎo)體層位于P井區(qū)上的部份以形成一重?fù)诫sN型布植導(dǎo)體層；圖1D顯示限定重?fù)诫sN型布植導(dǎo)體層與輕摻雜N型布植導(dǎo)體層以形成一N溝道金屬氧化物半導(dǎo)體(NMOS)的N型基極與一P溝道金屬氧化物半導(dǎo)體(PMOS)的P型基極的結(jié)果；及圖2顯示N型基極與P型基極間的基極長(zhǎng)度臨限尺寸偏差(P-N CD Bias)與光罩透光率的關(guān)系圖。
(5)具體實(shí)施方式
在此必須說(shuō)明的是以下描述的制程步驟及結(jié)構(gòu)并不包含完整的制程。本發(fā)明可以藉助各種集成電路制程技術(shù)來(lái)實(shí)施，在此僅提及了解本發(fā)明所需的制程技術(shù)。以下將結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)的說(shuō)明，請(qǐng)注意圖示均為簡(jiǎn)單的形式且未依照比例描繪，而尺寸均被夸大以利于了解本發(fā)明。
參考圖1A所示，顯示一具有一P井區(qū)102、N井區(qū)104、淺溝渠隔離區(qū)106于其內(nèi)與一至少包含一多晶硅層的未摻雜導(dǎo)體層108于其上的底材100。此底材100至少包含一具有<100>晶格方向的P型硅底材，但不限于具有<100>晶格方向的P型硅底材。P井區(qū)102、N井區(qū)104、淺溝渠隔離區(qū)106與未摻雜導(dǎo)體層108可以傳統(tǒng)的方法形成。
參考圖1B所示，一覆毯式(Blanket)N型離子布植制程執(zhí)行于導(dǎo)體層108上以形成一輕摻雜N型布植導(dǎo)體層110。布植的摻質(zhì)至少包含磷離子，且此覆毯式N型離子布植制程的布植劑量遠(yuǎn)低于接下來(lái)布植NMOS的N型基極的離子布植制程的布植劑量。舉例來(lái)說(shuō)，若布植NMOS的N型基極的布植劑量為約4×1015cm-2，則覆毯式N型離子布植制程的布植劑量為約1014cm-2。兩者布植劑量的比率為約10∶1。覆毯式N型離子布植制程的布植能量可與布植NMOS的N型基極的離子布植制程的布植能量相同。覆毯式N型離子布植制程的布植能量與布植NMOS的N型基極的離子布植制程的布植能量可為約40KeV。
參考圖1C所示，布植NMOS的N型基極的離子布植制程執(zhí)行于輕摻雜N型布植導(dǎo)體層110位于P井區(qū)102上的部份以形成一重?fù)诫sN型布植導(dǎo)體層112以一光阻層114為罩幕。此布植NMOS的N型基極的離子布植制程的布植劑量加上覆毯式N型離子布植制程的布植劑量應(yīng)等于傳統(tǒng)布植NMOS的N型基極的離子布植制程的布植劑量。
參考圖1D所示，重?fù)诫sN型布植導(dǎo)體層112與輕摻雜N型布植導(dǎo)體層110被以傳統(tǒng)的干式蝕刻制程限定以形成一NMOS的N型基極118與一PMOS的P型基極116。一SiN間隙壁124形成緊鄰于N型基極118與P型基極116的側(cè)壁。一N型發(fā)射極/集電極區(qū)120與一P型發(fā)射極/集電極區(qū)122接著以傳統(tǒng)的離子布植制程分別形成于P井區(qū)102與N井區(qū)104內(nèi)。N型發(fā)射極/集電極區(qū)120的摻質(zhì)至少包含砷離子而其布植劑量等級(jí)為約1015cm-2。P型發(fā)射極/集電極區(qū)122的摻質(zhì)至少包含硼離子而其布植劑量等級(jí)為約1015cm-2。在發(fā)射極/集電極區(qū)120與122形成后，N型基極118成為N+型，P型基極116成為P+(N)型。
參考圖2所示，顯示N型基極與P型基極間的基極長(zhǎng)度臨限尺寸偏差(P-NCD Bias)與光罩透光率的關(guān)系圖。線段10表示傳統(tǒng)制程N(yùn)型基極與P型基極間的基極長(zhǎng)度臨限尺寸偏差與光罩透光率的關(guān)系。線段12表示本發(fā)明制程的N型基極與P型基極間的基極長(zhǎng)度臨限尺寸偏差與光罩透光率的關(guān)系。其中布植NMOS的N型基極的布植劑量與覆毯式N型離子布植制程的布植劑量的比率為約10∶1。如圖2所示，如代表符號(hào)20所指出，當(dāng)光罩透光率為約90％時(shí)，傳統(tǒng)制程的基極長(zhǎng)度臨限尺寸偏差可達(dá)0.03微米。如代表符號(hào)22所指出，當(dāng)光罩透光率同為約90％時(shí)，本發(fā)明制程的基極長(zhǎng)度臨限尺寸偏差僅為0.015微米。亦即再參考圖1D所示，若P型基極116的基極長(zhǎng)度為約0.3微米，N型基極118的基極長(zhǎng)度為約0.285微米。對(duì)于傳統(tǒng)的制程而言，若P型基極116的基極長(zhǎng)度為約0.3微米，N型基極118的基極長(zhǎng)度則僅為約0.27微米，而如此高的基極長(zhǎng)度臨限尺寸偏差會(huì)嚴(yán)重影響元件的可靠度與電性穩(wěn)定度。
本發(fā)明利用一次覆毯式的離子布植制程來(lái)調(diào)整一未摻雜導(dǎo)體層的蝕刻性質(zhì)，此導(dǎo)體層例如多晶硅層是用于形成NMOS元件與PMOS元件的基極，而NMOS元件與PMOS元件之間的基極長(zhǎng)度偏差因此可以有效減少。
上述有關(guān)發(fā)明的詳細(xì)說(shuō)明僅為較佳實(shí)施例并非限制。其他不脫離本發(fā)明的精神的等效改變或替換均應(yīng)包含在權(quán)利要求所限定的本發(fā)明的專利保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種減少基極長(zhǎng)度偏差的方法，其特征在于，至少包含下列步驟提供一底材，該底材具有一P井區(qū)、一N井區(qū)于其內(nèi)與一未摻雜導(dǎo)體層于其上；執(zhí)行一覆毯式N型離子布植制程于該未摻雜導(dǎo)體層以形成一輕摻雜導(dǎo)體層；執(zhí)行一N型離子布植制程于該輕摻雜導(dǎo)體層的一位于該P(yáng)井區(qū)上的部份以形成一重?fù)诫s導(dǎo)體層以一覆蓋該輕摻雜導(dǎo)體層位于該N井區(qū)上的部份的布植罩幕，其中該覆毯式N型離子布植制程的一布植劑量小于該N型離子布植制程；及限定該重?fù)诫s導(dǎo)體層與該輕摻雜導(dǎo)體層以分別形成一N溝道金屬氧化物半導(dǎo)體基極與一P溝道金屬氧化物半導(dǎo)體基極。
2.如權(quán)利要求1所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該底材至少包含一P型硅底材。
3.如權(quán)利要求1所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該P(yáng)井區(qū)與該N井區(qū)是以一淺溝渠隔離隔離。
4.如權(quán)利要求1所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該未摻雜導(dǎo)體層至少包含一多晶硅層。
5.如權(quán)利要求1所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該覆毯式N型離子布植制程與該N型離子布植制程的布植能量相同。
6.如權(quán)利要求1所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該覆毯式N型離子布植制程與該N型離子布植制程的摻質(zhì)相同。
7.如權(quán)利要求6所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該摻質(zhì)至少包含磷離子。
8.如權(quán)利要求1所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該布植罩幕至少包含一光阻罩幕。
9.如權(quán)利要求1所述的減少基極長(zhǎng)度偏差的方法，其特征在于，該覆毯式N型離子布植制程的一布植劑量小于該N型離子布植制程的一布植劑量約十的一次方。
10.一種減少基極長(zhǎng)度偏差的方法，其特征在于，包含下列步驟提供一底材，該底材具有一P井區(qū)、一N井區(qū)于其內(nèi)與一未摻雜多晶硅層于其上；執(zhí)行一覆毯式N型離子布植制程于該未摻雜多晶硅層以形成一輕摻雜多晶硅層；執(zhí)行一N型離子布植制程于該輕摻雜多晶硅層的一位于該P(yáng)井區(qū)上的部份以形成一重?fù)诫s多晶硅層以一覆蓋該輕摻雜多晶硅層位于該N井區(qū)上的部份的布植罩幕，其中該覆毯式N型離子布植制程的一布植劑量小于該N型離子布植制程的一布植劑量約十的一次方；及限定該重?fù)诫s多晶硅層與該輕摻雜多晶硅層以分別形成一N溝道金屬氧化物半導(dǎo)體基極與一P溝道金屬氧化物半導(dǎo)體基極。
全文摘要
本發(fā)明揭示一種減少基極長(zhǎng)度偏差的方法。本發(fā)明利用一次覆毯式(Blanket)的離子布植制程來(lái)調(diào)整一未摻雜導(dǎo)體層的蝕刻性質(zhì)，此導(dǎo)體層例如多晶硅層是用于形成N溝道金屬氧化物半導(dǎo)體(NMOS)元件與P溝道金屬氧化物半導(dǎo)體(PMOS)元件的基極，而NMOS元件與PMOS元件之間的基極長(zhǎng)度偏差因此可以有效減少。
文檔編號(hào)H01L21/02GK1501446SQ02146938
公開(kāi)日2004年6月2日 申請(qǐng)日期2002年10月25日 優(yōu)先權(quán)日2002年10月25日
發(fā)明者柯開(kāi)仁, 蔡元禮, 吳明輝, 黃明賢, 黃清俊 申請(qǐng)人:聯(lián)華電子股份有限公司