国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      半導(dǎo)體器件內(nèi)形成銅引線的方法

      文檔序號(hào):7195696閱讀:535來源:國(guó)知局
      專利名稱:半導(dǎo)體器件內(nèi)形成銅引線的方法
      技術(shù)領(lǐng)域
      本發(fā)明一般地涉及一種在半導(dǎo)體器件中形成銅引線的方法。本發(fā)明特別涉及一種在半導(dǎo)體器件中形成銅引線的方法,其可以防止因去除為形成鑲嵌(damascene)圖案而對(duì)一低介電膜(low dielectric film)的一部分進(jìn)行蝕刻時(shí)所產(chǎn)生的聚合物的濕法清洗工藝中或光致抗蝕劑圖案的剝離工藝中有機(jī)溶劑、蝕刻氣體等滲入裸露于鑲嵌圖案?jìng)?cè)面的低介電膜,而造成的低介電膜的介電常數(shù)的升高以及銅擴(kuò)散抑制膜(copper anti-diffusion film)的不良沉積。
      背景技術(shù)
      通常,隨著半導(dǎo)體工業(yè)跨入超大規(guī)模集成水平,半導(dǎo)體器件的幾何尺度也被壓縮至亞半微米(sub-half-micron)水平,而電路的密度的增加也要考慮到性能的改進(jìn)及其可靠程度。為了滿足這些要求,由于與鋁相比銅具有較高的熔點(diǎn)和較高的抗電遷移(EM)性,并能夠改善器件可靠性,薄銅膜已被應(yīng)用于集成電路中,作為在半導(dǎo)體器件中形成金屬引線的互連材料。
      目前可以利用的埋設(shè)銅的方法包括,物理氣相沉積(PVD)法、回流(reflow)法、化學(xué)氣相沉積(CVD)法、電鍍法、化學(xué)鍍法等等。其中,電鍍法和CVD方法由于具有相對(duì)較好的銅埋設(shè)特性而被優(yōu)先選用。
      進(jìn)一步,鑲嵌式圖案(scheme)已經(jīng)被廣泛應(yīng)用于在半導(dǎo)體器件中形成銅引線的工藝過程中,與下層(low layer)進(jìn)行電連接的貫通接觸孔(viacontact hole)和金屬引線所在的溝槽正是依靠它同時(shí)形成的。目前,主要應(yīng)用的是具有低介電常數(shù)的低介電膜。
      現(xiàn)在,在形成銅引線的鑲嵌方法中,基本上使用的是半導(dǎo)體器件中具有低于2.5的介電常數(shù)的低介電膜。超低介電膜在該膜中有大量孔隙。在利用濕法清洗去除由為形成鑲嵌圖案而進(jìn)行的蝕刻工藝中產(chǎn)生的聚合物時(shí)和去除光致抗蝕劑圖案時(shí),有機(jī)溶劑、蝕刻氣體等會(huì)滲入裸露于鑲嵌圖案?jìng)?cè)面的多孔超低介電膜。由此,超低介電膜中的孔隙中填滿了具有高介電常數(shù)的有機(jī)溶劑。整個(gè)引線結(jié)構(gòu)的介電常數(shù)升高。進(jìn)一步,在接下來的沉積銅擴(kuò)散抑制膜的工藝中,有機(jī)溶劑被從位于有鑲嵌圖案一側(cè)的超低介電膜中蒸發(fā)出來。因此,該銅擴(kuò)散抑制膜的精度和粘著性能都會(huì)降低。

      發(fā)明內(nèi)容
      本發(fā)明被發(fā)明以解決以上的問題,本發(fā)明的一個(gè)目的是提供一種在半導(dǎo)體器件中形成銅引線的方法,其通過防止有機(jī)溶劑、蝕刻氣體等滲入多孔低介電膜可改善銅引線的電特性和可靠性。
      為了實(shí)現(xiàn)上面的目的,根據(jù)本發(fā)明,在半導(dǎo)體器件中形成銅引線的方法的特征在于其包括步驟設(shè)置一塊下層金屬引線形成于其上的半導(dǎo)體襯底;在包括該下層金屬引線在內(nèi)的整個(gè)結(jié)構(gòu)上形成一低介電膜;在該低介電膜上形成一硬掩膜層;在該硬掩膜層上形成一光致抗蝕劑圖;然后利用該光刻圖案通過一蝕刻工藝將該低介電膜的一部分蝕刻掉,進(jìn)而形成一鑲嵌圖案,籍此在形成鑲嵌圖案的蝕刻工藝中產(chǎn)生的聚合物粘著在鑲嵌圖案?jìng)?cè)面,以形成一聚合物層;利用SiH4等離子體將該聚合物層變?yōu)橐籗iCH薄膜,然后去除光致抗蝕劑圖案;以及在包括被該硬掩膜層和SiCH薄膜包圍的該低介電膜在內(nèi)的整個(gè)結(jié)構(gòu)上形成一銅層,然后用化學(xué)機(jī)械加拋光工藝將該銅層拋光為銅引線。


      本發(fā)明的上述特點(diǎn)及其它特征將結(jié)合附圖通過如下說明進(jìn)行解釋,其中圖1A至圖1D是一半導(dǎo)體器件的橫截面圖,用于解釋根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例在半導(dǎo)體器件中形成銅引線的方法的。
      具體實(shí)施例方式
      參照附圖,本發(fā)明將通過一個(gè)優(yōu)選實(shí)施例得到詳細(xì)說明。
      圖1A至圖1D是一半導(dǎo)體器件的橫截面圖,用于解釋根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例在半導(dǎo)體器件中形成銅引線的方法。
      現(xiàn)在參看圖1A,設(shè)置一塊其上通過半導(dǎo)體器件制造工藝形成有下層金屬引線11的半導(dǎo)體襯底。接著在連同下層金屬引線11在內(nèi)的整個(gè)結(jié)構(gòu)上形成一低介電膜12。接下來,一硬掩膜層13形成于低介電膜12上并在堅(jiān)硬的掩膜層13上形成光刻圖案14。通過利用光致抗蝕劑圖案的鑲嵌圖案進(jìn)行蝕刻工藝,獲得了包括電學(xué)地用于低介電膜12和下層金屬引線11的貫通接觸孔和一個(gè)位于銅引線處的溝槽的鑲嵌圖案15。
      上面提到的低介電膜12利用介電常數(shù)小于2.5的多孔介電材料制成。該多孔材料可包括由“Dow-Corning”生產(chǎn)的“XLK”和“BOSS”,由“Honeywell”生產(chǎn)的“Nanoglass”,由“JSR”生產(chǎn)的“LKD-T401”,由“IBM”生產(chǎn)的“Porogen”,由“Dow Chemical”生產(chǎn)的“Porous-SiLK”等等。同樣,該硬掩膜層13由諸如SiN、SiCH、SiOx等絕緣材料制成。目前,用于形成鑲嵌圖案15的刻蝕工藝由反應(yīng)離子刻蝕設(shè)備完成。同樣,在刻蝕工藝過程中,含碳?xì)涑煞值木酆衔镌诳涛g工藝中產(chǎn)生,而產(chǎn)生出的聚合物接著就粘著在含有貫通接觸孔的鑲嵌圖案15的一側(cè),并形成聚合物層16。聚合物層16的厚度和成分可以通過改變刻蝕氣體來自由地控制。目前,該刻蝕氣體可包括CF4、C2F6、C3F8、CHF3、C2HF5、CF2H2等等。聚合物的厚度和成分也可以利用H氣體和CF系列氣體的比率進(jìn)行調(diào)節(jié)。聚合物為CFXHY(X和Y由該氣體和CFX氣體的數(shù)量和比率控制CHF氣體的比率在2∶1至10∶1的范圍內(nèi))。因此,易于獲得具有期望厚度的聚合物層16。
      現(xiàn)在參照?qǐng)D1B,利用SiH4等離子體,聚合物層16被改變?yōu)镾iCH薄膜160,其反應(yīng)方程如下[方程]
      方程中,碳?xì)浠衔锍煞值木酆衔锱cSiH4反應(yīng)。反應(yīng)會(huì)在所有的聚合物都轉(zhuǎn)化為SiCH時(shí)停止,伴隨著排出如HF的廢氣。
      上面提到的SiCH薄膜160的成分和強(qiáng)度可以通過改變等離子體功率(power)來控制。換言之,如果等離子體功率高,SiCH薄膜160中含有的H的數(shù)量會(huì)減少,以增加其機(jī)械強(qiáng)度和介電常數(shù)。反過來,如果等離子體功率低,SiCH薄膜160中含有的H的數(shù)量會(huì)增加以降低其機(jī)械強(qiáng)度和介電常數(shù)。SiCH薄膜160的厚度由聚合物層16的厚度決定。SiCH薄膜160具有致密(condense)薄膜的品質(zhì)和好的機(jī)械強(qiáng)度。此外,SiCH薄膜160可以防止在接下來的濕法清洗工藝和光致抗蝕劑圖案去除工藝中諸如有機(jī)溶劑或蝕刻氣體等等的滲入金屬離子擴(kuò)散到裸露于含有鑲嵌圖案15側(cè)面的低介電膜12內(nèi)。SiCH薄膜160也被作為將在下面的工藝中形成的銅擴(kuò)散抑制膜。SiCH薄膜160可以在結(jié)構(gòu)上支撐具有弱機(jī)械強(qiáng)度的多孔低介電膜12。
      現(xiàn)在參照?qǐng)D1C,光致抗蝕劑圖案15被去除。低介電膜12因此由硬掩膜層13和SiCH薄膜160包圍,這樣低介電膜12就得到了足夠的保護(hù)以防止將在下一工藝中形成的銅引線中的銅擴(kuò)散。
      參照?qǐng)D1D,在包括被硬掩膜層13和SiCH薄膜160圍繞的低介電膜12的整個(gè)結(jié)構(gòu)上形成一銅層。接下來,該銅層利用化學(xué)機(jī)械拋光(CMP)工藝拋光,于是形成了上銅引線17。
      上面提到的銅層可以利用物理氣相沉積(PVD)法、回流(reflow)法、化學(xué)氣相沉積(CVD)法、電鍍法、化學(xué)鍍法等制備。
      同時(shí),為了有效地防止銅引線17中銅的滲透,銅擴(kuò)散抑制膜可以在銅層形成以前形成。該銅擴(kuò)散抑制膜可由離子化PVD TiN、CVD TiN、MOCVDTiN、離子化PVD Ta、離子化PVD TaN、CVD Ta、CVD TaN和CVD WN中的一種形成。
      如上所述,根據(jù)本發(fā)明,為防止低介電膜的劣化,在光致抗蝕劑剝離前,在蝕刻過程中產(chǎn)生的碳?xì)浠衔锍煞值木酆衔镞x擇性地與SiH4聚合物反應(yīng)。因此,SiCH銅擴(kuò)散抑制膜形成于鑲嵌圖案的側(cè)面。所以,本發(fā)明在防止下一步濕法清洗工藝中溶劑的滲入方面具有出眾優(yōu)勢(shì)。進(jìn)一步地,由于具有弱機(jī)械強(qiáng)度的低介電膜受到了具有高機(jī)械強(qiáng)度的SiCH的支撐,使得本發(fā)明在提高整個(gè)引線的結(jié)構(gòu)強(qiáng)度上具有優(yōu)勢(shì)。另外,由于采用了SiCH的銅擴(kuò)散抑制特性,本發(fā)明更具有改善了該銅擴(kuò)散抑制膜側(cè)面薄弱的優(yōu)勢(shì)。
      本發(fā)明已經(jīng)參考一與特定的應(yīng)用聯(lián)系的特定實(shí)施例被說明。本領(lǐng)域了解本發(fā)明教導(dǎo)的人員可在本發(fā)明范圍內(nèi)作各種附加的調(diào)整和應(yīng)用。
      因此所附如權(quán)利要求涵蓋本發(fā)明范圍內(nèi)的任何這樣的應(yīng)用、調(diào)整和實(shí)施。
      權(quán)利要求
      1.一種在半導(dǎo)體器件中形成銅引線的方法,包括以下步驟設(shè)置一塊下層金屬引線形成于其上的半導(dǎo)體襯底;在包括該下層金屬引線在內(nèi)的整個(gè)結(jié)構(gòu)上形成一低介電膜;在該低介電膜上形成一硬掩膜層;在該硬掩膜層上形成一光致抗蝕劑圖案,然后利用該光致抗蝕劑圖案通過一蝕刻工藝蝕刻一部分低介電膜,從而形成一鑲嵌圖案,籍此在形成鑲嵌圖案的蝕刻工藝過程中產(chǎn)生的聚合物粘著在鑲嵌圖案?jìng)?cè)面,以形成一聚合物層;利用SiH4等離子體將該聚合物層變?yōu)橐籗iCH薄膜,然后去除光致抗蝕劑圖案;以及在包括被該硬掩膜層和SiCH薄膜包圍的該低介電膜在內(nèi)的整個(gè)結(jié)構(gòu)上形成一銅層,然后用化學(xué)機(jī)械拋光工藝將該銅層拋光以形成銅引線。
      2.如權(quán)利要求1所述的方法,其中,該低介電膜由具有介電常數(shù)為2.5的一多孔介電常數(shù)材料形成。
      3.如權(quán)利要求1所述的方法,其中,該硬掩膜層由諸如SiN、SiCH和SiOx的絕緣材料制成。
      4.如權(quán)利要求1所述的方法,其中,形成鑲嵌圖案的該蝕刻工藝使用反應(yīng)離子蝕刻設(shè)備。
      5.如權(quán)利要求1所述的方法,其中,該聚合物層的厚度和成分通過改變蝕刻氣體來控制。
      6.如權(quán)利要求1所述的方法,其中,該SiCH薄膜的成分和強(qiáng)度通過改變等離子體功率來控制。
      7.如權(quán)利要求1所述的方法,其中,該SiCH薄膜的厚度依賴于該聚合物層的厚度。
      8.如權(quán)利要求1所述的方法,其中,該SiCH薄膜作為銅擴(kuò)散抑制膜。
      9.如權(quán)利要求1所述的方法,其中,該SiCH薄膜在結(jié)構(gòu)上用于支撐具有弱機(jī)械強(qiáng)度的一多孔低介電膜。
      10.如權(quán)利要求1所述的方法,其中,該銅層由物理氣相沉積法、回流法、化學(xué)氣相沉積法、電鍍法和化學(xué)鍍法中的一種形成。
      11.如權(quán)利要求1所述的方法,還包括在該銅層形成前形成一銅擴(kuò)散抑制膜的步驟。
      12.如權(quán)利要求1所述的方法,其中,該銅擴(kuò)散抑制膜由離子化的PVDTiN、CVD TiN、MOCVD TiN、離子化的PVD Ta、離子化的PVD TaN、CVDTa、CVD TaN和CVD WN中的一種形成。
      全文摘要
      本發(fā)明涉及一種在半導(dǎo)體器件中形成銅引線的方法。本發(fā)明被發(fā)明出以防止因去除為形成鑲嵌圖案而對(duì)一低介電膜的一部分進(jìn)行蝕刻時(shí)所產(chǎn)生的聚合物的濕法清洗工藝中或光致抗蝕劑圖案的剝離工藝中有機(jī)溶劑、蝕刻氣體等滲入裸露于鑲嵌圖案?jìng)?cè)面的低介電膜,而造成的低介電膜的介電常數(shù)的升高以及銅擴(kuò)散抑制膜的不良沉積。為了實(shí)現(xiàn)這些目的,聚合物層利用SiH
      文檔編號(hào)H01L21/3205GK1430263SQ02159828
      公開日2003年7月16日 申請(qǐng)日期2002年12月27日 優(yōu)先權(quán)日2001年12月29日
      發(fā)明者柳春根 申請(qǐng)人:海力士半導(dǎo)體有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1