專利名稱：：高密度集成電路構(gòu)裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本實用新型涉及一種構(gòu)裝集成電路的結(jié)構(gòu)，特別是有關(guān)于一種高密度集成電路覆晶芯片構(gòu)裝結(jié)構(gòu)，以增加構(gòu)裝集成電路內(nèi)的電路積集度與簡化制程、降低制造成本、增加產(chǎn)品良率及提高集成電路構(gòu)裝的可靠度。集成電路由一硅晶圓經(jīng)過復(fù)雜的蝕刻、摻雜、沉積及切割等技術(shù)，在集成電路設(shè)備中制造出來。一硅晶圓至少包含一集成電路芯片，每一芯片代表一單獨的集成電路。最后，此芯片可由包圍在芯片四周的塑料灌膠混合物(MoldingCompound)構(gòu)裝起來，且有多樣化的針腳露出和互相連接的設(shè)計。例如提供一相當(dāng)平坦構(gòu)裝的M型雙列直插式構(gòu)裝體(MDual-In-Line-Package；M-Dip)，其有兩列平行的引腳從底部穿通孔中延伸出來，接觸并固定于在下面的集成電路板上。容許較高密度集成電路的印刷電路板為單列式構(gòu)裝體(Single-In-Line-Package；SIP)和小外型接腳構(gòu)裝(SmallOutlineJ-leaded；SOJ)，其為采用模型的構(gòu)裝。依照構(gòu)裝中組合的集成電路芯片數(shù)目，構(gòu)裝集成電路的種類大致可分為單芯片構(gòu)裝(SingleChipPackage；SCP)與多芯片構(gòu)裝(MultichipPackage；MCP)兩大類，多芯片構(gòu)裝也包括多芯片模塊構(gòu)裝(MultichipModule；MCM)。若依照組件與電路板的接合方式，構(gòu)裝集成電路可區(qū)分為引腳插入型(Pin-Through-Hole；PTH)與表面黏著型(SurfaceMountTechnology；SMT)兩大類。引腳插入型組件的引腳為細(xì)針狀或是薄板狀金屬，以供插入腳座(Socket)或電路板的導(dǎo)孔(Via)中進(jìn)行焊接固定。而表面黏著型的組件則先黏貼于電路板上后再以焊接的方式固定。目前所采用的較先進(jìn)的構(gòu)裝技術(shù)為芯片直接黏結(jié)(DirectChipAttach；DCA)構(gòu)裝，以降低構(gòu)裝集成電路的體積的大小，并增加構(gòu)裝集成電路內(nèi)部的電路的積集度。芯片直接黏結(jié)的技術(shù)為直接將集成電路的芯片(IntegratedCircuitChip)固定至基板(Substrate)上，再進(jìn)行電路的連結(jié)。目前所采用最普遍的構(gòu)裝方式為打線接合(wire-bonding)的方式，即為先將芯片固定在引腳架(lead-frame)上，接下來利用導(dǎo)線連接引腳架及芯片并利用灌膠?；旌衔锔采w芯片及部分的引腳架以形成一構(gòu)裝集成電路。構(gòu)裝集成電路可利用露出的引腳架固定于基板上以連接基板上的電路與構(gòu)裝集成電路內(nèi)的電路。由于利用打線接合的構(gòu)裝技術(shù)無法縮小構(gòu)裝集成電路的體積，因此目前已發(fā)展出一覆晶接合(Flip-Chip)的構(gòu)裝技術(shù)以符合構(gòu)裝集成電路的體積越來越小的需求。覆晶接合的構(gòu)裝技術(shù)的特點為首先將芯片由芯片主動面上所安裝的焊接凸塊直接固定于基板上。接下來利用覆晶填充的方式將黏膠填入芯片與基板之間的間隙以將芯片固定于基板上并保護(hù)芯片與基板之間的連結(jié)界面。由于不需使用引腳架，因此利用覆晶接合技術(shù)的構(gòu)裝集成電路的體積可充分地縮小以符合產(chǎn)品的需求。但是在傳統(tǒng)覆晶接合的技術(shù)中，基板上通常必須采用防焊膜(soldermask)以保護(hù)基板上的電路跡線(trace)，避免焊接凸塊在后續(xù)回焊的制程中接觸到電路跡線而發(fā)生短路的缺陷。由于在基板上使用防焊膜，因此芯片由焊接凸塊連結(jié)至基板的過程中將會發(fā)生定位不準(zhǔn)確的缺陷，并且將導(dǎo)致構(gòu)裝集成電路的體積無法順利縮小。傳統(tǒng)的覆晶封裝均以防焊膜(soldermask)保護(hù)封裝基板表面的電路跡線(trace)，可分為防焊膜定義(soldermaskdefine；SMD)及非防焊膜定義(non-soldermaskdefine；NSMD)兩種方式。參照圖1所示，此為傳統(tǒng)使用防焊膜定義及覆晶填充(Underfill)的方式將芯片固定于基板上的示意圖。包括一基板10及一芯片40，其中此基板10上包含已布局好的多數(shù)個電路跡線25、多數(shù)個凸塊墊(BumpPad)20、與防焊膜30。而此芯片上則包含多數(shù)個焊接凸塊(SolderBump)15。芯片40由多數(shù)個焊接凸塊15分別連接于基板10上的多數(shù)個凸塊墊20上，?；?0上更包含多數(shù)個焊球17或是多數(shù)個針腳(Pin)(并未顯示于圖中)，以使基板10能夠與其它組件相互電性連接。當(dāng)芯片由多數(shù)個第一焊接凸塊15連接至基板上后，在基板上進(jìn)行一覆晶填充的構(gòu)裝制程，以在芯片40與基板10的間形成一層覆晶接合物(underfill)50以避免焊接凸塊15與凸塊墊20的接觸處被外在環(huán)境所污染，并由此固定芯片的接合。在傳統(tǒng)的構(gòu)裝集成電路結(jié)構(gòu)中，使用防焊膜30的目的為避免基板10上的電路跡線25受到外來環(huán)境的侵害，并防止后續(xù)制程中，因焊接凸塊15的溢流而造成電路之間短路的缺陷。因此在傳統(tǒng)包含防焊膜的構(gòu)裝集成電路結(jié)構(gòu)中，防焊膜30必須覆蓋在分布于基板上的電路跡線25上，以保護(hù)分布在基板10上的電路跡線25。為了提供較佳的保護(hù)功能，防焊膜定義(SMD)方式的封裝結(jié)構(gòu)中，防焊膜30以其多個開口定義出凸塊墊20的位置，其開口須小于凸塊墊20，以確保開口對準(zhǔn)于該些凸塊墊20，以避免凸塊15在后續(xù)的制程中因溢流而造成電性缺陷。由于防焊膜必須覆蓋在部分的任一焊接墊20上，因此在傳統(tǒng)使用防焊膜定義的構(gòu)裝集成電路結(jié)構(gòu)中，凸塊墊20本身的周邊需要預(yù)留額外的空間以便有足夠的誤差容許寬度來承載焊接凸塊，也因此在基板上的凸塊墊20之間所能容許電路跡線通過的數(shù)目將被限制。另外，非防焊膜定義(NSMD)方式的封裝結(jié)構(gòu)中(并未顯示于圖中)，防焊膜的開口大于凸塊墊，凸塊在后續(xù)回焊(Reflow)制程后將填滿整個開口，防焊膜僅包覆電路跡線，為避免后續(xù)凸塊可能因溢流而造成電性缺陷，凸塊墊周邊的基板上需要預(yù)留額外的空間，以便有足夠的誤差容許寬度來承載焊接凸塊防焊膜，因此在傳統(tǒng)使用非防焊膜定義的構(gòu)裝集成電路結(jié)構(gòu)中，在基板上的凸塊墊之間所能容許電路跡線通過的數(shù)目也將被限制。上述的現(xiàn)象將造成使用防焊膜的構(gòu)裝集成電路結(jié)構(gòu)的體積因電路布局密度的限制而無法縮小，而使此技術(shù)無法適用于集成電路的體積越來越小的需求。另外，使用防焊膜的構(gòu)裝集成電路，其制程需經(jīng)過繁復(fù)又昂貴的光罩、曝光、顯影、蝕刻等制程，又由于防焊膜可能發(fā)生定位不準(zhǔn)(mis-alignment)的問題而影響構(gòu)裝集成電路的品質(zhì)。而且，當(dāng)使用的覆晶填充物(Underfill)封裝時，覆蓋于電路上的防焊膜因結(jié)合力較弱將容易剝落而導(dǎo)致基板上的電路容易發(fā)生較差的構(gòu)裝可靠性及缺陷。本實用新型的第二個目的是提供一種高密度集成電路覆晶構(gòu)裝結(jié)構(gòu)，以制作一不使用傳統(tǒng)防焊膜的高電路布局能力的集成電路構(gòu)裝基板，可省去傳統(tǒng)防焊膜的微影制程，以提升基板制程良率并降低制程、材料及設(shè)備投資的成本。本實用新型的第三個目的是提供一種高密度集成電路覆晶構(gòu)裝結(jié)構(gòu)，以制作一不使用傳統(tǒng)防焊膜的高電路布局能力的集成電路構(gòu)裝基板，并利用灌膠模覆晶填充物(MoldingUnderfill)覆蓋整個基板及芯片，用以直接保護(hù)基板最外層的電路跡線，以增加構(gòu)裝集成電路的可靠度。根據(jù)以上所述的目的，本實用新型提供了一種高密度集成電路覆晶構(gòu)裝結(jié)構(gòu)，首先在已完成前段制程基板表面上同時形成電路跡線結(jié)構(gòu)及多個凸塊墊，其中電路跡線結(jié)構(gòu)及凸塊墊的高度及材質(zhì)相同，其中該材質(zhì)為一具有焊接沾附性(SolderWettability)的金屬材料；接著將欲封裝的覆晶芯片上的焊接凸塊沾附一助焊劑，該助焊劑具有適當(dāng)?shù)臐櫇穸?、流變性及黏度；之后進(jìn)行覆晶芯片與基板的連結(jié)，將芯片的焊接凸塊與基板的凸塊墊相對應(yīng)接觸，并進(jìn)行回焊程序以固定接觸位置及確定電性連結(jié)；最后以灌膠模覆晶填充物(MoldingUnderfill)覆蓋整個基板及芯片并直接保護(hù)電路跡線。由于助焊劑應(yīng)用于焊接凸塊處，故回焊時焊接沾附(solderwetting)的特性僅限于凸塊墊區(qū)域，而電路跡線部分會因氧化作用而限制焊接沾附的擴(kuò)散，可避免電路跡線被過度焊接沾附(over-wetting)而發(fā)生缺陷。圖6為覆晶芯片沾附助焊劑的示意圖；圖7為芯片連接至基板上的示意圖；圖8至圖10為以灌膠模覆晶填充物構(gòu)裝覆晶集成電路的三種實施態(tài)樣示意圖。圖中符號說明10基板15焊接凸塊20凸塊墊25電路跡線30防焊膜40芯片50覆晶填充物100基板110第一金屬層120光阻層130第二金屬層140第三金屬層150電路跡線160凸塊墊200助焊劑300芯片302芯片的第一表面304芯片的第二表面320焊接凸塊400灌膠模覆晶填充物510焊球本實用新型提供了一所述高密度集成電路覆晶構(gòu)裝結(jié)構(gòu)。本實用新型實施例請參照圖2至圖10所示，首先提供一已完成內(nèi)部電路制作的集成電路封裝基板100，接著要在該基板100上形成一圖案化金屬層，本實施例提供以下制程步驟可制作較細(xì)微化的電路以增加基板上電路布局的密度。如圖2所示，先在基板100上形成一第一金屬層110，此第一金屬層110通常用來作為基板100上的外層電路的一部份，且可依產(chǎn)品的需求采用不同的材質(zhì)。通常此第一金屬層110所采用的材質(zhì)為銅或是銅合金。為了配合后續(xù)制程的需求，此第一金屬層110的厚度相當(dāng)薄，大約為3-5毫微米(μm)。接著在此第一金屬層110上由一光阻層120定義所欲在基板100表面上形成的電路跡線(Trace)的位置與凸塊墊的位置，未被此光阻層120所覆蓋的區(qū)域即為電路跡線的位置與凸塊墊的位置。參照圖3所示，在未被光阻層120覆蓋的第一金屬層110上形成一第二金屬層130用以增加電路跡線及凸塊墊的厚度，該第二金屬層130可和第一金屬層110相同，采用銅或是銅合金作為其材質(zhì)，并可由電鍍方式來完成，。其厚度可隨產(chǎn)品及制程需求的不同而改變。然而，此步驟的目的為調(diào)整金屬層厚度，亦可省略。參照圖4所示，于上述第二金屬層130上形成一第三金屬層140，其材質(zhì)為一具有焊接沾附性(SolderWettability)的金屬材質(zhì)，諸如鎳/金、錫/鉛、鉛、鈀、銀或是錫等，可由電鍍方式形成，其厚度可隨產(chǎn)品及制程需求的不同而改變。參照圖5所示，移除光阻層120，并以圖案化的第二及第三金屬層130，140為罩幕，進(jìn)行第一金屬層110的蝕刻，而完成基板100表面外層圖案化金屬層的制作，其中該圖案化金屬層的一部份作為基板100外層的電路跡線150，而另一部份作為后續(xù)與集成電路覆晶芯片電性接合用的凸塊墊160。因此，本實用新型中該電路跡線150與凸塊墊160同時形成，且具有相同的高度及材質(zhì)，這是本實用新型的重要特征之一。至此，基板的電路布局及制作已完成，不需任何如傳統(tǒng)技術(shù)中所需的防焊膜(soldermask)制作。當(dāng)在基板的表面上形成多數(shù)個電路跡線150與多數(shù)個凸塊墊160后，隨即可在基板的表面上覆蓋一層離形膜(ReleaseFilm)(未于圖中標(biāo)出)，以防止基板在運送至后續(xù)制程的過程中遭受外部環(huán)境所污染或表面刮傷。當(dāng)基板被運送至下一道制程時，離形膜可輕易地被剝離基板的表面。在經(jīng)過一道簡易的清洗或去殘留膠渣步驟后，基板隨即可進(jìn)行下一階段的構(gòu)裝制程步驟。在覆晶芯片部分，參照圖6，提供一覆晶芯片300，芯片300包含一第一表面302及一第二表面304，其第一表面302為主動面，其上已配置多數(shù)個焊接凸塊320，本實用新型提出在芯片與基板接合之前，須經(jīng)過一如下的程序，可先進(jìn)行基板100及芯片300的相互接觸表面的清洗程序，以清潔第一焊接凸塊320與凸塊墊160的表面，包括清除焊接凸塊320與凸塊墊160的表面自然生成的氧化物。經(jīng)過此一清潔程序之后，焊接凸塊320與凸塊墊160即可在后續(xù)制程中可更輕易地黏結(jié)在一起。并且，本實用新型的重點之一是在焊接凸塊320黏結(jié)至凸塊墊130的程序前，焊接凸塊320可先沾附一助焊劑(Flux)200，如圖6所示。助焊劑200為一具有去氧化力及具較低潤濕度(Wettability)的溶液。當(dāng)焊接凸塊320沾附此助焊劑200后，焊接凸塊320表面的氧化物將會被去除。而在焊接凸塊320黏結(jié)到凸塊墊160后，助焊劑200也可移除凸塊墊160表面的氧化物，以使具有清潔表面的焊接凸塊320順利地黏結(jié)至凸塊墊160上。在調(diào)制助焊劑200的過程中，可以由控制助焊劑的黏度、流變性及潤濕度以使焊接凸塊320由助焊劑200黏結(jié)至凸塊墊160后，助焊劑200只分布于凸塊墊160上而不會因為過度的擴(kuò)散至基板100上的電路跡線150，而電路跡線150的表面則保持覆蓋有自然生成的氧化物。因此該機(jī)制可避免焊接凸塊320在回焊的過程中因過度的擴(kuò)散而導(dǎo)致基板100上的電路跡線150發(fā)生短路的缺陷。隨著制程與產(chǎn)品需求的不同，在焊接凸塊320黏結(jié)至凸塊墊160的程序前，可選擇采用清潔程序清潔焊接凸塊320與凸塊墊130的表面、采用在焊接凸塊320的表面沾附一助焊劑200后黏結(jié)至凸塊墊上160、或是先清潔焊接凸塊320與凸塊墊160的表面并在焊接凸塊320的表面沾附一助焊劑200，以使焊接凸塊320順利黏結(jié)至凸塊墊160上。參照圖7所示，此為芯片連接至基板上的示意圖。將以上備置好的基板100及芯片300作電性上及結(jié)構(gòu)上的接合。芯片300的第一表面302上的多數(shù)個焊接凸塊320用以連接基板100上的多數(shù)個凸塊墊160，以將芯片300片固定在基板100上，其中任一焊接凸塊320均對應(yīng)至任一凸塊墊160，并由回焊加熱(reflow)的程序連接固定焊接凸塊320及其對應(yīng)的凸塊墊160。根據(jù)前述，該些焊接凸塊320及該些凸塊墊160的表面已經(jīng)由去氧化而無氧化物的覆蓋，而該電路跡線150的表面則覆蓋有自然生成的氧化物，因此焊接凸塊320及凸塊墊160可以順利黏結(jié)，卻不會因為回焊時焊料過度擴(kuò)散而導(dǎo)致芯片與電路跡線150間的短路缺陷。由于本實用新型中并未使用防焊膜，故在焊接凸塊320連接至凸塊墊160的過程中不會產(chǎn)生定位對準(zhǔn)的問題，因此本實用新型可增加高密度集成電路的制程運作效率，并降低生產(chǎn)高密度構(gòu)裝集成電路所需要的成本。由于在本實用新型中的任一電路跡線的高度與任一凸塊墊的厚度均相同且并無防焊膜的設(shè)計，因此當(dāng)焊接凸塊連接至凸塊墊時，可不需使用傳統(tǒng)的預(yù)焊平臺(Presoldering)或是迷你凸塊(Mini-Bump)以提高凸塊墊的高度。更由于本實用新型以同一制程步驟同時制作基板上的電路跡線與凸塊墊，因此將可簡化構(gòu)裝高密度的集成電路的制程，并提高構(gòu)裝高密度的集成電路的制程運作效率。參照圖8至圖10所示，此為基板與芯片構(gòu)裝完成的不同態(tài)樣的示意圖。當(dāng)芯片300固定于基板100上后，隨即可針對芯片300、基板100及二者的接合處選擇采用灌膠模覆晶填充物(MoldingUnderfill)的構(gòu)裝方式進(jìn)行構(gòu)裝制程，其中該灌膠模覆晶填充物400必須覆蓋該基板100的全部表面及該多數(shù)個電路跡線150，并填充于該芯片100與該基板300之間的區(qū)域，以完整保護(hù)該基板100表面裸露的金屬層結(jié)構(gòu)。參照圖8的實施態(tài)樣，芯片300的非主動表面304裸露于該灌膠模覆晶填充物400之外；參照圖9的實施態(tài)樣，灌膠模覆晶填充物400將芯片100完全包覆于其中；參照圖10的實施態(tài)樣，顯示在基板300上非芯片100所連接的區(qū)域，其上所覆蓋的灌膠模覆晶填充物400的厚度較小。另外，并在基板100底部安裝的多數(shù)個焊球(SolderBall)510或是針腳(Pin)，使該覆晶構(gòu)裝集成電路可再連接其它組件。在圖8至圖10中，與基板100底部相連結(jié)的多數(shù)個焊球510僅為本實用新型的一實施例而不限制本實用新型的保護(hù)范圍。本實用新型中由于未使用防焊膜，因此凸塊墊的周邊不需要預(yù)留額外的空間，且任兩焊接墊的間可布局較多的電路跡線。此現(xiàn)象可使未包含防焊膜的構(gòu)裝集成電路的體積順利地縮小體積且可包含較多的電路跡線，以提高縮小體積后的構(gòu)裝集成電路的效能，并可以提升高密度構(gòu)裝集成電路的穩(wěn)定度。綜上所述，本實用新型提供了一所述高密度覆晶集成電路構(gòu)裝結(jié)構(gòu)，利用本實用新型的制程與結(jié)構(gòu)可提高構(gòu)裝集成電路在基板上的電路積集度，并增加構(gòu)裝集成電路的可靠度。利用本實用新型的制程與結(jié)構(gòu)也可提高集成電路的構(gòu)裝良率與生產(chǎn)構(gòu)裝集成電路的效率。利用本實用新型的制程與結(jié)構(gòu)更可降低構(gòu)裝集成電路的生產(chǎn)成本，不僅具有實用功效外，并且為前所未見的設(shè)計，具有功效性與進(jìn)步性的增進(jìn)。以上所述僅為本實用新型的較佳實施例，并非用以限定本實用新型的保護(hù)范圍；凡其它未脫離本實用新型所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在權(quán)利要求書的范圍內(nèi)。權(quán)利要求1.一種集成電路覆晶構(gòu)裝結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)至少包含一集成電路構(gòu)裝基板；多數(shù)個電路跡線(trace)，位于該基板表面；多數(shù)個凸塊墊(bumppad)位于該基板表面，與該電路跡線在一制程中同時形成，且任一該凸塊墊的高度及材質(zhì)均與任一該電路跡線的高度及材質(zhì)相同；至少一芯片，該芯片的主動面上設(shè)置有多數(shù)個焊接凸塊，其中該多數(shù)個焊接凸塊均分別對應(yīng)連接(bonding)于該多數(shù)個凸塊墊；及一灌膠模覆晶填充物(moldingunderfill)，覆蓋該基板的全部表面及該多數(shù)個電路跡線，并填充于該芯片與該基板的間的區(qū)域。2.如權(quán)利要求1所述的集成電路覆晶構(gòu)裝結(jié)構(gòu)，其特征在于，上述的電路跡線及凸塊墊的材質(zhì)為銅。3.如權(quán)利要求1所述的集成電路覆晶構(gòu)裝結(jié)構(gòu)，其特征在于，上述的電路跡線及凸塊墊的表面更覆蓋一層具焊接沾附性的金屬材料(solderwettablemetal)。4.如權(quán)利要求1所述的高密度集成電路構(gòu)裝結(jié)構(gòu)，其特征在于，上述的基板的另一表面更包含多數(shù)個焊球(solderball)。5.如權(quán)利要求1所述的集成電路覆晶構(gòu)裝結(jié)構(gòu)，其特征在于，上述的基板的另一表面更包含多數(shù)個針腳(pin)。6.如權(quán)利要求1所述的集成電路覆晶構(gòu)裝結(jié)構(gòu)，其特征在于，上述的灌膠模覆晶填充物更完全包覆該芯片。7.如權(quán)利要求1所述的集成電路覆晶構(gòu)裝結(jié)構(gòu)，其特征在于，上述的芯片的非主動表面裸露于該灌膠模覆晶填充物之外。專利摘要本實用新型涉及一種高密度覆晶構(gòu)裝集成電路的結(jié)構(gòu)，本實用新型首先在基板表面上同時形成電路跡線(trace)結(jié)構(gòu)及多個凸塊墊，其中電路跡線結(jié)構(gòu)及凸塊墊的高度相同，在芯片焊接凸塊黏結(jié)至凸塊墊的前，焊接凸塊先進(jìn)行沾附一助焊劑(Flux)的程序，再進(jìn)行覆晶芯片與基板的連結(jié)，可避免回焊時電路跡線被過度焊接沾附(over－wetting)而發(fā)生缺陷，最后以灌膠模覆晶填充物(MoldingUnderfill)覆蓋整個基板及芯片并直接保護(hù)電路跡線。此一覆晶封裝結(jié)構(gòu)可增加基板上電路布局密度與簡化制程、增加產(chǎn)品良率及提高集成電路構(gòu)裝的可靠度。文檔編號H01L23/28GK2570980SQ0225442公開日2003年9月3日申請日期2002年9月23日優(yōu)先權(quán)日2002年9月23日發(fā)明者何昆耀,宮振越申請人:威盛電子股份有限公司