專利名稱：包括薄膜晶體管的電子器件及其制造技術(shù)
本發(fā)明涉及一種具有處于基片上的薄膜晶體管(下文稱為TFT)的電子器件，基片例如可以是玻璃或者絕緣聚合物。例如，該器件可以是一個有源矩陣液晶顯示器或者其它平板顯示器，或者是其他任何類型的在基體和驅(qū)動電路中有TFT的大面積電子器件，如薄膜數(shù)據(jù)存儲器或圖像傳感器。本發(fā)明還涉及一種制造上述電子器件的方法。
多年來，人們的興趣集中在發(fā)展位于玻璃和/或其他廉價的絕緣基片上的帶有TFT的薄膜電路，用于大面積電子器件。上述TFT由非晶體或多晶體半導(dǎo)體薄膜制成，可以形成單元矩陣的開關(guān)器件，例如，美國專利US-A-5130829(我們的索引PHB33646)中描述的平板顯示器。最近的發(fā)展包括由TFT(通常用多晶硅)構(gòu)成的電路的制造和集成，例如用于所述單元陣列的集成驅(qū)動電路。例如，在已公開的歐洲專利申請EP-A-0629003(我們的索引PHB33845)中描述了這樣一個電子器件，其中包括在基片上的薄膜開關(guān)晶體管的開關(guān)矩陣和在矩陣外部的外圍驅(qū)動電路，還包括與所述矩陣的開關(guān)TFT相連的薄膜電路晶體管。US-A-5130829與EP-A-0629003中的全部內(nèi)容在此作為參考材料包括進來。
遺憾的是，不希望有的場感應(yīng)效應(yīng)出現(xiàn)在晶體管例如TFT的特性之中，尤其是用多晶硅制造的晶體管，多晶硅的形成要利用一個低溫的過程。于是一些不穩(wěn)定性機制出現(xiàn)，例如，接通電流損耗，在多晶硅中產(chǎn)生偏壓感應(yīng)狀態(tài)，還有產(chǎn)生熱載流子誘發(fā)狀態(tài)和載流子中斷。另外一個效應(yīng)是漏流中漏極場增強增加。晶體管特性(例如，中斷狀態(tài)漏流，閥電壓和導(dǎo)通狀態(tài)電流)的下降將嚴(yán)重限制TFT在該電路中的應(yīng)用。
一個減少上述在TFT中所述效應(yīng)的方法是用一個具有比漏極區(qū)更低的摻雜濃度的場減低區(qū)來實現(xiàn)的。TFT包括一個臨近晶體半導(dǎo)體薄膜的絕緣柵極，用來控制一個在源極區(qū)和漏極區(qū)之間的半導(dǎo)體薄膜中的導(dǎo)電溝道。場減低區(qū)在導(dǎo)電溝道和TFT的漏極區(qū)之間。它可能被設(shè)置在柵極側(cè)，還可能被柵極全部或者部分的覆蓋。
采用通常的場減低結(jié)構(gòu)的問題是，它們需要一個額外的低劑量注入的步驟。需要高劑量注入來形成源極和漏極區(qū)，而低劑量注入用來形成場減低區(qū)。盡管采用一個場減低區(qū)可以在很大程度上提高TFT的性能，但是額外的注入步驟使得TFT的生產(chǎn)過程變得復(fù)雜。所需的是，在一個步驟中完成制造源極、漏極和場減低區(qū)以簡化TFT的制造過程，這將減少生產(chǎn)成本并且提高產(chǎn)量、增加產(chǎn)率。這個問題在日本專利說明書No.9148266中曾經(jīng)提到，其中描述了一種制造TFT的方法，其中是將柵電極的邊緣氧化以形成多孔的膜。該多孔膜被用作掩模，來減少注入到活性層中的雜質(zhì)離子的量，由此形成鄰近源極和漏極的場減低區(qū)。
本發(fā)明的一個目的是提供一種改善的方法用來在一個注入步驟中確定場減低區(qū)。
本發(fā)明提出一種用于制造包括薄膜晶體管的電子器件的方法，包括如下步驟(a)在絕緣基片上形成半導(dǎo)體膜；(b)在半導(dǎo)體膜上淀積第一掩模層，并除去其中的部分以形成多個從其上表面到下表面大致垂直貫穿的孔；(c)將第一掩模層圖形化成第一圖形；(d)在第一掩模層上淀積第二掩模層；(e)將第二掩模層圖形化以確定第二圖形，該圖形位于第一圖形的范圍之內(nèi)；(f)注入半導(dǎo)體膜，其至少用第一掩模層作為注入掩模，第一掩模的一部分至少確定有一些孔，該部分用來部分地掩蔽注入，從而所述注入確定了源極和漏極區(qū)，在源極和漏極區(qū)之間的不摻雜的導(dǎo)電溝道，以及具有比導(dǎo)電溝道和漏極區(qū)之間的漏極區(qū)低的摻雜濃度的場減低區(qū)。
通過使用掩模層和模板來確定場減低區(qū)，使得組合的源極、漏極和場減低區(qū)注入能夠?qū)崿F(xiàn)，這樣相對于沒有模板的源極和漏極區(qū)以一種受控制的方式減少了注入劑量。
第一掩模層確定了多個的垂直的孔，這些孔向下到達下面的層，通過這些孔摻雜劑被注入。模板被孔覆蓋的面積比例決定由模板確定的區(qū)域的摻雜劑有效濃度。增加孔的數(shù)量，減小孔的尺寸將在場減低區(qū)產(chǎn)生一個近似于均勻的摻雜分布，在隨后組合的摻雜劑活化(activation)和擴散步驟中，用激光在融化的硅中橫向地擴散摻雜劑，摻雜劑均勻性被進一步提高。通過選擇合適的孔的密度和尺寸，摻雜的劑量和分布因此容易以一種可控制的方式確定。簡化的技術(shù)將在下面討論。
依照如上面提到的日本專利說明書No.9148266中披露的方法，相對于源極和漏極區(qū)的摻雜劑濃度，場減低區(qū)的摻雜劑濃度只由氧化層厚度的來調(diào)整。
根據(jù)它們的數(shù)量和尺寸，模板上的孔可以用于光刻法或者“納米技術(shù)”等，由這種技術(shù)確定具有納米級而不是微米級尺寸的特征。
步驟(b)用來形成半導(dǎo)體膜上的具有穿過其中的多個孔的第一掩模層，該步驟包括在半導(dǎo)體膜上形成一組分隔開的凸起特征，在其上淀積第一掩模層，和將凸起特征和覆蓋在凸起特征上的第一掩模層材料一起除去。另外一種選擇是，步驟(b)包括在半導(dǎo)體膜上淀積第一掩模層，在第一掩模層上確定一個蝕刻劑掩模，并蝕刻出通過第一掩模層材料的多個孔。
步驟(c)，在第一掩模層中圖形化出第一圖形，該步驟可以在第一掩模層中蝕刻孔的步驟之前進行。
在本方法的優(yōu)選實施例中，在第一掩模層中形成孔這一步驟是在步驟(e)后進行的，這樣，形成通過第一掩模層的暴露的區(qū)域的孔。
第一和第二掩模層的圖形化可以通過多種方式實現(xiàn)。在一優(yōu)選的方法中，步驟(d)在步驟(c)前進行，該方法中在步驟(d)之后步驟(c)之前包括另一個步驟(h)，即將第二掩模層圖形化，以第一圖形形成掩模，用來在步驟(c)中將第一掩模層圖形化。更具體地，步驟(h)可以包括在第二掩模層中確定第二圖形，之后形成靠近第二掩模層的側(cè)壁隔件，用來確定第一圖形。
將第二掩模層圖形化的步驟(e)可以包括確定第二掩模層上的第三掩模層中的第二圖形，使第二掩模層的暴露部分氧化，之后清除第二掩模層的被氧化的部分，由此在第二掩模層中形成第二圖形。
使用氧化技術(shù)或者隔離層能形成較狹窄的場減低區(qū)，減小相關(guān)的寄生電容和串聯(lián)電阻。
最好，第一掩模層可以形成柵電極層，該方法包括了這樣的步驟，即在步驟(a)之后，步驟(b)之前淀積一個柵極絕緣層。這可以形成一種全自對準(zhǔn)、柵級重疊低摻雜漏極(FSA GOLDD)器件結(jié)構(gòu)。
也可以選擇，第一掩模層形成柵極絕緣層，第二掩模層形成柵電極層。
根據(jù)另一方面，本發(fā)明還提供一種包括薄膜晶體管的電子器件，其在具有絕緣基片上的被圖形化的半導(dǎo)體膜，位于半導(dǎo)體膜上的柵極絕緣層，柵極絕緣層上的柵電極層，半導(dǎo)體膜包括源極和漏極區(qū)，源極和漏極區(qū)之間的未被摻雜的導(dǎo)電溝道，以及具有比導(dǎo)電溝道和漏極區(qū)之間的漏極區(qū)低的摻雜濃度的場減低區(qū)，其中一部分柵電極與場減低區(qū)重疊，并具有多個從上表面到下表面基本垂直貫穿其中多個洞孔。
根據(jù)本發(fā)明的另一方面，本發(fā)明還提供一種包括薄膜晶體管的電子器件，其包括一絕緣基片的被圖形化的半導(dǎo)體膜，位于半導(dǎo)體膜上的柵極絕緣層，位于柵極絕緣層上的柵電極層，半導(dǎo)體膜包括源極和漏極區(qū)，源極和漏極區(qū)之間的未摻雜的導(dǎo)電溝道，以及比導(dǎo)電溝道和漏極區(qū)之間的漏極區(qū)低的摻雜濃度的場減低區(qū)，其中部分柵極絕緣層與場減低區(qū)重疊，而且具有從上表面到下表面大致垂直貫穿于其中的多個孔。
優(yōu)選地，場減低區(qū)的長度小于1μm。例如采用隔件技術(shù)，氧化圖形化的掩模層或者過蝕刻圖形化的掩模層都能形成一個相對狹窄的場減低區(qū)，該區(qū)域的長度很可以充分小于1μm。
為了使TFT有最優(yōu)的穩(wěn)定性，第一掩模層上的孔可以使下面層的約1-10％暴露出來?？椎钠骄睆阶詈眯∮?00nm。
用于制造TFT的層確定和注入方法可以采用已知的技術(shù)和工藝步驟，這對本領(lǐng)域的普通技術(shù)人員是顯而易見的。源極和漏極區(qū)以及場減低區(qū)可以是在半導(dǎo)體膜中存在的一種導(dǎo)電類型的摻雜區(qū)，和/或它們可以是在一個或多個臨近所述半導(dǎo)體膜的額外的半導(dǎo)體膜中的摻雜區(qū)?？梢圆捎脰艠O校準(zhǔn)方法來減小寄生效應(yīng)。例如，至少某些電路TFT可以使其場減低區(qū)與柵極基本完全重疊，并且，這些TFT的和/或其它電路TFT的柵極的邊緣可以與漏極區(qū)的邊緣基本對準(zhǔn)。
下面將用實施例并結(jié)合附圖來具體說明本發(fā)明，其中

圖1A至C表示的是根據(jù)本發(fā)明的第一個實施例制造TFT的各個階段；
圖2A和B表示的是根據(jù)本發(fā)明的第二個實施例制造TFT的各個階段；圖3A至C和圖4A至C表示用于在一層內(nèi)形成間距的孔陣列的技術(shù)的兩個例子。
值得注意的事，附圖是示意性的，不是依比例繪制的。為了繪圖的清晰和方便，這些圖中某些部分的相關(guān)大小和比例在尺寸上已經(jīng)被擴大或者縮小了。
圖1表示的是一個適合于制造一列具有場減低區(qū)的自對準(zhǔn)(SA)TFT結(jié)構(gòu)的過程，其中在確定柵極之前，形成一個用于場減低區(qū)注入的掩模層。
圖1A中所示的結(jié)構(gòu)是按照下面的方法形成的。首先，在基片4上淀積一個半導(dǎo)體膜2。例如，可淀積非晶硅并使其結(jié)晶，通常的方法是使用能量射束如激光照射。這個層的厚度大約為40納米。隨后，淀積成一個柵極絕緣層6(例如二氧化硅層)，之后是絕緣層8，絕緣層8構(gòu)成了第一掩模層。這一層有許多貫穿的孔，其制造方法將在下文中討論。柵電極層10通常由鋁鈦合金形成，其被淀積和圖形化(形成第二掩模層)，隔件12、14例如由氧化硅或氮化物制成，形成于柵極每一邊緣。
如圖1B所示，隨后，利用圖形化的柵電極10和隔件12，14的組合作為掩模來蝕刻絕緣層8。
隨后隔件被去掉，開始進行半導(dǎo)體層2的注入，被穿孔的絕緣層8的被暴露的部分構(gòu)成了第一部分掩模層，柵極層10作為第二掩模。這使得在半導(dǎo)體膜2中形成了源極16，漏極18，場減低區(qū)20、22和導(dǎo)電溝道24。
圖2顯示了一個制造帶有場減低區(qū)的SA TFT的方法，其中在確定柵極后，在絕緣層8中引入孔。如圖2B所示，孔被限定于層8暴露出來的部分26和28。另一可以選擇的處理過程如圖2所示，在確定柵極層10之后馬上將孔引入絕緣層8，在制成隔件12、14的步驟之后，蝕刻絕緣層8，除去隔件，注入離子。
由上述圖1和2中描述的工藝可得到全自對準(zhǔn)，低摻雜漏極(FSALDD)器件。層6和8一起形成柵極介質(zhì)層。在某些情況下，將層6省略，這樣層8將獨自形成柵極介質(zhì)層，這是可以理解的。另外可選擇的是，在圖1和2中，層8(代表第一掩模層)可用導(dǎo)電材料制成并形成柵極，層10由絕緣材料(形成第二掩模層)或者另一種適合的掩模材料構(gòu)成。由此可見，這能提供全自對準(zhǔn)、柵極重疊的低摻雜漏極(FSA GOLDD)器件。在這樣的過程中，層8獨自能形成注入掩模。在這種情況下，在摻雜劑注入步驟之前，可將層10清除掉。在任何情況下，當(dāng)層8形成柵極層時，層10就能在最終形成的器件中被省略。
源極和漏極區(qū)16、18中，通常的摻雜級可以是例如1015cm-2或更高。場減低區(qū)20和22的摻雜級可以是1013cm-2量級的。
柵極偏移TFT和柵極重疊TFT中，場減低區(qū)20和22的最佳長度特別取決于溝道區(qū)24的長度，柵極和最大漏極工作電壓，和通過TFT的電流水平。在一個典型的例子中，TFT中場減低區(qū)20和22的長度可以在大約1um(微米)到3um范圍內(nèi)，TFT的溝道區(qū)24的長度在5um到10um的范圍內(nèi)。在采用全自對準(zhǔn)的實施例中，本發(fā)明允許相對狹窄的LDD區(qū)，它的長度可充分小于1um。
可以看出，上面的程序可以多種方式改進，但都能得到帶場減低區(qū)的FSA器件。例如，代替用隔件來確定LDD或GOLDD區(qū)，可以通過層10的陽極氧化或過蝕刻來確定這些區(qū)域，隨后是將孔引入層8，以及摻雜劑注入步驟。SA LDD和SA GOLDD器件可以由同樣的過程形成，其中用兩個單獨的掩模來確定層8和10。
半導(dǎo)體膜2中摻雜劑的均勻性取決于層8中孔的尺寸和數(shù)量?？讛?shù)量的增加和孔尺寸的減小將在場減低區(qū)中產(chǎn)生一個準(zhǔn)均勻的摻雜分布。如果需要，采用激光等能量射束在半導(dǎo)體材料中橫向地擴散摻雜劑，通過組合的摻雜劑激活和擴散過程可以提高摻雜劑的均勻性。
為了使GOLDD器件表現(xiàn)出良好的穩(wěn)定性，在GOLDD區(qū)的注入劑量是比源極和漏極區(qū)的注入劑量低一個量級。因此，在層8中被孔覆蓋的部分面積應(yīng)當(dāng)小于10％。在GOLDD實施例中，層8形成柵電極。與層上沒有任何孔的場相比，在柵電極上存在孔將減弱柵極電場。但是，如果被孔覆蓋的面積少于10％，這種減弱可以忽略。
現(xiàn)在將描述用于形成孔的適當(dāng)?shù)募夹g(shù)手段。過程可以包括，在半導(dǎo)體膜上形成一組間隔開的凸起特征，在其上淀積第一掩模層，和將凸起特征和覆蓋在凸起特征上的第一掩模層材料部分一起除去。一個這樣的技術(shù)包括在柵極介質(zhì)上形成納級島(nano-isoland)的自聚集(self-assembled)陣列。在由S.Tsuchiya，M.Green和R.R.A.Syms發(fā)表在“Electrochemical and Solid-State Letter”3，44-46(2000)的名稱為“Structural fabrication using caesium chloride islandarrays as resist in a fluorocarbon reactive ion etching plasma”和由M.Green和T.J.Tsuchiya發(fā)表在“Vac.Sci.and Tech”B17，2074-2083(1999)的名稱為“Mesoscopic hemisphere arrays for useas resist in structure fabrication”的文章中都描述了使用氯化銫的半球形島陣列。這一過程在圖3中表明。如圖3A中所示的島30是這樣形成的，經(jīng)過熱蒸發(fā)，在氧化硅層6上淀積氯化銫薄膜，隨后將氯化銫膜暴露在水蒸氣中。存在水蒸氣的情況下，膜斷開，形成島，這是由于要使表面自由能降至最小的作用。隨后，在自聚集的結(jié)構(gòu)上淀積柵極金屬層32，如圖3B所示。例如，利用超聲激發(fā)，覆蓋抗蝕劑島的金屬膜可被清除，結(jié)果使柵電極8上具有孔(見圖3C)。
硅島也可以用作納級結(jié)構(gòu)的抗蝕劑掩模。一個實現(xiàn)這種性質(zhì)的方法在由B.Legrannd，V.Agache，J.P.Nys，V.Senez和D.Stievenard發(fā)表于“Appl.Phys.Lett.”，76(22)，3271(2000)上的名稱為“Formation of silicon islands on a silicon on insulator substrateupon thermal annealing”的文章中描述。這種技術(shù)包括將氧化硅上的硅薄膜加熱到500-900℃?？梢韵嘈牛瑣u的形成可以使Si/SiO2系統(tǒng)的自由能降低到最小限度。然后，柵極層被淀積在所述島上。超聲波或蝕刻用來將島和其下的柵極層部分一起除去，以在柵極層中留下洞。
由C.Haginoya，M.Ishibashi和K.Koike發(fā)表在“Appl.Phys.Lett.”，71(20)，2934(1999)上的名稱為“Nanostructure arrayfabrication with a size-controllable natural lithography”的文章中描述了由聚苯乙烯球組成的六邊形陣列的形成，通過反應(yīng)離子刻蝕以可控制的方式來減小這些球的直徑。在陣列頂部淀積一金屬膜，隨后將覆蓋了金屬的聚苯乙烯球剝離，形成帶有孔陣列的金屬膜。
近年來，由于光電子器件、單電子器件和場發(fā)射器的廣泛應(yīng)用，在大的面積上制造納級硅柱的技術(shù)取得了迅速的進步。直徑的范圍在5nm和幾微米之間，高度為1um的柱已經(jīng)講過了。納級硅柱也可以被用于如圖1所示的TFT的處理過程，它們能夠制造出帶有規(guī)則的納級孔的金屬膜。這包括在柵極介質(zhì)上淀積一硅膜和將其轉(zhuǎn)化成納級硅柱陣列。之后，柵極金屬被淀積，隨后經(jīng)過干法或者濕法刻蝕將納級柱除去。其結(jié)果是在柵極金屬上得到孔陣列，其直徑相當(dāng)于所述納級柱的直徑。上述內(nèi)容已經(jīng)被披露了，例如在由M.Green，M.Garcia-Parajo，F(xiàn).Khaleque和R.Murray發(fā)表在“Appl.Phys.Lett.”63，264-266(1993)上的名稱為“Quantum pillar structures fabricatedon n+ gallium arsenide fabricated using“natural”lithography”的文章中披露。
另一個選擇是，形成孔的步驟可以包括，在半導(dǎo)體膜上淀積第一掩模層，隨后形成多個穿過第一掩模層材料的孔。例如，孔可以這樣形成在第一掩模層上確定一蝕刻劑掩模，蝕刻通過第一掩模層的孔。
例如，由J.P.Spatz，T.Herzog，S.M ǒβmer，P.Ziemann和M.Mǒller發(fā)表在“Advanced Materials”11(2)，149(1999)上的名稱為“Micellar inorganic-polymer hybrid systems-a tool fornanolithography”的文章涉及一種方法，其需要將摻雜質(zhì)的半導(dǎo)體材料用于柵極電路。間距80nm，直徑10nm的孔，通過雙塊共聚物的單膠束(mono-micellar)膜的自集合的掩模，被引入砷化鎵(和其他半導(dǎo)體)中，從而給膠束裝載上可適當(dāng)轉(zhuǎn)變(transition)的金屬鹽。雙塊共聚物成份之間的高蝕刻速度反差可以形成孔。圖4表示這一過程。如圖4A所示，膠束膜包括周期性地設(shè)置在雙塊共聚物膜36內(nèi)的納級顆粒，膠束膜被淀積在柵極層8上面。例如，納級顆?？梢杂牲S金形成，可以采用聚苯乙烯雙塊共聚物。隨后，濺射蝕刻，例如用氬射束，將在柵極層中形成凹進部分38，并且最終形成孔40，如圖4B和4C所示。
可選擇的，通過使用膠乳球體作為反應(yīng)離子蝕刻抗蝕劑以在半導(dǎo)體上形成六邊形的孔的陣列，在攙雜質(zhì)的半導(dǎo)體層上淀積由均勻的膠乳顆粒組成的六邊形陣列。該技術(shù)已由H.Fang，R.Zeller和P.J.Stiles，發(fā)表在“Applied Physics Letters”，55(14)，1433(1989)上的名稱為“Fabrication of quasi-zero-dimensionalsubmicron dot array and capacitance spectroscopy in a GaAs/AlGaAsheterostructure”的文章中披露。
在由K.Seeger和R.E.Palmer發(fā)表在“Applied PhysicsLetters”，74(11)，1627(1999)上的名稱為“Fabrication of siliconcones and pillars using rough metal films as plasma etchingmasks”的文章中披露了用于形成具有納級孔的柵電極的另一項技術(shù)。當(dāng)銀質(zhì)膜通過濺射涂覆被淀積時，所述膜以三維銀團的形式增長(約20-40nm的跨度)而不是以一層接一層的方式增長。濺射銀團膜，隨后對其蝕刻，可以形成帶有納級結(jié)構(gòu)孔的銀膜，此膜能用作柵極材料。
這里將上面提到的所述文章的全部內(nèi)容作為參考材料包括進來。
從公開現(xiàn)有技術(shù)來看，對于本領(lǐng)域的技術(shù)人員來說，其他的變化和修改是顯而易見的。這樣的變化和修改可以包括等同物的和其他的特征，它們在包括薄膜電路、半導(dǎo)體器件及其組成部分的電子器件的設(shè)計、制造和使用中是已知的，并且它們可以被用來代替在此已描述過的特征，或者用作除在此已經(jīng)描述過的特征之外的特征。
盡管在本申請中權(quán)利要求是以特征的特定結(jié)合方式來表示的，但是，應(yīng)當(dāng)明白的是，本發(fā)明公開的范圍也包括，任何新的特征或在此披露的特征的新組合，該特征可以是明確的、暗示的或者其概括，無論其是否涉及與當(dāng)前在任一權(quán)利要求中所要求的相同的發(fā)明，并且無論它是否如本發(fā)明那樣克服任一或所有相同的技術(shù)問題。在單個實施例內(nèi)容里描述的特征也可以在一個實施例中組合起來。反過來，為了簡便起見而在同一實施例里描述的各種特征，也可以單獨的或在任一適當(dāng)?shù)脑俳M合里提供。申請人在此提醒，在本申請或任何源自其的申請進行期間，上述特征和/或特征的組合都可能被表述為新的權(quán)利要求。
權(quán)利要求
1.一種用于制造包括薄膜晶體管的電子器件的方法，包括如下步驟(a)在絕緣基片上形成半導(dǎo)體膜；(b)在半導(dǎo)體膜上淀積第一掩模層并除去其某些部分，以形成多個從其上表面到下表面大致垂直貫穿的孔；(c)將第一掩模層圖形化成第一圖形；(d)在第一掩模層上淀積第二掩模層；(e)將第二掩模層圖形化以確定第二圖形，第二圖形位于所述第一圖形的區(qū)域內(nèi)；(f)注入半導(dǎo)體膜，其中至少利用第一掩模層作為注入掩模，第一掩模的一部分至少確定有一些孔，該部分用來部分地掩蔽注入，從而所述注入確定了源極和漏極區(qū)，在源極和漏極區(qū)之間的不摻雜的導(dǎo)電溝道，和具有比導(dǎo)電溝道和漏極區(qū)之間漏極區(qū)低的摻雜濃度的場減低區(qū)。
2.如權(quán)利要求1所述的方法，其中步驟(b)包括在半導(dǎo)體膜上形成一組隔開的凸起特征，在其上淀積所述第一掩模層，以及與覆蓋在凸起特征上的部分第一掩模層材料一起除去所述凸起特征。
3.如權(quán)利要求1所述的方法，其中步驟(b)包括在半導(dǎo)體膜上淀積第一掩模層，在第一掩模層上確定蝕刻劑掩模，并蝕刻出通過第一掩模層材料的多個孔。
4.如權(quán)利要求3所述的方法，其中在第一掩模層中蝕刻孔的步驟之前執(zhí)行步驟(c)。
5.如權(quán)利要求3或4所述的方法，其中在第一掩模層中蝕刻孔的步驟在步驟(e)后執(zhí)行，從而形成通過第一掩模層的暴露區(qū)域的多個孔。
6.如前面任何一項權(quán)利要求所述的方法，其中步驟(d)是在步驟(c)之前進行，并且該方法在步驟(d)之后，步驟(c)之前還包括了另一個步驟(h)，即將第二掩模層圖形化，以使掩模形成第一圖形，用來在步驟(c)中將第一掩模層圖形化。
7.如權(quán)利要求6所述的方法，其中步驟(h)包括在第二掩模層中確定第二圖形，之后靠近第二掩模層形成側(cè)壁隔件，用來確定第一圖形。
8.如前面任何一項權(quán)利要求所述的方法，其中步驟(e)包括在第二掩模層上的第三掩模層中確定第二圖形，使第二掩模層的暴露部分氧化，之后除去第二掩模層上被氧化的部分，因而在第二掩模層中形成第二圖形。
9.如前面任何一項權(quán)利要求所述的方法，其中第一掩模層形成柵極絕緣層，第二掩模層形成柵電極層。
10.如權(quán)利要求1到8中任意一項所述的方法，其中，第一掩模層形成柵電極層，其方法包括在步驟(a)之后，步驟(b)之前淀積柵極絕緣層的步驟。
11.一種包括薄膜晶體管的電子器件是根據(jù)前面任一權(quán)利要求所述的方法制造的。
12.一種包括薄膜晶體管的電子器件，其包括位于一絕緣基片上的被圖形化的半導(dǎo)體膜，位于半導(dǎo)體膜上的柵極絕緣層，位于柵極絕緣層上的柵電極層，所述半導(dǎo)體膜包括源極和漏極區(qū)，位于源極和漏極區(qū)之間的未被摻雜的導(dǎo)電溝道，以及比導(dǎo)電溝道與漏極區(qū)之間的漏極區(qū)摻雜濃度更低的場減低區(qū)，其中，部分柵電極與場減低區(qū)重疊，并具有從其上表面到下表面基本垂直貫穿的多個孔。
13.一種包括薄膜晶體管的電子器件，其包括位于一絕緣基片上的被圖形化的半導(dǎo)體膜，位于半導(dǎo)體膜上的柵極絕緣層，和位于柵極絕緣層上的柵電極層，所述半導(dǎo)體膜包括源極和漏極區(qū)，源極和漏極區(qū)之間的未摻雜的導(dǎo)電溝道，以及具有比導(dǎo)電溝道和漏極區(qū)之間的漏極區(qū)低的摻雜濃度的場減低區(qū)，其中，部分柵極絕緣層與場減低區(qū)重疊，并具有從其上表面到下表面垂直貫穿的多個孔，柵電極與導(dǎo)電溝道是自對準(zhǔn)的。
14.如權(quán)利要求11到13中任意一項所述的器件，其中，場減低區(qū)的長度小于1μm。
15.如權(quán)利要求11到14中任意一項所述的器件，其中，第一掩模層中的孔露出下面一層的約1-10％。
16.如權(quán)利要求11到15中任意一項所述的器件，其中，平均孔徑小于100nm。
全文摘要
本發(fā)明涉及在基片(4)例如玻璃或絕緣聚合物基片上制造薄膜晶體管(TFT)，薄膜晶體管用于有源矩陣液晶顯示器或其他大面積的電子器件。形成薄膜晶體管的方法包括在半導(dǎo)體膜(2)上淀積掩模層(8)，將掩模層(8)的某些部分除去以形成多個按照預(yù)先確定的尺寸和分布貫穿其中的孔。掩模層(8)有孔的部分(26，28)用于在摻雜劑注入步驟中部分地掩蔽半導(dǎo)體膜(2)，以形成場減低區(qū)(20，22)，同時確定源極和漏極區(qū)(16，18)。
文檔編號H01L21/266GK1460298SQ02800810
公開日2003年12月3日 申請日期2002年3月21日 優(yōu)先權(quán)日2001年3月23日
發(fā)明者F·W·羅爾芬 申請人:皇家菲利浦電子有限公司