專利名稱：薄膜晶體管電子器件及其制造技術(shù)
本發(fā)明涉及包含多晶半導體材料的電子器件及制造該材料和這類器件的方法。
多晶硅(多硅或多-Si)相對于非晶體硅(a-Si)的高載流子遷移率使它成為一種用于大面積電子器件的有吸引力的材料，這類器件如有源矩陣液晶顯示器(AMLCD)，有源矩陣聚合物LED顯示器(AMPLED)，太陽電池和像探測器。在US-A-5130829中描述了一種平板有源矩陣顯示器的例子，其內(nèi)容被引用于此作參考。
對于本說明的目的，術(shù)語“非晶體”所涉及的是其組成原子是隨機定位的材料。術(shù)語“多晶”涉及的是由許多單晶組成的材料，一個單晶的組成原子具有規(guī)則的重復晶格結(jié)構(gòu)。這特別與多-Si有關，它通常是由熔化和冷卻的非晶體硅形成的。多-Si的典型晶粒尺寸在0.1μm至5μm之間。但是，當在某些條件下結(jié)晶時，硅的晶粒尺寸可以是微觀尺寸，典型值為0-0.5μm。術(shù)語“微晶”涉及的是晶粒尺寸為微觀尺寸的結(jié)晶材料。
傳統(tǒng)上，用于薄膜晶體管(TFT)等中的多-Si薄膜是通過固相結(jié)晶(SPC)制造的。這包括將a-Si薄膜淀積在絕緣襯底上和使a-Si薄膜結(jié)晶，后者是通過將薄膜暴露在高溫下很長時間而實現(xiàn)的，典型的是在600℃以上的溫度暴露長達24小時。
作為一種替代，US-A-5147826披露了一種在較低溫度下使a-Si薄膜結(jié)晶的方法。此方法的步驟包括淀積一層金屬原子(如鎳)薄膜到a-Si薄膜上并將薄膜退火。此金屬在低于600℃的溫度下激發(fā)結(jié)晶生長，而且還提供比沒有金屬時更快速的結(jié)晶生長。例如，采用US-A-5147826的方法時典型的退火可能是在550℃持續(xù)10小時。這至少在兩方面比以前的方法有所改善首先，這時可以采用低價、低溫的非堿性玻璃襯底(如硼硅化物)，通常這在600℃或更高的溫度下將使玻璃收縮和翹曲；其次，由于退火時間縮短，制造產(chǎn)率將增加，因而相關的制造成本可以降低。我們把US-A-5147826的內(nèi)容引用于此作參考。以后我們把在這種方法中鎳等金屬的使用稱為金屬誘發(fā)結(jié)晶或“MIC”，而將所產(chǎn)生的多-Si材料叫做“MIC多-Si”。
更近一些，已研發(fā)出采用激光退火工藝來生產(chǎn)多-Si，并已在商業(yè)上廣泛應用。但是，這種工藝比較慢，因為一個窄激光束要在襯底上逐漸掃描，使表面的每一部分受到幾次轟擊照射，而激光轟擊的不均勻性可能引起多-Si的不均勻，同時激光裝置的成本和修護費用也很高。US-A-5147826工藝中的退火步驟可以在爐中作為比較簡單的批處理來進行，因而生產(chǎn)率較高。
利用US-A-5147826的方法制造的TFT存在的問題是，在“斷開”狀態(tài)下的漏電流比較大，因而不適用于AMLCD等場合。這個缺陷造成AMLCD不適當?shù)膱D象滯留。
一般現(xiàn)有的多-Si AMLCD中可接受的TFT最小漏電流值(即在正常工作柵極電壓范圍內(nèi)的最小漏電流值)在源-漏電壓為5V時大概是10pA或更小。換句話說，不希望在顯示器正常工作過程中TFT關閉電流超過這個值，否則漏電流將使顯示器的輸出惡化到不可容忍的程度。此閾值可能隨著與TFT有關的圖象元素特性有些變化。對于溝槽寬度為4μm左右的TFT，10pA的漏電流相當于2.5×10A-12/μm(應該理解，對于此規(guī)格的TFT而言，A/μm表示每μmTFT溝槽寬度的安培數(shù))。
Sooyoung Yoon等人發(fā)表在Jpn.J.Appl.Phys.Vol.37(1988)PP 7183-7197上的文章“利用在Ni溶液中金屬誘發(fā)結(jié)晶制造的高性能多晶硅薄膜晶體管”，對US-A-5147826的方法作了進一步發(fā)展。將襯底上100nm厚的a-Si薄膜浸泡在Ni吸收溶液內(nèi)結(jié)晶，然后將薄膜在500℃退火20小時。在產(chǎn)生的多-Si中Ni的濃度為1.2×1018原子/cm3.在具有用這種工藝形成的具有多-Si溝槽的TFT的斷開狀態(tài)漏電流，在5V漏極電壓下為2.7×10-11A/μm，即比上述閥值大一個數(shù)量級。
本發(fā)明的一個目的是以更高的性能價格比制造由多晶半導體材料構(gòu)成的器件。
本發(fā)明提供一種包含溝槽的TFT，此溝槽處在利用金屬原子加速結(jié)晶過程使非晶體半導體材料結(jié)晶而產(chǎn)生的一層多晶半導體材料中，其中多晶半導體材料包含的金屬原子平均濃度在1.3×1018至7.5×1018原子/cm3的范圍內(nèi)。本發(fā)明人利用這個金屬濃度能制出具有改進漏電流特性的TFT。特別是，TFT在5V源-漏電壓下的最小漏電流約為2.5×10-12A/μm。具有這種特性的TFT可能適合于在AMLCD中作開關元件，其斷開狀態(tài)漏電流不會讓顯示器性能變壞到不可容忍的地步。
本發(fā)明人意外地發(fā)現(xiàn)，在上述濃度范圍內(nèi)采用金屬原子，只需用比原先想象短得多的退火過程就能使多晶半導體TFT形成上面所說的漏電流特性。既然在550℃左右的溫度下用20小時的退火時間能達到所希望的性能，這里所說的金屬濃度可實現(xiàn)使這個時間在600℃或更低的溫度減至10小時，8小時，甚至6小時。這將使制造過程的生產(chǎn)率和效率大大提高。
優(yōu)選地，多晶半導體材料內(nèi)的金屬原子平均濃度大于1.9×1018原子/cm3并/或小于5×1018原子/cm3，最好在2-3×1018原子/cm3的范圍。
在一個優(yōu)選實施例中，金屬原子的平均濃度約為2.5×1018原子/cm3。
優(yōu)選地，TFT具有低摻雜漏極(LDD)結(jié)構(gòu)。這可以增加基本上達到最小漏電流的柵極電壓范圍。
本發(fā)明還提供制造這類器件的方法，它包括以下步驟(a)把非晶體半導體材料淀積到襯底上；(b)把金屬原子加到半導體材料中使其平均濃度在1.3×1018至4×1018原子/cm3范圍內(nèi)，這些金屬原子適合于加速非晶體半導體材料的結(jié)晶；及(c)將非晶體半導體材料退火形成多晶半導體材料。
另外，我們發(fā)現(xiàn)在退火步驟中，在襯底中加上電場可以進一步加速此過程，減少所需時間。
應該理解，在本發(fā)明的工藝中可以采用各種金屬原子?？梢詮腘i、Cr、Co、Pd、Pt、Cu、Ag、Au、In、Sn、Pb、As和Sb等中選用一種或幾種元素。最好是從Ni、Co和Pd中選用一種或幾種元素。
這里所說的加上金屬原子包括元素形式的金屬或包含這些金屬原子的化合物。
建議采用離子注入來在本發(fā)明的工藝中為非晶體半導體材料和金屬配料，因為它能精確控制劑量，提供均勻性和離子深度。但也可以采用其它方法來達到這個目的。例如，可以把金屬原子加到非晶體半導體材料溶液中，這一般是通過旋轉(zhuǎn)涂復工藝來實現(xiàn)的。其它的工藝包括濺射或涂復一層鎳，以及在非晶體半導體材料CVD過程中采用鎳先質(zhì)。
如上面指出的，這里所述的形成MIC多-Si工藝可以使這種工藝中退火步驟的時間大大縮短。發(fā)明人還認識到，這一步驟中熱預算的降低可能足以在底柵極TFT結(jié)構(gòu)中采用MIC多-Si?，F(xiàn)有的底柵極TFT結(jié)構(gòu)的例子有后溝槽蝕刻(BCE)TFT和蝕刻阻止TFT。特別是，根據(jù)本發(fā)明，底柵極多-Si TFT結(jié)構(gòu)的柵極可以用金屬做。以前曾經(jīng)發(fā)現(xiàn)，采用足以形成多晶硅的熱退火(甚至當加上適當?shù)慕饘僭觼砑铀贂r)，或用激光退火工藝來形成多晶硅，會使柵極金屬擴散到柵極介質(zhì)中去，造成下面的柵極與多-Si短路。
可靠地形成底柵極多晶硅TFT的能力(特別是對于采用低溫襯底的應用)具有很大的商業(yè)價值，因為相對于典型的頂柵極多晶硅TFT制造工藝而言，它使加工過程中的掩模數(shù)量減少。此外，這種工藝與現(xiàn)有的a-Si制造線(許多這種線現(xiàn)在生產(chǎn)底柵極TFT結(jié)構(gòu))更為兼容，因而減少了將線轉(zhuǎn)變成生產(chǎn)多晶硅TFT的費用。另外，可能不需要激光退火就能生產(chǎn)出質(zhì)量不錯的多晶硅，從而避免了相關的花費。
按本發(fā)明形成底柵極TFT內(nèi)柵極的適當材料包括耐熱金屬(如Cr、W、和MoCr)或低電阻率金屬(如Au、Ag或Ni)，后者更適合于較大的顯示器，此時降低柵極電阻很重要。應該理解，根據(jù)所用工藝的熱預算和其它參數(shù)以及器件應用而定，還可以選擇別的柵極材料。
例如，可以采用金屬硅化物來形成柵極。形成硅化物的適當金屬有鎢、鉬、鎳、和鉑?？梢赃M行單獨的退火步驟使選定的金屬與a-Si產(chǎn)生反應而形成相應的硅化物。另一種方式是，在形成TFT的MIC多晶硅中所進行的退火步驟可以同時實現(xiàn)硅化物的形成。如上所述，這種退火中比較低的熱預算具有使金屬向柵極介質(zhì)中擴散的風險降至最小的優(yōu)點。
可用來形成柵極的其它材料包括加氫的a-Si，或微晶硅。具有含這些材料的柵極的底柵極多晶硅TFT在未定的英國專利申請No.0210065.9(我們的參考號PHGB020060)中有所描述，其內(nèi)容被引用于此作參考。另外，適合于加快硅結(jié)晶的金屬原子可能包含在這種a-Si或微晶硅內(nèi)，因此柵極材料的結(jié)晶度在MIC退火步驟中得到增強。所以，柵極材料可以包括適于加快結(jié)晶的半導體材料和金屬原子。
在制造這里所述電子器件的方法的一個優(yōu)選實施例中，所形成的TFT具有開在多晶半導體材料內(nèi)的溝槽和底柵極結(jié)構(gòu)，且該方法包括一個BCE步驟。相對于底柵極BCE a-Si TFT的加工，按此實施例的BCE步驟具有更為清晰的端點。在BCE過程中清除n+a-Si使多晶硅(而不是固有的a-Si)外露，因而可選定一種蝕刻劑(它可以在a-Si和多晶硅之間選擇)，以保證一旦已暴露的n+a-Si被蝕刻掉即終止蝕刻過程。
現(xiàn)在將參照附圖舉例描述本發(fā)明的一些實施例，附圖中

圖1表示按本發(fā)明一個實施例的工藝中的金屬注入步驟；圖2表示對不同摻雜過程在半導體薄膜內(nèi)鎳的濃度和深度的關系；圖3表示用本發(fā)明一個實施例的工藝形成的頂柵極多晶硅TFT剖視圖；圖4至7表示按實施本發(fā)明另一種工藝加工底柵極TFT相繼各階段的剖視圖；圖8表示一個有源矩陣顯示器的透視圖。
應該指出，這些圖是示意性的且不按比例。為了清楚和繪圖方便，圖中零件的相對尺寸和比例有的放大有的縮小。
現(xiàn)參照圖1來描述實施本發(fā)明的一個過程。圖中顯示了已淀積在玻璃襯底4上的一層a-Si2。作為例子，該層的典型厚度為40nm且是采用等離子體增強化學氣相淀積(PECVD)形成的。
然后在20keV的典型注入能量下將面密度約1×1013原子/cm2的鎳注入該a-Si層(此步驟在圖1中以箭頭6代表)。對于這個層厚度，曾經(jīng)成功地用高達30keV的能量產(chǎn)生具有所需漏電流特性的TFT。因此可以看出，從這個劑量得到的40nm厚度a-Si層內(nèi)鎳原子的平均濃度約為2.5×1018原子/cm3。
對不同的過程，在a-Si層內(nèi)的典型鎳劑量的分布如圖2所示。深入層中的深度沿X-軸增加，零點代表該層的上表面。曲線8表示用注入工藝的分布，而曲線10表示對旋轉(zhuǎn)涂復或濺射過程的截面。注入產(chǎn)生一個分布峰值，它出現(xiàn)在該層體內(nèi)，而對于其它工藝，最高濃度出現(xiàn)在該層的上表面。人們認為這可能形成比用其它摻雜方法更高質(zhì)量的結(jié)晶材料，因為向著半導體材料體內(nèi)中心的鎳濃度較大。采用注入法還更容易對鎳的劑量進行嚴格的控制。半導體材料通過退火而結(jié)晶，建議在N2氣中在550℃下退火8小時左右。
接著按現(xiàn)有方法進行光刻，注入，淀積和蝕刻各工藝步驟，以形成如圖3所示的多晶硅TFT結(jié)構(gòu)。圖3例舉的結(jié)構(gòu)是一個頂柵極、柵極重疊的輕度摻雜漏極TFT。半導體材料經(jīng)作圖成為一個多晶硅島10，包括摻雜源和漏區(qū)12和14，內(nèi)溝槽區(qū)16，以及它們之間的輕度摻雜區(qū)18和20。一層絕緣材料22被淀積在島10上面，層中有兩個通道24和26，以便使源極和漏極端子30和32分別能與源區(qū)和漏區(qū)12和14相接觸。在絕緣材料層22上面做有一個金屬柵極電極28。
這里所述的MIC工藝可以可靠地在低溫襯底上制造底柵極TFT?，F(xiàn)在參照圖4至7來描述按本發(fā)明形成這樣一個器件的工藝實例。制成的TFT器件(圖7)是一個BCE TFT。此過程只有5個步驟需要掩模，比典型的多晶硅TFT工藝要少，因而比較經(jīng)濟。在下面的過程描述中用到的每一個掩模都標在括弧內(nèi)。適合于形成此器件的光刻、注入、淀積和蝕刻過程步驟在業(yè)內(nèi)都熟悉，所以就不再詳細描述了。
首先，如圖4所示，在玻璃襯底4(掩模1)上做上一個如鉻制的底柵極40。選擇能經(jīng)受后續(xù)MIC退火及其它處理的熱預算的柵極材料。由于此處所用的MIC處理的熱預算比較低，故可使用如Cr一類的金屬。
然后如圖5所示，將柵極絕緣層42和a-Si層44淀積在柵極40上。如上面對圖1所述，接著用注入等方法將Ni加入a-Si層44，然后將襯底退火(典型的在550℃持續(xù)8小時)，使a-Si轉(zhuǎn)變成MIC多晶硅。
將一層n+摻雜a-Si淀積在MIC多晶硅上面，并對兩層作圖形成一個器件島46(圖6)，后者由MIC多晶硅島48和上面的n+a-Si(掩模2)組成。淀積n+a-Si之前可能需要清洗MIC多晶硅表面，以保證兩層之間有良好的電接觸。例如，在MIC多晶硅上可能形成一薄層二氧化硅。用氫氟酸處理將是清除此氧化層的一種適當方法。
然后淀積一層金屬，對它作圖以形成源極和漏極電極50和52(掩模3)?，F(xiàn)在利用源極和漏極50、52作為掩模進行BCE步驟定出蝕刻窗58，以清除兩電極之間的n+a-Si材料，從而使下面的MIC多晶硅外露并限定n+a-Si源和漏接觸層54和56。
在現(xiàn)有的a-Si BCE TFT制造工藝中，由于蝕刻過程不能在n+a-Si和下面的a-Si之間進行選擇，故BCE步驟的端點不是很明晰或不好控制。曾經(jīng)試圖通過把層做厚一些并作過量蝕刻以清除一些a-Si，從而保證全部不想要的n+a-Si都被除掉來解決這個問題。其缺點是增加了處理的時間和成本，并使得此過程重復性不太可靠。但是，在圖4至圖7的過程中，將n+a-Si蝕刻掉使得MIC多晶硅材料外露，而且在BCE步驟中所用的蝕刻液是在n+a-Si和多晶硅之間可以選擇的，因而此蝕刻步驟能給出清晰的端點。
因此，現(xiàn)在的工藝能在一個開有溝槽的較薄的多晶硅區(qū)，而不是較厚的a-Si區(qū)，形成BCE TFT。層厚減小使得淀積該層所需的處理時間減少，而且可用來降低層內(nèi)的漏電流。例如，一個開有溝槽的BCEa-Si TFT的a-Si層典型厚度約為100nm，而現(xiàn)在的器件的多晶硅層可以比這個薄一些，且其中此層厚度約為40nm甚至20nm的器件可以可靠地制造出來。
如圖7所示，通過在器件上淀積一個鈍化層60，在該層中開一個接觸孔62(掩模4)，并淀積一種適當?shù)牟牧?典型的是氧化銦錫)且作圖以形成象素電極64(掩模5)，一個TFT器件(如有源矩陣顯示器器件)就制成了。
在與上述圖5和6不同的一種方法中，是在進行MIC過程之前就在a-Si層44上淀積一層n+a-Si。然后將n+a-Si作圖以限定源極和接觸層54和56，暴露于其間的是a-Si的溝槽區(qū)。接著利用這里所述的方法中的一種(如注入法)加入金屬原子以加快a-Si的結(jié)晶，并進行MIC退火。按照此法，TFT的溝槽區(qū)以及n+a-Si層的源和漏極接觸層都形成結(jié)晶，從而改善源和漏極接觸層的導電率。
應該理解，在有源矩陣顯示器器件中，為開關顯示器的各象素，在有源板上做出一個TFT陣列。如圖8所示，在液晶顯示器件68中，提供了一個有源板70和一個相對的無源板72，液晶材料74夾在它們之間。
在器件加工后對其按本發(fā)明的工藝進行等離子體氫化處理，對改善器件性能可能特別有幫助。這一般在350℃左右進行約1小時。
已經(jīng)發(fā)現(xiàn)，按照這里所述工藝制造的具有50μm寬的溝槽的TFT，在源-漏電壓5V下在斷開狀態(tài)的漏電流約為8×10-11A，這相當于1.6×10-12A/μm和約20cm2/Vs的遷移率。
采用一個具有2、3個或更多指的指狀溝槽結(jié)構(gòu)可以進一步改善TFT的漏電流特性。
在上述圖4至7的實施例中，使用一種金屬來形成柵極。不過，按照本發(fā)明也可以利用其它材料來形成柵極。
在其它一些優(yōu)選實施例中，柵極含有金屬硅化物?？梢允褂酶鞣N方法來形成這種柵極。例如，可以淀積一層a-Si并作圖形成所希望的柵極結(jié)構(gòu)。然后淀積一種適當?shù)慕饘俨⒃谶m宜的溫度和時間內(nèi)進行退火處理，以使金屬和a-Si反應而形成金屬硅化物。舉例來說，對于NiSi2的情況，退火可以在350℃下進行約1小時。然后可以把尚未與a-Si反應的金屬材料剝?nèi)?，使柵極只由金屬硅化物材料組成。適當?shù)慕饘侔╓、Mo、Ni和Pt。也可以使用其它的金屬，只要所形成的相應硅化物能承受后續(xù)處理，特別是MIC退火步驟。
a-Si層的厚度可以是20-100nm左右，而形成硅化物的金屬厚度應能給出所需的和a-Si反應的原子理想配比(或者更厚些，并把過剩的金屬剝?nèi)?。
在上述金屬硅化物柵極形成工藝的一種變體中，可以把金屬層淀積在未作圖的a-Si層上。然后在對其作圖形成柵極之前進行硅化物退火。
在另一種變體中，在形成TFT的MIC多晶硅時進行的退火步驟可以同時實現(xiàn)硅化物的形成，以避免形成硅化物所需的單獨退火步驟。在這種方法中，a-Si層和形成硅化物的金屬層是依次淀積的，而且是一起作圖以做出柵極結(jié)構(gòu)。然后要等到后來在器件加工中的MIC退火步驟才退火，以形成硅化物。
雖然這里所述的本發(fā)明實施例是針對硅材料(即a-Si和多晶硅)，但很顯然，按本發(fā)明也可以使用其它的半導體材料，或復合半導體薄膜(如含鍺的硅薄膜)。
應該理解，按這里所述方法產(chǎn)生的多晶半導體薄膜適合于很廣的應用范圍，其中電子線路是做在不能承受高溫的襯底(如玻璃)上。薄膜可用來在這類襯底上的電路中形成有源器件(如TFT)或無源器件(例如電阻、溫度傳感器和壓電電阻)。TFT可用于AMLCD，AMPLED，X射線傳感器，指印傳感器等中，器件的開關矩陣中和/或在同一襯底上的集成電路中作為開關矩陣。
可以通過用高能束對材料的照射來進一步改進用這里所述工藝制造的多晶半導體材料的結(jié)晶體質(zhì)量。如上面所指出的，高能束在襯底上掃描可能要花很長時間。然而，如本文申請人在未決的英國專利申請書No.0211724.0(我們的參考號PHGB020072)中所披露的，在制造有源矩陣顯示器中為此所花的時間，可通過只照射集成在顯示區(qū)周圍顯示襯底上的周邊電路而達到最短。我們把英國專利申請書No.0211724.0的內(nèi)容引用于此作參考。
通過閱讀本說明，本專業(yè)技術(shù)人員不難做出其它的改變和修正。這些改變和修正可包括業(yè)內(nèi)已知的一些等效的和其它的特性，并可用來代替這里已描述的特性或作為它的補充。
雖然本申請的權(quán)利要求書已包含各種特性的具體組合，但應明白，本發(fā)明涵蓋的范圍還包括這里所述任何新的特性和任何新的特性組合(無論是明顯的或是隱含的或其任何綜合)，不管它是否與任意一條權(quán)利要求所述的相同發(fā)明有關，也不管它是否同緩解任何或全部相同的技術(shù)問題有關(如本發(fā)明所做的那樣)。
本申請人在此申明，在依法提出本申請的要求權(quán)或由它引伸的任何進一步申請過程中，對這些特性和/或這些特性的組合可能提出新的權(quán)利要求。
權(quán)利要求
1.一種包含薄膜晶體管(9，59)的電子器件(70)，此薄膜晶體管包含一個溝槽(16)，溝槽做在利用金屬原子(6)使非晶體半導體材料(2，44)結(jié)晶來加快結(jié)晶過程而產(chǎn)生的多晶半導體材料層(10，48)內(nèi)，其中半導體材料包含的金屬原子平均濃度范圍在1.3×1018至7.5×1018原子/cm3。
2.如權(quán)利要求1所述的電子器件，其中半導體材料中的平均金屬原子濃度約為2.5×1018原子/cm3。
3.如權(quán)利要求1或2所述的電子器件，其中薄膜晶體管(59)具有底柵極結(jié)構(gòu)。
4.如權(quán)利要求3所述的電子器件，其中薄膜晶體管(59)的柵極電極(40)包含金屬材料。
5.如上述任一條權(quán)利要求所述的電子器件，其中薄膜晶體管(59)的柵極電極(40)包含金屬硅化物。
6.如上述任一條權(quán)利要求所述的電子器件，其中柵極電極(40)包含半導體材料和適合用來加快結(jié)晶的金屬原子。
7.一種制造電子器件的方法，包括以下步驟(a)在襯底(4)上淀積非晶體半導體材料(2，44)；(b)將金屬原子(6)加到半導體材料中，其中金屬原子的平均濃度范圍在1.3×1018至4×1018原子/cm3，此金屬原子適合于加速非晶體半導體材料的結(jié)晶；(c)將非晶體半導體材料退火以形成多晶半導體材料。
8.如權(quán)利要求7所述的方法，其中金屬原子(6)被加到非晶體半導體材料中，其中金屬原子的平均濃度為2.5×1018原子/cm3左右。
9.如權(quán)利要求7或8所述的方法，其中金屬原子是用注入法加入的。
10.如權(quán)利要求7至9中任一條的方法，其中退火處理在600℃或以下的溫度下進行10小時或以下，且形成的薄膜晶體管(9，59)帶有限定在多晶半導體材料內(nèi)的溝槽，它在5V源-漏極電壓下的最小漏電流為2.5×10-12A/μm或更小。
11.如權(quán)利要求10所述的方法，其中退火處理在550℃或以下的溫度進行8小時或更短，且形成的薄膜晶體管(9，59)帶有限定在多晶半導體材料內(nèi)的溝槽，它在5V源-漏電壓下的最小漏電流約為2.5×10-12A/μm或更小。
12.如權(quán)利要求7至11中任一條所述的方法，其中形成的薄膜晶體管(59)具有限定在多晶半導體材料內(nèi)的溝槽，此薄膜晶體管具有底柵極結(jié)構(gòu)，此方法包含一個后溝槽蝕刻步驟。
13.如權(quán)利要求1至6中任一條的電子器件或權(quán)利要求7至12中任一條的方法，其中金屬原子(6)包括鎳原子。
14.一種有源矩陣顯示器件(68)，其中權(quán)利要求1至6中任一條或權(quán)利要求13的電子器件(70)形成有源矩陣器件的有源板。
全文摘要
一種電子器件(70)，包括一個薄膜晶體管(TFT)(9，59)，此薄膜晶體管包含一個溝槽，它形成在一層多晶半導體材料(10，48)內(nèi)。此多晶半導體材料是采用金屬原子(6)加快結(jié)晶過程使非晶體半導體材料(2)結(jié)晶而產(chǎn)生的。多晶半導體材料(10)所含金屬原子的平均濃度在1.3×10
文檔編號H01L21/20GK1666347SQ03815752
公開日2005年9月7日 申請日期2003年6月25日 優(yōu)先權(quán)日2002年7月5日
發(fā)明者P·J·范德扎格, N·D·楊, I·D·弗倫奇, J·A·查普曼 申請人:皇家飛利浦電子股份有限公司