專利名稱：具有esd保護(hù)的齊納二極管的dmos的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及MOSFET晶體管，特別涉及具有溝槽結(jié)構(gòu)的DMOS晶體管。
背景技術(shù)：
DMOS(雙擴(kuò)散MOS)晶體管是一類使用擴(kuò)散來形成晶體管區(qū)域的MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。DMOS晶體管一般被用作功率晶體管來為功率集成電路應(yīng)用提供高電壓電路。當(dāng)需要低的正向壓降時(shí)，DMOS晶體管提供更高的每單元面積電流。
通常的分立DMOS電路包括兩個(gè)或多個(gè)平行制造的單獨(dú)的DMOS晶體管元件。單獨(dú)的DMOS晶體管元件共享共同的漏極接觸點(diǎn)(襯底)，同時(shí)它們的源極用金屬短接，并且它們的柵極由多晶硅短接。這樣，即使分立的DMOS電路由較小的晶體管矩陣構(gòu)造，它表現(xiàn)為好像是一個(gè)單一的大晶體管。對(duì)分立DMS電路來說，當(dāng)晶體管矩陣由柵極導(dǎo)通時(shí)，需要最大化每單元面積的導(dǎo)電。
DMOS晶體管的一種特別類型是所謂的溝槽DMOS晶體管，其中溝槽是垂直形成的，并且柵極在從源極和漏極間延伸出的溝槽里形成。與薄氧化層在一條線并且填充了多晶硅的溝槽允許較少壓縮的電流并且因此提供較低值的特定的接通阻抗。例如在美國(guó)專利第5,072,266，5,541,425，和5,866,931中公開的溝槽DMOS晶體管。
靜電放電(ESD)對(duì)半導(dǎo)體器件提出了問題，特別是對(duì)DMOS結(jié)構(gòu)。來自靜電放電的高電壓瞬態(tài)信號(hào)可以以高于10,000伏特偏壓物體。在DMOS器件的唯一的危害是高的電場(chǎng)，其能夠通過在器件操作的正常過程中使用的相對(duì)薄的柵極絕緣體來產(chǎn)生。該柵極絕緣體、通常為氧化物、能夠在當(dāng)在柵極上增大的電荷穿過通常作為絕緣體使用的柵極二極管時(shí)的高電場(chǎng)情況下絕緣擊穿。由絕緣擊穿引起的永久損害的效果可能會(huì)立即變得很明顯；因此，柵極氧化物絕緣擊穿的可能性組成現(xiàn)實(shí)的可靠性的考慮。因?yàn)镋SD情況在許多工作環(huán)境中都很常見，很多商用DMOS器件配備了獨(dú)立的ESD保護(hù)系統(tǒng)。它可能與主功能電路分立，也可能與主功能電路結(jié)合在一起。
用于保護(hù)器件的柵極免受高于氧化物擊穿值的電壓的破壞的方法是使用在DMOS的柵極和源極間連接的齊納二極管。這種方法和器件的一個(gè)例子在美國(guó)專利No.5,602,046中示出。這個(gè)技術(shù)改進(jìn)了MOSFET柵極的ESD額定值，并且?guī)椭苊膺^電壓的損害。
在先前提到的專利中示出的器件的一個(gè)問題是它的構(gòu)造需要另外的掩膜步驟，增加了其制造的復(fù)雜性和增加了器件的成本。
因此，需要提供具有來自制造相對(duì)簡(jiǎn)單和廉價(jià)的ESD的過電壓保護(hù)的溝槽DMOS晶體管。

發(fā)明內(nèi)容
本發(fā)明提供了具有過電壓保護(hù)的溝槽DMOS晶體管。晶體管包括第一導(dǎo)電類型的襯底和在襯底上形成的第二導(dǎo)電類型的主體區(qū)域。至少一個(gè)溝槽延伸通過主體區(qū)域和襯底。該絕緣層和溝槽在一條線上并疊加主體區(qū)域的上面。將導(dǎo)電極放置在溝槽中使得它疊加絕緣層的上面。第一導(dǎo)電類型的源區(qū)域形成在與溝槽鄰近的主體區(qū)域上。未摻雜多晶硅層疊加部分絕緣層上。多個(gè)第一導(dǎo)電類型的陰極區(qū)域形成在未摻雜多晶硅層里。至少一個(gè)陽(yáng)極區(qū)域與鄰近的多個(gè)陰極區(qū)域中的一個(gè)接觸。
根據(jù)本發(fā)明的一個(gè)方面，未摻雜的多晶硅層疊加在從主體區(qū)域垂直移開的部分絕緣層上。
根據(jù)本發(fā)明的另一方面，多個(gè)陰極區(qū)域和陽(yáng)極區(qū)域被放置在從溝槽垂直移開的部分絕緣層里。
根據(jù)本發(fā)明的又一個(gè)方面，多個(gè)陰極區(qū)域包括在那里注入的硼。
根據(jù)本發(fā)明的另一方面，源區(qū)域和多個(gè)陰極區(qū)域在沉積步驟中同時(shí)形成。


圖1示出了典型的N溝槽DMOS的等效電路，其中將齊納二極管放置在DMOS的源極和柵極之間；圖2示出了現(xiàn)有溝槽DMOS結(jié)構(gòu)的橫面圖；圖3-12示出了形成具有根據(jù)本發(fā)明構(gòu)造的過電壓保護(hù)的DMOS晶體管的過程步驟的順序。
具體實(shí)施例方式
圖1示出了其中齊納二極管放置在DMOS的源極和柵極之間的典型N溝槽DMOS的等效電路。當(dāng)柵到源的電壓超過特定電壓值時(shí)齊納二極管擊穿。
圖2示出了現(xiàn)有溝槽DMOS結(jié)構(gòu)的實(shí)例。該結(jié)構(gòu)包括n+襯底100，在其上生長(zhǎng)輕微n-摻雜的外延層104。在摻雜外延層104中，提供相反導(dǎo)電的主體區(qū)域116。疊加在大部分的主體區(qū)域116上的n摻雜外延層140作為源使用。在外延層里提供矩形溝槽124，其在結(jié)構(gòu)的上表面開口，并且定義了晶體管元件的周長(zhǎng)。柵氧化物層130與溝槽124的側(cè)壁在一條線上。溝槽124由多晶硅填充，也就是，多晶態(tài)硅。將漏極電極連接到半導(dǎo)體襯底100的后表面，源極電極連接到兩個(gè)源區(qū)域140和主體區(qū)域116，并且將柵極電極連接到填充溝槽124的多晶硅。
根據(jù)本發(fā)明，如圖2所示，以一種不需要附加掩膜步驟的方式將齊納二極管結(jié)合到溝槽DMOS的結(jié)構(gòu)中。圖11示出了所得器件的橫截面圖。在圖11中，齊納二極管包括陰極145和陽(yáng)極148。如下面的詳細(xì)描述，如圖11所示的結(jié)構(gòu)具有優(yōu)勢(shì)，因?yàn)镈MOS晶體管的源區(qū)域140和齊納二極管的n+陰極區(qū)域145可在同一掩膜和注入步驟中形成。
圖3-12示出了一系列形成發(fā)明的DMOS器件所執(zhí)行的示例性步驟。在圖3中，N-摻雜外延層104在傳統(tǒng)的N+摻雜襯底100上生成。外延層104對(duì)于30V的器件來說通常厚度是5.5微米。之后，在注入和擴(kuò)散步驟中形成P-主體區(qū)域116。因?yàn)镻-主體注入物在整個(gè)襯底是均勻的，所以不需要掩膜。該P(yáng)-主體區(qū)域在40-60KeV以大約5.5×1013/cm3的用量注入硼。
在圖4中，掩膜層通過以氧化物層覆蓋外延層104的表面來形成，然后進(jìn)行傳統(tǒng)的曝光和構(gòu)圖以剩下掩膜部分120。掩膜部分120用于定義溝槽的位置。構(gòu)圖的掩膜部分120定義了溝槽的側(cè)壁。溝槽124被使用反應(yīng)式離子蝕刻法通過掩膜開口來干蝕刻到通常為1.5-2.5微米范圍的深度。
在蝕刻溝槽之后，每一溝槽的側(cè)壁是光滑的。首先，干化學(xué)蝕刻可能用于從溝槽側(cè)壁移去氧化物的薄層(通常大約500-1000A)來消除由于反應(yīng)式離子蝕刻引起的損害。之后，在溝槽124和掩膜部分120上形成犧牲二氧化硅層(沒有示出)。該犧牲層以及掩膜部分120被通過緩沖氧化物蝕刻劑或者通過HF蝕刻劑除去，使得形成的溝槽側(cè)壁盡可能地光滑。
如圖5所示，然后在整個(gè)結(jié)構(gòu)上沉積柵極氧化物層130，使得它覆蓋溝槽壁和p-主體116的表面。柵極氧化物層130通常具有在500-800埃范圍內(nèi)的厚度。接下來，在圖6中，用多晶硅(也就是，多晶態(tài)硅)152填充溝槽124。在沉積前，多晶硅通常摻雜磷氯化物或注入砷或磷來減小它的電阻系數(shù)，通常在20Ω/m的范圍內(nèi)。在本發(fā)明的一些實(shí)施例，該多晶硅可能在兩個(gè)步驟的過程中沉積。在第一步驟中，沉積未摻雜多晶硅層以與溝槽側(cè)壁在一條直線上。摻雜多晶硅層的沉積跟隨著未摻雜多晶硅層。通常，摻雜的多晶硅層的厚度大于未摻雜的多晶硅層的厚度。例如，摻雜的多晶硅層和未摻雜的多晶硅層的厚度的比率可能為7∶1，具有大約8000A的總厚度。未摻雜多晶硅層被優(yōu)選地用作緩沖層，抑制摻雜物穿透柵極氧化物層而滲透進(jìn)p-主體，從而進(jìn)一步減少穿通現(xiàn)象。
在圖7中，蝕刻多晶硅層152來最優(yōu)化它的厚度，并曝光部分在p-主體116的表面上延伸的柵極氧化物層152。在圖8中，在柵氧化物層130和摻雜的多晶硅層152的曝光的表面上沉積未摻雜多晶硅層160。該未摻雜的多晶硅層160通常具有在5000到10000埃范圍內(nèi)的厚度，而該未摻雜的多晶硅層160定義其中將形成齊納二極管的層。
在圖9中，深蝕刻未摻雜多晶硅層使得它被從定義的DMOS的區(qū)域完全被移去。就是說，移去未摻雜的多晶硅層使得它不疊加在溝槽和DMOS的主體區(qū)域的上面。因此，未摻雜的多晶硅層160僅僅留在將形成齊納二極管的區(qū)域中。
接下來，在圖10中，使用光致抗蝕劑掩膜處理以形成構(gòu)圖的掩膜層170。該構(gòu)圖的掩膜層170定義了DMOS晶體管的源區(qū)域140和齊納二極管的n+陰極區(qū)域145。然后，通過注入和擴(kuò)散處理來形成源140和陰極區(qū)域145。例如，源區(qū)域可能在80KeV以通常在8×1015-1.2×1016的范圍內(nèi)的濃度注入砷。在注入之后，該砷被擴(kuò)散到大約0.5微米的深度。在圖11中，以傳統(tǒng)方式移去掩膜層170，并且將中性硼注入陰極區(qū)域145和陽(yáng)極區(qū)域148來達(dá)到齊納二極管的所需擊穿電壓。
在圖12中，溝槽DMOS晶體管通過在該結(jié)構(gòu)上以傳統(tǒng)方式來形成和構(gòu)圖BPSG層來實(shí)現(xiàn)，以定義與源和柵極電極相關(guān)的BPSG。而且，在襯底的下表面形成漏接觸層。最后，使用焊盤掩膜來定義焊盤觸點(diǎn)。
雖然在這里特定地圖示和描述了多種實(shí)施例，應(yīng)該了解本發(fā)明的修正和變化將被上述教導(dǎo)所覆蓋，并且在未脫離本發(fā)明精神和范圍的附加權(quán)利要求的范圍之內(nèi)。例如，本發(fā)明的方法可能用于形成溝槽DMOS和其中多種半導(dǎo)體區(qū)域的導(dǎo)電與在這里所描述的相反的齊納二極管。
權(quán)利要求
1.一種具有過電壓保護(hù)的溝槽DMOS晶體管，包括襯底，其具有第一導(dǎo)電類型；主體區(qū)域，其在襯底上，所述主體區(qū)域具有第二導(dǎo)電類型；至少一個(gè)溝槽，其延伸通過主體區(qū)域和襯底；絕緣層，其和溝槽在一條直線上，并且疊加在所述主體區(qū)域上；導(dǎo)電電極，其在疊加在該絕緣層上的溝槽中；源區(qū)，其具有第一導(dǎo)電類型，在主體區(qū)域中并和溝槽相鄰；未摻雜多晶硅層，其疊加在部分絕緣層上；以及多個(gè)陰極區(qū)域，其具有第一導(dǎo)電類型，在未摻雜多晶硅層中；以及至少一個(gè)陽(yáng)極區(qū)域，其和多個(gè)陰極區(qū)域中的相鄰的一個(gè)接觸。
2.如權(quán)利要求1所述的晶體管，其中所述所述絕緣層是氧化物層。
3.如權(quán)利要求1所述的晶體管，其中所述導(dǎo)電電極是多晶硅。
4.如權(quán)利要求1所述的晶體管，進(jìn)一步包括放置在襯底下表面上的漏電極。
5.如權(quán)利要求4所述的晶體管，進(jìn)一步包括耦合到源極區(qū)域的源電極。
6.如權(quán)利要求2所述的晶體管，其中所述氧化物層具有在大約500到800埃之間的厚度。
7.如權(quán)利要求1所述的晶體管，其中所述導(dǎo)電電極包括第二層未摻雜的多晶硅和在所述第二未摻雜的多晶硅層上設(shè)置的摻雜的多晶硅層。
8.如權(quán)利要求1所述的晶體管，其中所述未摻雜的多晶硅層具有在大約5000-10000埃之間的厚度。
9.如權(quán)利要求1所述的晶體管，其中所述未摻雜的多晶硅層疊加在從所述至少一個(gè)溝槽垂直移開的部分絕緣層上。
10.如權(quán)利要求9所述的晶體管，其中所述未摻雜的多晶硅層疊加在也從主體區(qū)域垂直移開的部分絕緣層上。
11.如權(quán)利要求9所述的晶體管，其中所述多個(gè)陰極區(qū)域和所述至少一個(gè)陽(yáng)極區(qū)域放置在從所述至少一個(gè)溝槽垂直移開的所述部分絕緣層。
12.如權(quán)利要求1所述的晶體管，其中所述多個(gè)陰極區(qū)域包括在那里注入的硼。
13.一種制造具有過電壓保護(hù)的溝槽DMOS晶體管的方法，所述方法包括下列步驟提供第一導(dǎo)電類型的襯底；在襯底上沉積主體區(qū)域，所述主體區(qū)域具有第二導(dǎo)電類型；形成至少一個(gè)延伸通過主體區(qū)域和襯底的溝槽；沉積絕緣層，使其與溝槽在一條直線上并且疊加在所述主體區(qū)域上；在溝槽里沉積導(dǎo)電電極，使其疊加在絕緣層上；注入第一導(dǎo)電類型的摻雜物以在鄰近溝槽的主體區(qū)域中形成源區(qū)域；沉積未摻雜多晶硅層，使其疊加在部分絕緣層上；注入第一導(dǎo)電類型的摻雜物以在未摻雜的多晶硅層形成多個(gè)陰極區(qū)域，所述多個(gè)陰極區(qū)域由至少一個(gè)陽(yáng)極區(qū)域所分開。
14.如權(quán)利要求13所述的方法，其中所述形成源區(qū)域和多個(gè)陰極區(qū)域的注入步驟是同時(shí)進(jìn)行的。
15.如權(quán)利要求13所述的方法，進(jìn)一步包括在主體區(qū)域和未摻雜多晶硅層上定義光刻掩膜的步驟。
16.如權(quán)利要求12所述的方法，其中在注入步驟前進(jìn)行沉積未摻雜多晶硅層的步驟。
17.如權(quán)利要求12所述的方法，進(jìn)一步包括蝕刻導(dǎo)電電極，以曝光部分疊加在主體區(qū)域上的絕緣層的步驟。
18.如權(quán)利要求12所述的方法，進(jìn)一步包括蝕刻掉部分疊加在主體區(qū)域和所述至少一個(gè)溝槽上的未摻雜多晶硅層的步驟。
19.如權(quán)利要求12所述的方法，其中所述絕緣層是氧化物層。
20.如權(quán)利要求12所述的方法，其中所述導(dǎo)電電極是多晶硅。
21.如權(quán)利要求12所述的方法，進(jìn)一步包括在襯底下表面形成漏極電極的步驟。
22.如權(quán)利要求21所述的方法，進(jìn)一步包括形成耦合到源區(qū)域的源極電極的步驟。
23.如權(quán)利要求19所述的方法，其中所述氧化物層具有在大約500到800埃之間的厚度。
24.如權(quán)利要求23所述的方法，其中所述導(dǎo)電電極包括第二未摻雜多晶硅層和放置在所述第二未摻雜多晶硅層上的摻雜多晶硅層。
25.如權(quán)利要求13所述的方法，其中進(jìn)一步包括在至少所述多個(gè)陰極區(qū)域和所述陽(yáng)極中注入硼來達(dá)到規(guī)定的二極管擊穿電壓的步驟。
全文摘要
一種具有過電壓保護(hù)的溝槽DOMS晶體管，其包括第一導(dǎo)電類型的襯底和在襯底上形成的第二導(dǎo)電類型的主體區(qū)域(116)。至少一個(gè)溝槽(124)，其延伸通過主體區(qū)域和襯底。絕緣層和溝槽在一條直線上，并且疊加在主體區(qū)域上。該傳導(dǎo)電極在溝槽里沉積，使得它疊加在絕緣層上。第一導(dǎo)電類型的源區(qū)域在主體區(qū)域里鄰近溝槽形成。未摻雜多晶硅層疊加在部分絕緣層上。多個(gè)第一導(dǎo)電類型的陰極(145)區(qū)域在未摻雜的多晶硅層(160)上形成。至少一個(gè)陽(yáng)極(148)區(qū)域和多個(gè)陰極區(qū)域中的相鄰的一個(gè)接觸。
文檔編號(hào)H01L29/78GK1524298SQ02810428
公開日2004年8月25日 申請(qǐng)日期2002年5月22日 優(yōu)先權(quán)日2001年5月22日
發(fā)明者石甫淵, 蘇根政 申請(qǐng)人:通用半導(dǎo)體公司