專利名稱：具有高性能集成電路多晶硅凝集熔消組件的互補(bǔ)金屬氧化物半導(dǎo)體的工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種集成電路，尤指一種互補(bǔ)金屬氧化物半導(dǎo)體集成電路的工藝及裝置。
背景技術(shù)：
某些互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal oxidesemiconductor，CMOS)集成電路的工藝試圖在多晶硅層上的硅化多晶硅(亦稱為聚硅化物)之外另行形成稱為″多熔消組件(poly fuse)″的晶體管組件及一次性可編程組件(one-time programmable element)，這些工藝已試著使用多晶硅″凝集″的現(xiàn)象以編程這些多熔消組件。當(dāng)夠高的電流消失在未編程的多熔消組件中或通過未編程的多熔消組件時(shí)，熔消組件材料(硅化多晶硅)的溫度將升高至一定的臨界溫度，而造成該硅化多晶硅的相態(tài)改變，此相態(tài)改變一般稱為″凝集″(agglomeration)，該硅化多晶硅由低電阻相(low resistance phase)轉(zhuǎn)變成高電阻相，此稱為熔消組件的″編程″。在某些情況下，相態(tài)改變伴隨著遠(yuǎn)離最熱點(diǎn)(hottest point)的硅化多晶硅的物理移動(dòng)而發(fā)生，其可由后處理物理分析而確定。

發(fā)明內(nèi)容
諸如多晶硅凝集熔消組件的一次性可編程組件可用以作為集成電路的廣大應(yīng)用范圍中的可編程組件。在某些應(yīng)用中，莫爾定律(Moore’slaw)需要降低的供應(yīng)電壓，這樣產(chǎn)生了低電壓下可編程高性能熔消組件的需求。
根據(jù)本發(fā)明，提供一種具有高性能集成電路多晶硅凝集熔消組件的CMOS的工藝。在本發(fā)明的一個(gè)實(shí)施例中的熔消組件結(jié)構(gòu)提供具低電壓編程的最佳性能。根據(jù)本發(fā)明的一個(gè)實(shí)施例的CMOS的工藝可有利地包括所有標(biāo)準(zhǔn)而且最先進(jìn)的0.18μm、0.13μm級(jí)的CMOS工藝或其它CMOS工藝的特征，或遵守所有工藝條件的CMOS工藝或其它CMOS工藝，這些條件包括用于金屬硅化物以形成晶體管的快速熱退火(rapidthermal anneal，RTA)工藝、溫度及時(shí)間，本發(fā)明所提出的CMOS的工藝的一個(gè)實(shí)施例包括通過聚硅化物凝集以將″多熔消組件″的性能最佳化的附加工藝。
具有高性能集成電路聚硅化物凝集熔消組件的一個(gè)目的在于擁有較預(yù)編程或未編程熔消組件的電阻(″未燒斷的熔消組件″電阻″freshfuse″resistance)為高的已編程熔消組件電阻(熔斷電阻blown fuse″resistance)，后編程熔消組件電阻對(duì)預(yù)編程熔消組件電阻的比值可稱為熔消組件的″量度優(yōu)值(figure of merit)″，根據(jù)本發(fā)明的多熔消組件可增加此量度優(yōu)值至例如至少10因次(factor)至超過1000因次，若該多熔消組件的量度優(yōu)值夠大，則連接至該多熔消組件的檢測(cè)電路可在編程后準(zhǔn)確讀取該熔消組件。
若由該檢測(cè)電路讀取具有很小量度優(yōu)值的已編程熔消組件作為已編程熔消組件，該熔消組件將使電路發(fā)生故障或造成信賴性問題，若該檢測(cè)電路設(shè)計(jì)處理已編程及未編程的熔消組件之間小的電阻比值(量度優(yōu)值)，則該電路發(fā)生故障或造成信賴性問題的可能性很高，而本發(fā)明的具備較大量度優(yōu)值的改進(jìn)的熔消組件設(shè)計(jì)可大大地提高電路信賴性，并給予設(shè)計(jì)者較大的彈性以制造出健壯的檢測(cè)電路設(shè)計(jì)。
根據(jù)本發(fā)明的工藝，形成較薄的場效應(yīng)多晶硅層(多熔消組件)，以確保在金屬硅化物的形成期間整個(gè)多熔消組件層可被耗盡。當(dāng)該較薄的聚硅化物在熔消組件編程期間凝集時(shí)，在該聚硅化物下的絕緣層(例如四乙基硅酸鹽TEOS或類似材料)暴露并形成理想的開口電路。因此，理想的聚硅化物凝集熔消組件的后編程電阻值可為無限高。
本發(fā)明的一個(gè)特征有關(guān)形成具備晶體管及聚硅化物熔消組件的集成電路的工藝，該方法包括在硅基板的表面上形成多晶硅層，該硅基板具有形成于該硅基板表面上的兩個(gè)區(qū)域中的第一絕緣體及第二絕緣體；在該多晶硅層之上形成掩膜層(mask layer)，該掩膜層暴露在該多晶硅層的第二絕緣體上的區(qū)域中；以及蝕刻該多晶硅層的暴露區(qū)域至一預(yù)定量，使得在該多晶硅層的暴露區(qū)域中未經(jīng)過蝕刻的部份與一金屬層起反應(yīng)，而在快速熱退火(RTA)工藝期間形成聚硅化物。
本發(fā)明的另一特征有關(guān)CMOS的工藝，該工藝包括創(chuàng)造具備作為晶體管柵極區(qū)域的第一厚度以及作為熔消組件區(qū)域的第二厚度的多晶硅層，該第一厚度較該第二厚度為大，其中，在該熔消組件區(qū)域中的大部份多晶硅將與金屬層起反應(yīng)，以在快速熱退火(RTA)期間形成聚硅化物。
本發(fā)明的另一個(gè)特征關(guān)于一種集成電路，該集成電路包括硅基板；形成于該硅基板表面上的兩個(gè)區(qū)域中的第一絕緣體及第二絕緣體；形成于該硅基板上的第一絕緣體及第二絕緣體之間的晶體管；以及形成于該第二絕緣體上的聚硅化物熔消組件，該聚硅化物熔消組件具有作用區(qū)，聚硅化物在此作用區(qū)與該絕緣體直接接觸，其中，該晶體管以及該聚硅化物熔消組件用共同的硅化工藝所形成。


圖1說明實(shí)施例中包括形成有絕緣層或絕緣組件的硅晶圓的結(jié)構(gòu)。
圖2說明圖1的結(jié)構(gòu)的另一制造階段，可在圖1的處理后進(jìn)行。
圖3說明圖1的結(jié)構(gòu)的另一制造階段，可在圖2的處理后進(jìn)行。
圖4說明圖1的結(jié)構(gòu)的另一制造階段，可在圖3的處理后進(jìn)行。
圖5說明圖1的結(jié)構(gòu)的另一制造階段，可在圖2的處理后進(jìn)行。
圖6說明圖1的結(jié)構(gòu)的另一制造階段，可在圖2的處理后進(jìn)行。
圖7A說明圖1的結(jié)構(gòu)的另一制造階段，可在圖6的處理后進(jìn)行。
圖7B說明圖1的結(jié)構(gòu)的另一制造階段，可在圖5或圖6及圖7A的處理后進(jìn)行。
圖7C說明圖1的結(jié)構(gòu)的另一制造階段，可在圖5或圖6及圖7A的處理后進(jìn)行。
圖8說明在另一制造階段的圖1的結(jié)構(gòu)上的編程熔消組件，可在圖4的處理后進(jìn)行。
圖9A說明在另一制造階段的圖1的結(jié)構(gòu)上的已編程熔消組件，該制造階段可在圖5或圖6及圖7A中工藝后的鈷沉積、硅化鈷成形退火與除去未反應(yīng)的鈷之后進(jìn)行。
圖9B說明在另一制造階段的圖1的結(jié)構(gòu)上的另一已編程熔消組件，該制造階段可在圖5或圖6及圖7A的工藝后的鈷沉積、硅化鈷成形退火與除去未反應(yīng)的鈷之后進(jìn)行。
圖10為在另一制造階段的未編程熔消組件的上視圖，該制造階段可在圖5或圖6及圖7A的工藝后的鈷沉積、硅化鈷成形退火與除去未反應(yīng)的鈷之后進(jìn)行。
具體實(shí)施例方式
圖1說明實(shí)施例中包括形成有諸如絕緣層或絕緣組件的絕緣體106A至106C的硅晶圓104的結(jié)構(gòu)100，該絕緣體106A至106C可為諸如四乙基硅酸鹽的任何適當(dāng)?shù)慕^緣材料所制成，并且可以根據(jù)技術(shù)的設(shè)計(jì)標(biāo)準(zhǔn)而通過局部硅氧化法(local oxidation of silicon，LOCOS)或淺槽隔離(shallow trench isolation，STI)來加以制造。在圖1中的結(jié)構(gòu)100可用以形成具有晶體管及熔消組件的CMOS集成電路，本發(fā)明可應(yīng)用于任何構(gòu)造及數(shù)量的晶體管及熔消組件，參考以下圖式所說明的2個(gè)晶體管及1個(gè)熔消組件僅為舉例說明之用。另外，在圖式中所顯示的組件及膜層的大小及厚度并非以正確尺寸所繪制，也并非以此為限。
任何最先進(jìn)或未來的CMOS的工藝，諸如0.18μm、0.13μm或0.10μm級(jí)者，均可用以形成以下的組件，而以下所說明的一個(gè)或多個(gè)動(dòng)作可予以修改或在不同順序下進(jìn)行。
圖1中的硅基板104表面將可以一預(yù)先柵極氧化清洗步驟進(jìn)行清洗，柵極氧化層102A、102B將可形成，而在一實(shí)施例中，該柵極氧化層的厚度小于2nm，接著一多晶硅層108則可沉積。
在一個(gè)實(shí)施例中，多晶硅層108具有約100nm至約150nm的厚度T，諸如約120nm至約130nm的厚度。此厚度T通常為介于為柵極圖案化工藝以創(chuàng)造窄柵極的所想增加的裕度(margin)(1)與用于晶體管源極-漏極區(qū)的所想的高離子植入量(2)之間的折衷厚度，其中，較薄的多晶硅有助于創(chuàng)造窄柵極，而較厚的多晶硅則可更有效地阻止穿過信道而來的植入源極-漏極的離子種類(尤其是硼)，為了提高晶體管驅(qū)動(dòng)強(qiáng)度，需要圖案化更小的晶體管柵極，預(yù)計(jì)這會(huì)推動(dòng)多晶硅厚度T每幾代縮小一些。
舉例來說，對(duì)具有100nm晶體管柵極的技術(shù)(諸如0.18μm級(jí)的技術(shù))而言，150nm至約200nm的多晶硅厚度可提供柵極圖案化工藝適當(dāng)?shù)闹圃煸６?，如另一?shí)例來說，對(duì)50nm的晶體管柵極而言，100nm至約120nm的多晶硅厚度可獲得所需的工藝裕度，而又如另一實(shí)例來說，對(duì)35nm的晶體管柵極而言，100nm的多晶硅厚度可獲得所欲的工藝裕度。在其它實(shí)施例中，多晶硅的厚度T可為約50nm或更小，諸如10nm。
為了形成n型金屬氧化物半導(dǎo)體(NMOS)晶體管，可形成掩膜110(稱為NMOS植入光阻，NMOS implant resist)以作為柵極預(yù)摻雜(gate pre-doping)，然后可將預(yù)摻雜的離子植入施加至該多晶硅層108的區(qū)域112，該掩膜110則可予以移除以進(jìn)行下一制造階段。
圖2說明圖1的結(jié)構(gòu)100的另一制造階段，可在圖1的處理后進(jìn)行。為了形成p型金屬氧化物半導(dǎo)體(PMOS)晶體管，可形成在圖2中的掩膜202(稱為PMOS植入光阻，PMOS implant resist)以作為柵極預(yù)摻雜，然后可將預(yù)摻雜的離子植入施加至該多晶硅層108的區(qū)域200，該掩膜202則可予以移除以進(jìn)行下一制造階段。
圖3說明圖1的結(jié)構(gòu)100的另一制造階段，可在圖2的處理后進(jìn)行。在圖3中，可形成底部抗反射層(bottom anti-reflective coating，BARC)304(又稱為底部抗反射層薄膜或″在光阻下″的抗反射材料)，該多晶硅層108的表面(圖2)可為相當(dāng)平滑，并有助于通過諸如等離子增強(qiáng)化學(xué)氣相沉積(PECVD)或低壓化學(xué)氣相沉積法(Low PressureChemical Vapor Deposition，LPCVD)的化學(xué)氣相沉積法(chemicalvapor deposition，VCD)以沉積具有良好控制的厚度及光學(xué)特性的底部抗反射層薄膜。
接下來可將諸如感光塑料的光阻層(未圖標(biāo))形成于晶體管柵極區(qū)域以及熔消組件區(qū)域上，可修整該光阻層以形成如圖3所示的光阻結(jié)構(gòu)306A、306B及308。在沒有該底部抗反射層304的情況下，當(dāng)暴露該光阻層時(shí)，在該光阻層及該多晶硅層之間的交界面的反射中斷，而將造成微影后所得的光阻輪廓(resist profile)為漸縮的錐形而不是平直的。
使用經(jīng)修整的光阻結(jié)構(gòu)306A、306B及308作為定義的圖案，如有需要，可以用主要的蝕刻工藝、軟著陸(soft landing)工藝及過度蝕刻工藝來蝕刻在圖3中的底部抗反射層304及多晶硅層108的部份，以形成在圖3及圖4中所示的多晶硅柵極區(qū)域310A、310B以及多晶硅熔消組件區(qū)域312。在一個(gè)實(shí)施例中，對(duì)于當(dāng)前技術(shù)來說，圖4中的多晶硅柵極區(qū)域310A、310B可具有約50nm至100nm的寬度W3、W4(諸如60nm或70nm的寬度)。
在一個(gè)實(shí)施例中，柵極蝕刻工藝設(shè)計(jì)用來避免柵極氧化層102A、102B上的任何貫穿孔(puncture)出現(xiàn)。
在一個(gè)實(shí)施例中，在柵極蝕刻之后，進(jìn)行工藝(passivant cleanprocess)移除殘余的蝕刻聚合物的鈍化劑清洗工藝、臨界尺寸(critical dimension，CD)測(cè)量、光阻殘?jiān)臋z視、短暫的氧化作用(在作用區(qū)域上長出約2nm并在柵極的側(cè)邊上長出約4nm)，并移除該底部抗反射層304。因?yàn)樵摰撞靠狗瓷鋵?04通常為某種氮化硅或氮氧化硅，可由熱磷酸清洗來移除該底部抗反射層304，也可使用等離子蝕刻。
在其它實(shí)施例中，當(dāng)沉積諸如鈷的材料時(shí)，只要暴露出在該多晶硅柵極區(qū)域310A、310B及該作用區(qū)的硅基板104中的多晶硅，即可在之后的工藝流程中移除該底部抗反射層304。
在一個(gè)實(shí)施例中，氧化工藝增加了在圖3中的柵極氧化層102A、102B的厚度。
圖4說明圖1的結(jié)構(gòu)100的另一制造階段，可在圖3的處理后進(jìn)行。在將該多晶硅柵極區(qū)域310A、310B圖案化之后，可進(jìn)行數(shù)個(gè)掩膜工藝(用以定義離子植入?yún)^(qū)域)以及離子植入工藝，以形成在圖4中所示的晶體管400A、400B，而氮化物間隙壁402A至402F可形成在該已蝕刻的多晶硅柵極區(qū)域310A、310B以及多晶硅熔消組件區(qū)域312的側(cè)邊上，可進(jìn)行更多的離子植入。
在該氮化物間隙壁402A至402F下面，存在有該柵極氧化層102A、102B，并且實(shí)際上在該氮化物間隙壁402A至402F下面的柵極氧化層102A、102B可較在該多晶硅柵極區(qū)域310A、310B正下方的柵極氧化層102A、102B為厚，在圖3中介于該氮化物間隙壁402A至402F及該絕緣體106A至106C之間的柵極氧化層102A、102B部份(未受間隙壁及已摻雜的多晶硅柵極區(qū)域310A、310B所保護(hù)的區(qū)域)以例如結(jié)合在流程不同點(diǎn)中所進(jìn)行的多重清洗工藝的效果而最終被移除。每一清洗工藝可移除在該氮化物間隙壁402A至402F及該絕緣體106A至106C之間的幾埃厚度的柵極氧化層102A、102B，并且最后將該氧化層的部份移除。
此外，在該氮化物間隙壁402A至402F及該絕緣體106A至106C之間的柵極氧化層102A、102B可在形成并蝕刻該氮化物間隙壁402A至402F的氮化物蝕刻期間移除，而在間隙壁邊界以及鈷沉積之間的多重清洗工藝將移除在該氮化物間隙壁402A至402F及該絕緣體106A至106C之間的柵極氧化層102A、102B殘留的絕大部份。
為了暴露在該氮化物間隙壁402A至402F及該絕緣體106A至106C之間的硅基板104的表面(未受該氮化物間隙壁402A至402F及多晶硅柵極區(qū)域310A、310B所保護(hù))，必須在沉積例如鈷的材料前移除在該氮化物間隙壁402A至402F及該絕緣體106A至106C之間的柵極氧化層102A、102B部份，這可通過在鈷沉積法中所包括的原位濺鍍清洗工藝(in-situ sputter clean process)而獲得。在一個(gè)實(shí)施例中，鈷沉積法包括移除約3nm的氧化物、接著鈷沉積、接著移除約5nm厚的Ti或TiN的覆蓋層的濺鍍清洗。
在清洗后，如圖4所示，可在所有組件上沉積鈷層404。在一個(gè)實(shí)施例中，該鈷層404的厚度約為150埃，且該多晶硅層312的厚度約為1200至1500埃。在其它的實(shí)施例中可使用不同的厚度，并可使用諸如鈦或鎳的其它組件來代替鈷。
一個(gè)或多個(gè)快速熱退火(RTA)工藝接著將與該硅基板104、多晶硅柵極區(qū)域310A、310B及多晶硅熔消組件區(qū)域312接觸的部份的鈷層404轉(zhuǎn)化為聚硅化物區(qū)域406A至406D、408A至408B、410(亦稱為硅化多晶硅)接觸。任何未與該硅基板104、多晶硅柵極區(qū)域310A、310B或多晶硅熔消組件區(qū)域312起反應(yīng)以形成硅化鈷的未反應(yīng)鈷可以剝除或用別的方法移除。
在一個(gè)實(shí)施例中，以約430至480℃的溫度及持續(xù)約1分鐘的時(shí)間的快速熱退火工藝系統(tǒng)來形成硅化鈷，然后將未反應(yīng)鈷剝除，接著以約675至775℃的溫度及持續(xù)約幾秒的時(shí)間的第二快速熱退火系統(tǒng)來形成二硅化鈷。
形成與改進(jìn)熔消組件的方法在本發(fā)明的一個(gè)實(shí)施例中，多晶硅熔消組件區(qū)域比多晶硅晶體管柵極區(qū)域?yàn)楸。沟迷谝粋€(gè)或多個(gè)快速熱退火工藝期間中所有的多晶硅熔消組件區(qū)域?qū)嵸|(zhì)轉(zhuǎn)變成聚硅化物。在一個(gè)實(shí)施例中，多晶硅厚度與聚硅化物厚度由最佳化晶體管性能以及減少100nm至150nm的柵極圖案化工藝所指定。
至少有兩個(gè)方法可形成不同多晶硅厚度的晶體管柵極區(qū)域及熔消組件區(qū)域，圖5說明一個(gè)方法，而圖6及圖7A則說明另一個(gè)方法。
選擇方法一圖5說明圖1的結(jié)構(gòu)100的另一制造階段，可在圖2的處理后進(jìn)行。在圖5中，定義并形成諸如用于熔消組件區(qū)域的光阻的圖案化掩膜500，然后施加多晶硅薄蝕刻工藝(polysilicon thinning etchprocess)至該多晶硅層108以形成經(jīng)蝕刻的熔消組件區(qū)域502。接著可參照上述圖3至圖4所述的工藝，諸如光阻修整、底部抗反射層蝕刻及多晶硅蝕刻(主要蝕刻、軟著陸蝕刻及過度蝕刻)等，進(jìn)行修改以提供作為晶體管及熔消組件區(qū)域的多重多晶硅厚度。
選擇方法二如果難以修改參照上述圖3至圖4所述的多晶硅蝕刻(主要蝕刻、軟著陸蝕刻及過度蝕刻)而形成作為晶體管及熔消組件區(qū)域的多重多晶硅厚度，則可應(yīng)用取代參照上述圖5所述的方法的另一方法來進(jìn)行。
圖6說明圖1的結(jié)構(gòu)100的另一制造階段，可在圖2的處理后進(jìn)行。在圖6中，沉積底部抗反射層304(如圖3)，然后形成光阻層并加以修整，以形成較圖3中的光阻結(jié)構(gòu)306A、306B、308為寬的掩膜600A、600B、602，在圖6中的掩膜600A、600B、602可取代定義圖案以蝕刻該多晶硅柵極區(qū)域310A、310B及多晶硅熔消組件區(qū)域312(如圖3及圖4)，而在之后的蝕刻中保護(hù)后續(xù)的多晶硅柵極區(qū)域310A、310B及多晶硅熔消組件區(qū)域312。
圖7A說明圖1的結(jié)構(gòu)100的另一制造階段，可在圖6的處理后進(jìn)行。在圖7A中，第一蝕刻工藝可形成多晶硅柵極區(qū)域310A、310B并約略描述在圖7A中的多晶硅熔消組件區(qū)域312的輪廓，此約略描述的多晶硅熔消組件區(qū)域312大到足以提供一些額外的材料以制造實(shí)際的多晶硅熔消組件區(qū)域604，如圖6及圖7A所示。
有兩個(gè)決定在圖6中熔消組件的掩膜602的寬度的標(biāo)準(zhǔn)，首先，該熔消組件的掩膜602的寬度應(yīng)足以覆蓋該多晶硅熔消組件區(qū)域604的實(shí)際″熔消″部份，換言之，該熔消組件的掩膜602的寬度應(yīng)較該熔消組件的電性作用部份為寬。其次，該熔消組件的掩膜602應(yīng)為多熔消組件區(qū)域606所覆蓋，使得多蝕刻工藝不致侵蝕作用硅，換句話說，該熔消組件的掩膜602應(yīng)較該多熔消組件區(qū)域606的外緣為窄。
接下來可形成在圖7A中定義熔消組件的掩膜700，以保護(hù)該多晶硅柵極區(qū)域310A、310B，然后對(duì)該約略描述的多晶硅熔消組件區(qū)域312施以薄蝕刻工藝，以移除部份多晶硅材料702并形成實(shí)際的多晶硅熔消組件區(qū)域604。為有助于工藝的一致性且可制造，當(dāng)仍有特定厚度的多晶硅尚未蝕刻時(shí)，此薄蝕刻可應(yīng)用干涉終點(diǎn)(interferometricend-point，IEP)技術(shù)來中止蝕刻，干涉終點(diǎn)技術(shù)為一種可從例如LAM或AMAT等公司所生產(chǎn)的最先進(jìn)的商用蝕刻工具中獲得的技術(shù)。因此，可對(duì)柵極及熔消組件區(qū)域進(jìn)行個(gè)別的多晶硅蝕刻。
之后，可應(yīng)用當(dāng)前的CMOS的工藝(諸如離子植入)，形成氮化物間隙壁402A至402F(圖4)、更多的離子植入、鈷沉積、硅化鈷成形退火(CoSi formation anneal)以及剝除任何未反應(yīng)以形成硅化鈷的未反應(yīng)鈷。
圖7B說明圖1的結(jié)構(gòu)的另一制造階段，可在圖5或圖6及圖7A的處理后進(jìn)行，圖7B顯示與絕緣體106C直接接觸的未經(jīng)處理或未編程的熔消組件區(qū)域。
圖7C說明圖1的結(jié)構(gòu)的另一制造階段，可在圖5或圖6及圖7A的處理后進(jìn)行，圖7C顯示通過多晶硅750的可接受薄層而與絕緣體106C分離的未經(jīng)處理或未編程的熔消組件區(qū)域。
編程后的改進(jìn)的熔消組件的優(yōu)點(diǎn)在將圖4中未反應(yīng)的鈷層404移除后，該鈷、鈦或鎳聚硅化物(或硅化多晶硅)區(qū)域410具有低電阻，令電流可從該聚硅化物區(qū)域410的一端流至其它端，該熔消組件可稱為未經(jīng)處理或未編程的熔消組件，集成電路制造領(lǐng)域的技術(shù)人員應(yīng)了解，該熔消組件可稍后通過凝集而編程。在一個(gè)實(shí)施例中，該凝集約發(fā)生于攝氏1000度。
圖8說明在另一制造階段的圖1的結(jié)構(gòu)100上的已編程熔消組件800，可在圖4的處理后進(jìn)行。在圖8中的已編程熔消組件800具有在該多晶硅熔消組件區(qū)域312上的兩個(gè)聚硅化物區(qū)域410A、410B，該兩個(gè)聚硅化物區(qū)域410A、410B耦合至跡線(trace)或?qū)w(conductor)804A、804B，該兩個(gè)聚硅化物區(qū)域410A、410B由凝集區(qū)域802所分離，并暴露出下面的多晶硅熔消組件區(qū)域312的一部份。
在圖8中的編程熔消組件800具有后編程電阻，該后編程電阻因該凝集區(qū)域802而具有較預(yù)編程電阻為高的電阻，但某些電流仍流過該多晶硅熔消組件區(qū)域312，如在圖8中的箭頭所示。
圖9A說明在另一制造階段的圖1的結(jié)構(gòu)100上的已編程熔消組件900A，該制造階段可在圖5或圖6及圖7A的工藝后的鈷沉積、硅化鈷成形退火與除去未反應(yīng)的鈷之后進(jìn)行。在圖5及圖7A中，該多晶硅熔消組件區(qū)域908A、908B比圖4中者為薄，使得在圖5及圖7A中的熔消組件區(qū)域的所有多晶硅均于硅化期間(見圖7B)大致耗盡。
圖9B說明在另一制造階段的圖1的結(jié)構(gòu)100上的另一編程熔消組件900B，該制造階段可在圖5或圖6及圖7A的工藝后的鈷沉積、硅化鈷成形退火與除去未反應(yīng)的鈷之后進(jìn)行。在圖9B中，多晶硅的可接受量910并未在硅化期間(見圖7C)耗盡，而可搭配其它CMOS工藝條件。
于編程(凝集)之后，在第9A及圖9B中的編程熔消組件900A、900B具有兩個(gè)聚硅化物區(qū)域902A、902B，在圖9A中的兩個(gè)聚硅化物區(qū)域902A、902B與該絕緣體106C的表面接觸，在圖9B中的兩個(gè)聚硅化物區(qū)域902A、902B則與該多晶硅的可接受量910接觸。
在圖9A及圖9B中的兩聚硅化物區(qū)域902A、902B耦合至栓塞或?qū)w906A、906B，該兩個(gè)聚硅化物區(qū)域902A、902B由凝集區(qū)域904所分離，并暴露出在圖9A中的部份絕緣體層106C以及暴露出在圖9B中的部份多晶硅的可接受量910。
在圖9A及圖9B中的編程熔消組件900A、900B具有后編程電阻，由于該凝集區(qū)域904暴露出在圖9A中的絕緣體106C或在圖9B中的多晶硅的可接受量910的薄層，該后編程電阻系遠(yuǎn)高于預(yù)編程電阻(高量度優(yōu)值)，如圖9A中的單一箭頭所示，無電流流通該絕緣體106C。因此，在圖9A中的編程熔消組件900A形成了理想的開口電路(即中斷電路broken circuit)。同樣地，在圖9B中的絕緣體106C及多晶硅的可接受量910的薄層僅有可忽略的電流流通。
圖10為在另一制造階段的未編程熔消組件1000的上視圖，該制造階段可在圖5或圖6及圖7A的工藝后的鈷沉積、硅化鈷成形退火與除去未反應(yīng)的鈷之后進(jìn)行。以熔消組件長度為L、寬度為W而成形的未編程熔消組件1000對(duì)于在低電壓下編程來說最佳，在接觸墊1002A、1002B上的接觸栓塞1004A、1004B用以電連接該未編程熔消組件1000至電源電壓，并可用以編程該未編程熔消組件1000。
本發(fā)明的上述實(shí)施例僅用來說明而不是用來作為限定，可在不脫離本發(fā)明的廣義特征中做不同的改變與修飾，下列所附的權(quán)利要求包括在本發(fā)明的精神與范疇內(nèi)所作的變化或修飾。
權(quán)利要求
1.一種形成聚硅化物熔消組件的方法，該方法包括提供一硅基板；在該硅基板上提供絕緣體；在該硅基板的絕緣體的正上方表面形成多晶硅層；在該多晶硅層之上形成掩膜層，該掩膜層暴露在該絕緣體上的多晶硅層的部份區(qū)域中；蝕刻該多晶硅層的暴露區(qū)域至一預(yù)定厚度；在該經(jīng)蝕刻的多晶硅層的暴露區(qū)域上沉積一金屬層；以及對(duì)該金屬層進(jìn)行退火以形成聚硅化物。
2.如權(quán)力要求1所述的方法，其中，對(duì)該金屬層進(jìn)行的退火將留下厚度約100至200納米的多晶硅層。
3.如權(quán)力要求1所述的方法，其中，對(duì)該金屬層進(jìn)行的退火將留下厚度約10至50納米的多晶硅層。
4.如權(quán)力要求1所述的方法，其中，至少部份該聚硅化物與該絕緣體直接接觸。
5.如權(quán)力要求1所述的方法，其中，該金屬層含有鈷。
6.如權(quán)力要求1所述的方法，其中，該金屬層含有鈦。
7.如權(quán)力要求1所述的方法，其中，該金屬層含有鎳。
8.如權(quán)力要求1所述的方法，其中，該已沉積的金屬層的厚度約為150埃。
9.一種形成晶體管及聚硅化物熔消組件的方法，該方法包括提供一硅基板；在該硅基板上提供第一絕緣體；提供與該第一絕緣體分開的第二絕緣體，該第二絕緣體覆蓋在該硅基板之上；在該硅基板的表面上形成多晶硅層，其中，該多晶硅層的第一區(qū)域形成于該第一絕緣體的正上方，且該多晶硅層的第二區(qū)域形成于介于該第一絕緣體與第二絕緣體之間的硅基板的表面上，以形成柵極區(qū)域；在該多晶硅層之上形成掩膜層，該掩膜層暴露在該多晶硅層的第一絕緣體上的第一區(qū)域，以及暴露該多晶硅層的第二絕緣體上的第二區(qū)域中；在該第一絕緣體上蝕刻該多晶硅層的暴露第一區(qū)域至一預(yù)定厚度；在該經(jīng)蝕刻而暴露的多晶硅層的第一區(qū)域以及第二區(qū)域上沉積一金屬層；對(duì)該金屬層進(jìn)行退火以形成聚硅化物；以及形成于該硅基板中的晶體管的漏極與源極區(qū)域。
10.如權(quán)力要求9所述的方法，其中，部份的聚硅化物與該第一絕緣體直接接觸。
全文摘要
一種互補(bǔ)金屬氧化物半導(dǎo)體的工藝，該工藝包括創(chuàng)造具備作為晶體管柵極區(qū)域的第一厚度以及作為熔消組件區(qū)域的第二厚度的多晶硅層，該第一厚度較該第二厚度為大，其中，在該熔消組件區(qū)域中的大部分多晶硅將與金屬層起反應(yīng)，以在快速熱退火工藝期間形成聚硅化物。
文檔編號(hào)H01L21/3205GK1695232SQ02824656
公開日2005年11月9日 申請(qǐng)日期2002年12月9日 優(yōu)先權(quán)日2001年12月10日
發(fā)明者C·薩魯瑟伊爾, P·A·菲舍爾 申請(qǐng)人:先進(jìn)微裝置公司