專利名稱：用于制作具有低k電介質(zhì)性質(zhì)的互連結(jié)構(gòu)的方法
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明一般涉及半導(dǎo)體結(jié)構(gòu)的制作，具體涉及制作銅、低K電介質(zhì)、雙重鑲嵌結(jié)構(gòu)。
相關(guān)技術(shù)說明在半導(dǎo)體器件的制作中，通過形成相互交疊的多個層而產(chǎn)生多層結(jié)構(gòu)，使得集成電路限定于半導(dǎo)體晶片上。各層相互交疊設(shè)置的結(jié)果使得晶片的表面形態(tài)變得不規(guī)則，且未修正的不規(guī)則性隨著后續(xù)沉積的層的數(shù)目而增加。迄今已經(jīng)開發(fā)出化學(xué)機械平坦化(CMP)來作為主要用以平坦化沉積層的表面形態(tài)、并且去除上部沉積的制作操作。包括表面完工、拋光、絕緣體清潔、刻蝕等的額外的制作操作也經(jīng)常使用CMP工藝與設(shè)備來完成。
在襯底層次中，具有擴散區(qū)域的晶體管器件形成于硅襯底上方及內(nèi)部。在后續(xù)層次中，互連金屬化線被構(gòu)圖且電連接至晶體管器件，來限定出所期望功能性器件。眾所周知的是，被構(gòu)圖的導(dǎo)電層是通過電介質(zhì)材料，例如在通常情況下是通過二氧化硅而與其他導(dǎo)電層絕緣。在每一金屬化層次中，都需要去除上部沉積的金屬或?qū)㈦娊橘|(zhì)材料平坦化。若沒有平坦化，則會因更大的表面形態(tài)變化而基本上使得額外的金屬化層的制作變得更加困難。在其他主要應(yīng)用中，在電介質(zhì)材料中形成金屬化線圖形，然后導(dǎo)電材料沉積于整個晶片表面上方，最后，進行金屬CMP操作以去除多余的金屬，例如銅。在導(dǎo)體沉積之前通常沉積額外的擴散層，以防止導(dǎo)電材料擴散至電介質(zhì)體中，使其絕緣電介質(zhì)性質(zhì)惡化并且損害晶體管。
銅雙重鑲嵌技術(shù)與導(dǎo)電材料雙重鑲嵌結(jié)構(gòu)技術(shù)演變成為集成電路工業(yè)中可選的工藝。在銅雙重鑲嵌制作中，典型地使用Cu-CMP來去除銅和阻擋層上部覆蓋，如下文中參照圖1A至1C所述。
圖1A顯示具有制作于其中的典型銅雙重鑲嵌結(jié)構(gòu)的半導(dǎo)體晶片10的一部分。特征元件14，例如溝槽與通孔，已經(jīng)制作于絕緣體12內(nèi)。阻擋層18已經(jīng)沉積于絕緣體12上方，用于襯墊特征元件14。銅填充已經(jīng)沉積于特征元件14中，導(dǎo)致銅上部覆蓋16位于阻擋層18上方。
圖1B顯示在已經(jīng)進行第一CMP工藝后，圖1A所示的其中具有銅雙重鑲嵌結(jié)構(gòu)的半導(dǎo)體晶片10的一部分。第一CMP是用以平坦化在阻擋層18處絕緣體12的表面。圖1A所示的銅上部覆蓋16基本上被去除，僅于特征元件14中留下銅填充16’以及阻擋層18，以構(gòu)成平坦化的表面。應(yīng)當理解的是，直至銅上部覆蓋(參照圖1A)被去除而露出阻擋層18的該點，由CMP所平坦化的表面是同質(zhì)材料。一旦阻擋層18露出時，表面隨即變成由CMP所處理的具有銅填充16’與阻擋層18材料和化學(xué)特性的異質(zhì)性。
圖1C顯示制作于半導(dǎo)體晶片10的一部分中的雙重鑲嵌結(jié)構(gòu)的理想實現(xiàn)。所顯示的理想結(jié)構(gòu)是圖1B所示結(jié)構(gòu)的第二CMP所追求的制作目標。去除阻擋層18(參照圖1B)，留下包括絕緣體12、特征元件14的阻擋層襯墊18’、以及特征元件14內(nèi)的銅填充16’的平坦化的絕緣體表面。應(yīng)注意的是，由圖1C中的CMP所處理的具有不同材料與化學(xué)性質(zhì)的材料數(shù)量現(xiàn)在是三種。
眾所周知，CMP起初是開發(fā)用來并最有效與最適合地用于非平坦的同質(zhì)(亦即由相同材料所組成)表面的平坦化。再次參照圖1B，應(yīng)當理解的是在銅CMP的最后階段，表面即不同質(zhì)也不需要平坦化。在典型的銅雙重鑲嵌結(jié)構(gòu)制作中，雖然CMP是下一道在該結(jié)構(gòu)上進行的工藝步驟，但其并非是適合進行CMP的結(jié)構(gòu)。
為了平坦化表面，CMP通過使將被平坦化的表面相對于一加工處理表面來實施化學(xué)與研磨作用的組合，該加工處理表面具有各種程度的彈性、各種程度的研磨性、被可能含有各種程度研磨性的各種程度的化學(xué)侵蝕性漿劑浸潤，這一切都依據(jù)工藝目標、工藝條件、材料與化學(xué)性質(zhì)等。在銅CMP的例子中，實踐上通常使用加工處理表面例如具有高硬度的墊。由于在銅雙重鑲嵌結(jié)構(gòu)下方的典型堅硬的絕緣體12，壓力是從中至高，并且由于加工處理表面與將被平坦化表面間產(chǎn)生的摩擦接觸，通常造成在晶片表面處產(chǎn)生高的切應(yīng)力。
在剛才所述的處理條件下，在該處銅上部覆蓋16(參照圖1)被去除且阻擋層18被暴露的該點，由CMP所處理的表面實際上是平坦的，然而不再同質(zhì)，并且CMP的有效性急劇地降低。典型地，正是在該點處，當修改CMP工藝與處理條件，以便使用第二CMP工藝去除阻擋層18，但是包括有硬的阻擋層18和軟的銅16’的異質(zhì)表面無法由同一CMP操作來進行最優(yōu)化處理。典型的半導(dǎo)體晶片被較不精確地處理而導(dǎo)致不太理想的結(jié)構(gòu)，而非圖1C所示的理想結(jié)構(gòu)。
圖1D顯示典型的銅雙重鑲嵌結(jié)構(gòu)，反映出異質(zhì)的CMP處理的典型結(jié)構(gòu)缺陷。CMP一般去除阻擋層18(參照圖1B)且留下以阻擋層襯墊18’與銅填充16’襯墊的特征元件14，但標出了表面不規(guī)則，例如銅填充16’的凹陷20與跨越結(jié)構(gòu)的較不平坦的表面22。較不平坦的表面22典型地也包括電介質(zhì)侵蝕24。此外，因為銅是該結(jié)構(gòu)的材料，且其為軟的并且是具有相當化學(xué)活性的材料，所以防止銅填充16’的腐蝕與刮傷亦為嚴重的制作挑戰(zhàn)。
需要一種用于銅、與其他導(dǎo)電材料、雙重鑲嵌結(jié)構(gòu)制作的方法與設(shè)備，其利用CMP用于平坦化銅上部覆蓋材料的同質(zhì)部分的優(yōu)點，且實施另一種更適合異質(zhì)表面處理的制作工藝。應(yīng)該實施該方法與設(shè)備以使制作效率最大化，設(shè)置雙重鑲嵌技術(shù)以更好地引入并開發(fā)新興的

發(fā)明內(nèi)容
廣泛而言，本發(fā)明通過提供一種在低K電介質(zhì)絕緣體中形成雙重鑲嵌結(jié)構(gòu)的方法來滿足這些需求，其利用CMP用于其中CMP最有效的那些工藝，且利用刻蝕用于最適合刻蝕制作的那些工藝。此外，本發(fā)明的方法利用新興的技術(shù)制作低K與超低K電介質(zhì)結(jié)構(gòu)。本發(fā)明可采用各種方式加以實施，包括工藝、設(shè)備、系統(tǒng)、器件、或方法。下文將說明本發(fā)明的若干實施例。
在一實施例中，公開了一種在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法。該方法包括形成低K電介質(zhì)材料于絕緣體上方，以及形成壓蓋膜于該低K電介質(zhì)材料上方。特征元件形成于具有由該低K電介質(zhì)材料所限定的內(nèi)表面的該低K電介質(zhì)材料中。特征元件限定用以接收導(dǎo)電材料的區(qū)域。阻擋層形成于該壓蓋膜上方及特征元件的表面上方，且該特征元件被導(dǎo)電材料填充。該特征元件的填充留下了導(dǎo)電材料的上部覆蓋量。該方法還包括進行化學(xué)機械平坦化(CMP)操作，以去除該導(dǎo)電材料的上部覆蓋量。該CMP操作設(shè)置為在達到該阻擋層的至少一部分時停止。然后該方法進行干法刻蝕，以去除該阻擋層。干法刻蝕設(shè)置為使該壓蓋膜的至少一部分露出。
在另一實施例中，公開了一種在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法。該方法包括形成低K電介質(zhì)材料于絕緣體上方，然后形成壓蓋膜于該低K電介質(zhì)材料上方。該壓蓋膜是由至少兩個鄰接形成的材料層所限定。該方法接著形成特征元件于具有由該低K電介質(zhì)材料所限定的內(nèi)表面的低K電介質(zhì)材料中。該特征元件限定用以接收導(dǎo)電材料的區(qū)域。該方法還包括形成阻擋層于該壓蓋膜上方及特征元件的表面上方。特征元件填充以導(dǎo)電材料，其留下導(dǎo)電材料的上部覆蓋量。接著，該方法進行化學(xué)機械平坦化(CMP)操作，以去除該導(dǎo)電材料的該上部覆蓋量。該CMP操作設(shè)置為在達到該阻擋層的至少一部分時停止。該方法繼而進行第一干法刻蝕，以去除該阻擋層，使得該壓蓋膜的至少一部分露出；然后進行第二干法刻蝕，以去除該壓蓋膜的鄰接形成的材料層的至少之一。
在另一個實施例中，公開了一種去除半導(dǎo)體結(jié)構(gòu)中的一部分上部覆蓋導(dǎo)電材料、阻擋層膜、與壓蓋膜的方法。該半導(dǎo)體結(jié)構(gòu)具有低K電介質(zhì)材料，其具有限定在其中用以形成導(dǎo)電通孔和導(dǎo)電通孔和溝槽的特征元件。此外，該低K電介質(zhì)材料的頂表面具有壓蓋膜，且阻擋層膜作為特征元件的襯墊并形成于該壓蓋膜上方。導(dǎo)電材料填充特征元件并留下一部分上部覆蓋導(dǎo)電材料于該阻擋層膜上方。該方法包括首先進行化學(xué)機械平坦化(CMP)操作，以去除該上部覆蓋導(dǎo)電材料部分，當確定基本上去除了該上部覆蓋導(dǎo)電材料部分時，停止CMP操作。接著，該方法包括移動該半導(dǎo)體結(jié)構(gòu)至等離子體刻蝕臺且進行初始等離子體刻蝕，以去除該阻擋層膜。該方法然后進行后續(xù)等離子體刻蝕，以去除該壓蓋膜的至少一部分。該方法然后包括確定是否要求下一個低K電介質(zhì)層。倘若要求下一個低K電介質(zhì)層，則形成下一個低K電介質(zhì)層且重復(fù)該方法。
本發(fā)明的優(yōu)點眾多。本發(fā)明其中之一的顯著有益之處與優(yōu)點在于使用CMP用于適合CMP的制作操作，且使用刻蝕用于更好地適合刻蝕的那些操作。所形成的結(jié)構(gòu)更精確且具有更少的廢料和缺陷而制造。
本發(fā)明的方法的另一有益之處是適應(yīng)超低K電介質(zhì)的新興技術(shù)，因而可以在引入新材料和結(jié)構(gòu)時加以實施。
從下文附有圖示的詳細說明中將更明了本發(fā)明的其他優(yōu)點，其中圖示是用以舉例說明本發(fā)明的原理。


通過下文附有圖示的詳細說明將更容易理解本發(fā)明，其中相同的參考符號表示相同的結(jié)構(gòu)元件。
圖1A顯示具有其中制造的典型的銅雙重鑲嵌結(jié)構(gòu)的半導(dǎo)體晶片的一部分。
圖1B顯示在已經(jīng)進行第一CMP工藝之后，圖1A所示的具有其中制造的銅雙重鑲嵌結(jié)構(gòu)的半導(dǎo)體晶片的一部分。
圖1C顯示制作于半導(dǎo)體晶片的一部分中的雙重鑲嵌結(jié)構(gòu)的理想實現(xiàn)。
圖1D顯示典型的雙重鑲嵌結(jié)構(gòu)，反映出異質(zhì)的CMP處理的結(jié)構(gòu)缺陷。
圖2A顯示依據(jù)本發(fā)明一實施例的制作于多孔低K電介質(zhì)絕緣體中的銅低K雙重鑲嵌結(jié)構(gòu)。
圖2B顯示依據(jù)本發(fā)明一實施例的在超溫和CMP完成時圖2A的銅低K雙重鑲嵌結(jié)構(gòu)。
圖2C顯示依據(jù)本發(fā)明一實施例的在阻擋層刻蝕完成時圖2A與2B的銅低K雙重鑲嵌結(jié)構(gòu)。
圖2D顯示依據(jù)本發(fā)明一實施例的在壓蓋膜的薄化刻蝕完成時圖2A至2C的銅低K雙重鑲嵌結(jié)構(gòu)。
圖3A顯示依據(jù)本發(fā)明一實施例的圖2A至2C所示的銅低K雙重鑲嵌結(jié)構(gòu)的近觀剖面圖。
圖3B顯示依據(jù)本發(fā)明一實施例的具有壓蓋膜復(fù)合堆疊的結(jié)構(gòu)的一部分。
圖4A顯示依據(jù)本發(fā)明一實施例的銅低K雙重鑲嵌結(jié)構(gòu)的制作方法的一般概覽流程圖。
圖4B顯示依據(jù)本發(fā)明一實施例的銅低K雙重鑲嵌結(jié)構(gòu)的制作方法的流程圖。
具體實施例方式
公開了制作具有低K電介質(zhì)性質(zhì)的電介質(zhì)結(jié)構(gòu)的方法的發(fā)明。在優(yōu)選實施例中，方法包括使用超溫和的CMP去除銅上部覆蓋以及使用第一刻蝕去除阻擋層而制作銅雙重鑲嵌結(jié)構(gòu)于低K電介質(zhì)絕緣體中。倘若需要薄化壓蓋膜則進行第二刻蝕，且額外地降低低K結(jié)構(gòu)的K值。
在下列說明中，列舉眾多具體細節(jié)以徹底了解本發(fā)明。然而，對于本領(lǐng)域技術(shù)人員來講應(yīng)當理解的是，本發(fā)明可以在不具備這些具體細節(jié)中的若干項或全部項的情況下來加以實施。換言之，已知的工藝操作并未被詳加說明，以避免不必要地混淆本發(fā)明。
銅雙重鑲嵌結(jié)構(gòu)經(jīng)常制作于低K電介質(zhì)絕緣體中以形成銅低K雙重鑲嵌結(jié)構(gòu)。雖然銅已經(jīng)成為用于一般結(jié)構(gòu)的優(yōu)選導(dǎo)電材料，但低K電介質(zhì)的技術(shù)進展導(dǎo)致了低K電介質(zhì)絕緣體的根本性結(jié)構(gòu)改變。這些根本性結(jié)構(gòu)改變需要使用新的制作方式以形成銅低K雙重鑲嵌結(jié)構(gòu)。此外，雖然因銅在半導(dǎo)體結(jié)構(gòu)中的優(yōu)選實施性而在本發(fā)明優(yōu)選實施例中使用了銅，但應(yīng)當理解的是本發(fā)明不限于使用銅作為導(dǎo)電材料。相反地，在該文中銅僅為示例性的實施例，所描述的方法與結(jié)構(gòu)通?？蓱?yīng)用于任何導(dǎo)電材料，例如，鎢與鋁僅為使用于低K電介質(zhì)雙重鑲嵌結(jié)構(gòu)中的多種導(dǎo)電材料中的兩種。
低K電介質(zhì)絕緣體中的一種根本性結(jié)構(gòu)改變是遷移成多孔與高度多孔的電介質(zhì)材料。所形成的結(jié)構(gòu)對于現(xiàn)有技術(shù)結(jié)構(gòu)而言具有顯著的進步，但還需要進行制作和工藝上的改進。具有如前所述缺陷的以第一CMP去除銅上部覆蓋與以第二CMP去除阻擋層且平坦化表面的典型的制作工藝，將需要修改與再設(shè)計以實現(xiàn)所期望的結(jié)果。
下面將說明在銅低K雙重鑲嵌結(jié)構(gòu)與銅超低K雙重鑲嵌結(jié)構(gòu)的制作中通常的兩階段化方法。第一階段包括去除銅上部覆蓋，第二階段包括去除阻擋層。在一個實施例中，將說明額外的結(jié)構(gòu)制作工藝，其在去除阻擋層之后執(zhí)行，但是與阻擋層的去除是緊密關(guān)聯(lián)的。
圖2A顯示依據(jù)本發(fā)明一實施例的制作于多孔低K電介質(zhì)絕緣體102中的銅低K雙重鑲嵌結(jié)構(gòu)100。在本文中，“低K電介質(zhì)”一詞是用以廣泛地代表“低K電介質(zhì)”與“超低K電介質(zhì)”兩者的電介質(zhì)結(jié)構(gòu)。獲得指定為低K或超低K其中一種的K值、以及用以獲得K值的具體材料與相關(guān)工藝已經(jīng)超出本發(fā)明的范圍。因而，應(yīng)當理解的是低K電介質(zhì)的統(tǒng)稱是用以包括從那些制定為低K至那些制定為超低K的電介質(zhì)范圍。
如圖2A所示，壓蓋膜110沉積于多孔低K電介質(zhì)絕緣體102上方。然后，特征元件104，例如溝槽與通孔，形成于多孔低K電介質(zhì)絕緣體102中，然后作為特征元件104的襯墊的阻擋層108被沉積并且形成位于壓蓋膜110上方的層。然后，銅填充沉積于形成銅上部覆蓋106的阻擋層108上方的特征元件104中。如同下文中參照圖3A與3B更詳加說明的，在一個實施例中，壓蓋膜110是用以在結(jié)構(gòu)制作中保護多孔低K電介質(zhì)絕緣體102，且在去除阻擋層108時作為刻蝕停止。在一實施例中，銅雙重鑲嵌制作中的阻擋層108典型是由鉭與氮化鉭中的一種來制作的。
接著對于圖2A所示的銅低K雙重鑲嵌結(jié)構(gòu)100進行處理以去除銅上部覆蓋106。此外，銅低K雙重鑲嵌結(jié)構(gòu)100的表面需要被平坦化，來使后續(xù)的結(jié)構(gòu)工藝最優(yōu)化。對于去除銅上部覆蓋106與表面平坦化而言，CMP仍為可選的工藝。不像現(xiàn)有技術(shù)銅雙重鑲嵌應(yīng)用中的CMP，本發(fā)明的一實施例進行超溫和的CMP工藝以去除銅上部覆蓋106。
如前參照圖1A至1D所述，現(xiàn)有技術(shù)銅CMP典型地是使用具有高硬度的加工處理表面并在高壓力下進行的。這導(dǎo)致高壓力施加于電介質(zhì)絕緣體上，并且高切應(yīng)力在將制作的結(jié)構(gòu)的表面層處。在現(xiàn)有技術(shù)結(jié)構(gòu)中，電介質(zhì)絕緣體，例如石英、硅、二氧化硅等的相對硬度可充分地抵抗高壓力。然而，即使在具有硬的電介質(zhì)絕緣體的結(jié)構(gòu)中，高切應(yīng)力仍可造成例如阻擋層/電介質(zhì)結(jié)處的剝離的結(jié)構(gòu)缺陷。
在本發(fā)明的一實施例中，圖2A所示的銅低K雙重鑲嵌結(jié)構(gòu)100是使用超溫和的CMP來處理?，F(xiàn)有技術(shù)銅雙重鑲嵌CMP所施加的高壓力可造成多孔低K電介質(zhì)絕緣體102的結(jié)構(gòu)缺陷，且切應(yīng)力可造成壓蓋膜110處的分離。超溫和的CMP有效地去除銅上部覆蓋106，并且平坦化阻擋層108處的結(jié)構(gòu)表面。依據(jù)本發(fā)明的一實施例，超溫和的CMP使用位于撓性的或柔順性的墊、帶、滾筒、或其他處理核心或工具上方的堅硬外表的加工處理表面。這樣就提供并給出了一種堅硬表面。在一實施例中，加工處理表面是次開孔(sub-aperture)CMP工藝系統(tǒng)中所用的處理墊。在另一實施例中，加工處理表面是線性帶驅(qū)動(linear belt-drive)CMP工藝系統(tǒng)中所用的CMP帶。在又一實施例中，加工處理表面是配置在滾筒型CMP工藝系統(tǒng)的一個或更多的滾筒。
除了位于撓性的墊、帶、滾筒、或其他處理核心或工具上方的堅硬外表的加工處理表面之外，超溫和的CMP還以漿劑中添加少量的研磨劑或不添加研磨劑來執(zhí)行。在一實施例中，所有要求的研磨性都由加工處理表面提供。在另一實施例中，軟性研磨劑包括在加工處理的漿劑中。在一實施例中，軟性研磨劑是添加到用以處理具有足夠的壓蓋膜110的結(jié)構(gòu)的漿劑中，用以保護多孔低K電介質(zhì)絕緣體102來避免由軟性研磨劑的添加所導(dǎo)致的額外壓力，并且避免由軟性研磨劑的添加所導(dǎo)致的切應(yīng)力的任何增加。
在一實施例中，使用超溫和的CMP的銅去除是通過使用由抑制劑協(xié)助的直接電荷轉(zhuǎn)移化學(xué)方式所促成的。在一實施例中，所使用的直接電荷轉(zhuǎn)移化學(xué)方式是，以去除并平坦化銅上部覆蓋106。在一實施例中，使用有機大分子抑制劑以增強平坦化。還使用抑制劑來防止表面氧化物膜的形成。
在本發(fā)明的一實施例中，使用超溫和的CMP以去除銅上部覆蓋106，并平坦化阻擋層108上層處的銅低K雙重鑲嵌結(jié)構(gòu)100的表面。圖2B顯示依據(jù)本發(fā)明一實施例的超溫和的CMP完成時，圖2A的銅低K雙重鑲嵌結(jié)構(gòu)100。特征元件104被銅填充106’填充且由阻擋層108作為襯墊。結(jié)構(gòu)100的表面現(xiàn)在為異質(zhì)的，且包括銅填充106’與阻擋層108。在表面處，阻擋層108緊接地位于壓蓋膜110上方，壓蓋膜110位于多孔低K電介質(zhì)絕緣體102上方。下一制作工藝是去除結(jié)構(gòu)表面處的阻擋層108。
如前參照圖1A至1D所述，現(xiàn)有技術(shù)結(jié)構(gòu)制作包括第二CMP工藝以去除阻擋層108。典型地，在銅雙重鑲嵌結(jié)構(gòu)中，阻擋層108是一般有彈性的鉭或氮化鉭材料。此外，在與有效的CMP化學(xué)物質(zhì)組合或在有效的CMP化學(xué)物質(zhì)存在的情況中，鉭傾向于形成揮發(fā)性的氟化物。雖然阻擋層108的厚度典型地僅為200至300，但阻擋層108的CMP因化學(xué)性與機械彈性、且阻擋層108僅為包括有軟性銅的異質(zhì)表面的一部分而特別具有挑戰(zhàn)性。因而，CMP是不太理想的工藝選擇。
在一實施例中，阻擋層108的去除是使用干法刻蝕工藝，例如等離子體刻蝕而實現(xiàn)的。將于下文參照圖3A與3B較詳細討論的壓蓋膜110是選擇成具有高的刻蝕選擇性。然后使用壓蓋膜110，除了用于保護多孔電介質(zhì)絕緣體102以外還作為刻蝕停止部分，通過刻蝕有效地去除阻擋層108。應(yīng)當理解的是，在一實施例中，通過刻蝕迅速且輕易地去除200至300厚的阻擋層，并具有極少的副產(chǎn)品，且銅不會形成揮發(fā)性的氟化物，從而在阻擋層108刻蝕期間防止了銅刻蝕或腐蝕。
圖2C顯示依據(jù)本發(fā)明一實施例在阻擋層108的刻蝕完成時圖2A與2B的銅低K雙重鑲嵌結(jié)構(gòu)100。銅低K雙重鑲嵌結(jié)構(gòu)100包括其中形成有特征元件104的多孔低K電介質(zhì)絕緣體102。特征元件104以阻擋層襯墊108’被襯墊，并填充以銅填充106’。壓蓋膜110覆蓋多孔低K電介質(zhì)絕緣體102的表面。
在本發(fā)明的一實施例中，進行額外的銅低K雙重鑲嵌結(jié)構(gòu)100的制作。用以保護多孔低K電介質(zhì)絕緣體102并且對于阻擋層108的刻蝕提供有效刻蝕停止的壓蓋膜110還可以增加復(fù)合多孔低K電介質(zhì)/壓蓋膜堆疊的有效K值。在本發(fā)明的一實施例中，在阻擋層108刻蝕之后進行第二刻蝕以薄化壓蓋膜110，且降低復(fù)合多孔低K電介質(zhì)/壓蓋膜堆疊的有效K。
圖3A顯示依據(jù)本發(fā)明一實施例圖2A至2C所示的銅低K雙重鑲嵌結(jié)構(gòu)100的近觀剖面圖。在圖3A中，銅上部覆蓋106位于阻擋層108上方，阻擋層108位于壓蓋膜110上方，壓蓋膜110位于多孔低K電介質(zhì)絕緣體102上方。如前參照圖2A至2C所述，在本發(fā)明的一實施例中進行CMP以去除銅上部覆蓋106且平坦化阻擋層108處的表面。在一實施例中，接著進行等離子體刻蝕以去除壓蓋膜110上方的位于結(jié)構(gòu)表面處的阻擋層108。等離子體刻蝕是用以去除阻擋層108，露出結(jié)構(gòu)表面處的壓蓋膜110。因而，在一實施例中，壓蓋膜110作為等離子體刻蝕工藝的刻蝕停止部分。在一實施例中，壓蓋膜具有高度刻蝕選擇性，適合于作為阻擋層108的材料例如鉭與氮化鉭，且具有最低可能的K值，以使多孔低K電介質(zhì)/壓蓋膜的復(fù)合堆疊保持最低可能的有效K。
然而，壓蓋膜110需要足夠厚以提供對于下方的多孔低K電介質(zhì)絕緣體所必要的保護，當下方的電介質(zhì)是高度多孔時，壓蓋膜110的厚度必須比對于多孔低K電介質(zhì)的情況時更大。在一實施例中，壓蓋膜110的厚度范圍是從大約5至大約500，且在一實施例中壓蓋膜的厚度為大約50。然而，壓蓋膜110愈厚，堆疊的有效K愈高。在本發(fā)明的一實施例中，進行第二刻蝕工藝以薄化壓蓋膜110。通過薄化壓蓋膜110，可降低堆疊的有效K值。
在本發(fā)明的一實施例中，第二刻蝕是在阻擋層刻蝕之后進行的。第二刻蝕是用以薄化壓蓋膜110，因而在一實施例中進行的是定時的刻蝕工藝。在另一實施例中，精確度度量是包括在刻蝕室原位的，且精確監(jiān)視壓蓋膜110刻蝕以去除預(yù)定厚度的壓蓋膜110。
在本發(fā)明的一實施例中，壓蓋膜110是單層膜，厚度從大約5至大約500。在一實施例中，壓蓋膜是具有至少兩個鄰接但可限定的層的復(fù)合堆疊膜，并且在另一實施例中是超過兩個鄰接但可限定的層，其中壓蓋膜堆疊的累積厚度的范圍是從大約5至大約500。圖3B顯示依據(jù)本發(fā)明一實施例的具有壓蓋膜復(fù)合堆疊110結(jié)構(gòu)的一部分。圖3B所示的復(fù)合堆疊壓蓋膜110包括上層110a與下層110b。在另一實施例中，壓蓋膜復(fù)合堆疊110包括多于兩層。在所示的實例中，上層110a是對于阻擋層刻蝕具有選擇性的材料，且在一實施例中阻擋層刻蝕是鉭或氮化鉭的刻蝕，以為了完全刻蝕阻擋層108，但是上層110a也需要適合于阻擋層108，以便第二刻蝕可有效地薄化或去除上層110a。此外，上層110a為壓蓋膜復(fù)合堆疊110提供厚度，以便在早期CMP與刻蝕工藝中保護下方的多孔低K電介質(zhì)絕緣體102。
在圖3B所示的實施例中，下層110b是最靠近多孔低K電介質(zhì)絕緣體102的層。下層110b保持最低的K值以使所形成的結(jié)構(gòu)保持最低可能的K值。在一實施例中，下層110是有機層，例如用于下層110b的材料是氧化硅、氮化硅、二氧化硅、氮氧化硅、碳化硅等。應(yīng)當理解的是，下層110b是具有高刻蝕選擇性，使得對于薄化刻蝕工藝與第二刻蝕工藝，以有效地去除或薄化上層110a，但留下下層110b原封不動。
圖2D顯示依據(jù)本發(fā)明一實施例的壓蓋膜110的薄化刻蝕完成時，圖2A至2C的銅低K雙重鑲嵌結(jié)構(gòu)100(參照圖2A至2C)。所形成的銅低K雙重鑲嵌結(jié)構(gòu)100包括其中形成有特征元件104的多孔低K電介質(zhì)絕緣體102。特征元件104以阻擋層襯墊108’為襯墊，并填充以銅填充106’。薄化的壓蓋膜110’覆蓋多孔低K電介質(zhì)絕緣體102的表面。在一實施例中，薄化的壓蓋膜110’是單層壓蓋膜，該單層壓蓋膜已經(jīng)由第二刻蝕操作加以處理以降低最初形成的壓蓋膜110(參照圖2A至2C)的厚度，且在另一實施例中，薄化的壓蓋膜110’是多層壓蓋膜，具有至少兩個鄰接但可限定的層形成于最初的壓蓋膜110(參照圖3A至3B)中，其中最上層110a(參照圖3B)已經(jīng)通過刻蝕而去除，或者其中已經(jīng)使最上層110a薄化。
通過實施依據(jù)本發(fā)明實施例的壓蓋膜與方法，銅低K雙重鑲嵌結(jié)構(gòu)可形成為保持最低可能的有效K。如前參照圖2A至2D及圖3A至3D所述，本發(fā)明實施例中的銅低K雙重鑲嵌結(jié)構(gòu)的制作工藝包括CMP與刻蝕工藝，以及額外的刻蝕薄化。圖4A與4B是用以顯示依據(jù)本發(fā)明實施例的制作方法的略圖。
圖4A顯示依據(jù)本發(fā)明一實施例的銅低K雙重鑲嵌結(jié)構(gòu)的制作方法的一般概覽流程圖200。該方法開始于操作202，其中接收具有銅雙重鑲嵌結(jié)構(gòu)制作于其中的絕緣體。在一實施例中，所接收的絕緣體是圖2A所示的結(jié)構(gòu)。在一實施例中是多孔低K電介質(zhì)絕緣體的絕緣體制作有以阻擋層作為襯墊的特征元件。壓蓋膜已經(jīng)形成于絕緣體表面上方，且阻擋層位于絕緣體的表面上的壓蓋膜上方。銅填充已經(jīng)沉積到特征元件內(nèi)，并且銅上部覆蓋覆蓋了阻擋層。
該方法繼續(xù)至操作204，其中進行CMP操作以去除銅上部覆蓋并且將表面平坦化。在一實施例中，在操作204完成時，絕緣體如圖2B所示。銅上部覆蓋已經(jīng)由CMP去除，且平坦化的表面包括阻擋層與填充特征元件的銅。
該方法接著進行操作206，其中進行刻蝕工藝以去除阻擋層。在一實施例中具有高度刻蝕選擇性的壓蓋膜，與保留在特征元件的壁和特征元件中的銅填充物上的阻擋層的邊緣一起如圖2C所示那樣保留在絕緣體的表面上。
該方法在操作208結(jié)束，其中進行第二刻蝕以薄化電介質(zhì)壓蓋膜。在一實施例中，壓蓋膜是通過一簡短、定時的刻蝕來加以處理，以薄化壓蓋膜且降低復(fù)合多孔電介質(zhì)/壓蓋膜堆疊的有效K值。在完成薄化之后，該方法即完畢。在一實施例中，所制作的結(jié)構(gòu)如圖2D所示。
圖4B顯示依據(jù)本發(fā)明一實施例的銅低K雙重鑲嵌結(jié)構(gòu)的制作方法的流程圖250。圖4B給出了比圖4A所示的一般概覽更詳細的流程圖。
該方法開始于操作252，其中接收適合于半導(dǎo)體制作的多孔低K電介質(zhì)。在一實施例中，多孔低K電介質(zhì)絕緣體是高度多孔電介質(zhì)絕緣體。
該方法繼續(xù)于操作254，其中壓蓋膜被沉積或以其他方式形成于多孔低K電介質(zhì)絕緣體上方。在一實施例中，壓蓋膜對于鉭與氮化鉭的刻蝕具有高度選擇性，鉭與氮化鉭通常用于阻擋層形成。在一實施例中，壓蓋膜被沉積或以其他方式形成為厚度5至500，且在一實施例中，壓蓋膜的厚度是大約50。
該方法繼續(xù)于操作256，其中具有壓蓋膜的多孔低K電介質(zhì)絕緣體被構(gòu)圖以形成特征元件。依據(jù)已知的光刻技術(shù)，特征元件圖形被構(gòu)圖為覆蓋多孔低K電介質(zhì)結(jié)構(gòu)的壓蓋膜。該方法然后前進至操作258，其中穿過壓蓋膜刻蝕特征元件并到達多孔低K電介質(zhì)絕緣體中。該特征元件包括溝槽與通孔，特征元件制作工藝包括先溝槽(trench-first)制作以及先通孔(via-first)制作。
該方法接著完成操作260，其中阻擋層被沉積或以其他方式形成于特征元件的表面上方且覆蓋位于多孔低K電介質(zhì)結(jié)構(gòu)的表面上的壓蓋膜。特征元件的表面包括多孔低K電介質(zhì)絕緣體中特征元件的壁與底。在一實施例中，阻擋層是鉭阻擋層。在另一實施例中，阻擋層是氮化鉭阻擋層。在額外的實施例中，阻擋層是提供用于在銅或其他導(dǎo)電材料與多孔低K電介質(zhì)結(jié)構(gòu)之間足夠的襯墊性質(zhì)、以及足夠的拋光停止性質(zhì)，以表示使銅上部覆蓋的CMP結(jié)束的任何材料。
接著，該方法進行操作262，其中銅沉積到特征元件中，填充特征元件并且導(dǎo)致銅上部覆蓋位于阻擋層上方、壓蓋膜位于絕緣體的表面上方。在一實施例中，使用銅作為低K雙重鑲嵌結(jié)構(gòu)中的導(dǎo)電材料。在其他實施例中，使用例如鎢、鋁等導(dǎo)電材料。在一實施例中，操作262完成時的結(jié)構(gòu)如圖2A所示。
該方法進展至操作264，其中銅上部覆蓋由超溫和的CMP去除，且表面被平坦化并使阻擋層露出，且該表面基本上包括特征元件中的銅填充與阻擋層。在一實施例中，超溫和的CMP是如前所述且包括位于撓性與柔順性處理工具或核心上方的堅硬外表的加工處理表面，在一實施例中，使用無研磨性漿劑應(yīng)用于被制作的結(jié)構(gòu)的表面上。在一實施例中，通過使用抑制劑協(xié)助的直接電荷轉(zhuǎn)移化學(xué)方式來去除并平坦化銅。在一實施例中，一旦在操作264中已經(jīng)去除銅上部覆蓋且將表面平坦化，則結(jié)構(gòu)如圖2B所示。
該方法繼續(xù)于操作266，其中通過刻蝕工藝去除阻擋層。在一實施例中，壓蓋膜具有高度刻蝕選擇性，且阻擋層的厚度約為200至300。因而刻蝕是一道快速工藝，且副產(chǎn)品少。在一實施例中，當操作266完成時，結(jié)構(gòu)如圖2C所示。
該方法結(jié)束于操作268，其中進行第二刻蝕工藝以薄化壓蓋膜。在一實施例中，壓蓋膜是具有至少二層的多層膜。在該實施例中，最上層基本上是通過刻蝕來去除，且剩下的復(fù)合低K電介質(zhì)/壓蓋膜堆疊的有效K被降低。在另一實施例中，壓蓋膜是單層膜，且薄化刻蝕工藝是定時的刻蝕，以去除壓蓋膜的一部分從而降低復(fù)合低K電介質(zhì)/壓蓋膜堆疊的有效K。一旦壓蓋膜已經(jīng)在操作268中薄化，該方法即完畢。在本發(fā)明的一實施例中，所形成的銅低K雙重鑲嵌結(jié)構(gòu)如圖2D所示。
雖然為了清楚理解的目的已經(jīng)詳細說明本發(fā)明，但顯然可以在附屬的權(quán)利要求書范圍內(nèi)進行特定的變化與修改。因此，本實施例僅作為實例之用而非限制，且本發(fā)明不限于本文所給的細節(jié)，可以在附屬的權(quán)利要求書與等效表述范圍內(nèi)進行修改。
權(quán)利要求
1.一種在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，包括在絕緣體上形成低K電介質(zhì)材料；在該低K電介質(zhì)材料上形成壓蓋膜；在該低K電介質(zhì)材料中形成特征元件，該特征元件具有由該低K電介質(zhì)材料所限定的內(nèi)表面，該特征元件限定用以接收導(dǎo)電材料的區(qū)域；在該壓蓋膜上與該特征元件的表面上形成阻擋層；以該導(dǎo)電材料填充特征元件，該填充留下該導(dǎo)電材料的上部覆蓋量；進行化學(xué)機械平坦化(CMP)操作，以去除該導(dǎo)電材料的該上部覆蓋量，該CMP操作設(shè)置為當達到該阻擋層的至少一部分時停止；以及進行干法刻蝕，以去除該阻擋層，干法刻蝕設(shè)置為使得該壓蓋膜的至少一部分露出。
2.根據(jù)權(quán)利要求1所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該導(dǎo)電材料是銅。
3.根據(jù)權(quán)利要求1所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該阻擋層是鉭與氮化鉭中的一種。
4.根據(jù)權(quán)利要求1所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該CMP操作是其中使用無研磨性漿劑、以及其中使用抑制劑協(xié)助的直接電荷轉(zhuǎn)移化學(xué)方式的超溫和的CMP操作。
5.根據(jù)權(quán)利要求1所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該低K電介質(zhì)材料是多孔低K電介質(zhì)材料與高度多孔低K電介質(zhì)材料中的一種。
6.根據(jù)權(quán)利要求1所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該特征元件包括溝槽特征元件與通孔特征元件。
7.根據(jù)權(quán)利要求1所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，還包括進行第二干法刻蝕以薄化該壓蓋膜，該薄化設(shè)置為在不去除該壓蓋膜的情況下減少該壓蓋膜的厚度。
8.根據(jù)權(quán)利要求7所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該壓蓋膜的厚度位于大約5與大約500之間。
9.一種在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，包括在絕緣體上形成低K電介質(zhì)材料；在低K電介質(zhì)材料上形成壓蓋膜，該壓蓋膜是通過至少兩個鄰接形成的材料層所限定；在該低K電介質(zhì)材料中形成特征元件，該特征元件具有由該低K電介質(zhì)材料所限定的內(nèi)表面，該特征元件限定用以接收導(dǎo)電材料的區(qū)域；在該壓蓋膜上和該特征元件的表面上形成阻擋層；以該導(dǎo)電材料填充該特征元件，該填充留下該導(dǎo)電材料的上部覆蓋量；進行化學(xué)機械平坦化(CMP)操作，以去除該導(dǎo)電材料的該上部覆蓋量，該CMP操作設(shè)置為當達到該阻擋層的至少一部分時停止；進行第一干法刻蝕，以去除該阻擋層，該干法刻蝕設(shè)置為使得該壓蓋膜的至少一部分露出；以及進行第二干法刻蝕，以去除該壓蓋膜的鄰接形成的材料層中的至少一層。
10.根據(jù)權(quán)利要求9所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該低K電介質(zhì)材料是多孔低K電介質(zhì)材料與高度多孔低K電介質(zhì)材料中的一種。
11.根據(jù)權(quán)利要求9所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中由該至少兩個鄰接形成的材料層所限定的該壓蓋膜的厚度位于大約5與大約500之間。
12.根據(jù)權(quán)利要求9所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中由該至少兩個鄰接形成的材料層所限定的該壓蓋膜的厚度是大約50。
13.根據(jù)權(quán)利要求9所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該導(dǎo)電材料是銅。
14.根據(jù)權(quán)利要求9所述的在絕緣體上制作半導(dǎo)體結(jié)構(gòu)的方法，其中該CMP操作是其中使用無研磨性漿劑、以及其中使用抑制劑協(xié)助的直接電荷轉(zhuǎn)移化學(xué)方式的超溫和的CMP操作。
15.一種用于去除上部覆蓋導(dǎo)電材料部分、阻擋層膜與壓蓋膜的方法，在具有低K電介質(zhì)材料的半導(dǎo)體結(jié)構(gòu)中，該低K電介質(zhì)材料具有限定在其中的特征元件，用以形成導(dǎo)電通孔和導(dǎo)電通孔和溝槽，該低K電介質(zhì)材料的頂表面具有壓蓋膜，阻擋層膜襯墊該特征元件并形成于該壓蓋膜上，并且導(dǎo)電材料填充該特征元件并且在該阻擋層膜上留下一部分上部覆蓋導(dǎo)電材料，該方法包括(a)進行化學(xué)機械平坦化(CMP)操作，以去除該上部覆蓋導(dǎo)電材料部分；(b)當確定將基本上去除該上部覆蓋導(dǎo)電材料部分時，停止該CMP操作；(c)移動該半導(dǎo)體結(jié)構(gòu)至等離子體刻蝕臺；(d)進行初始等離子體刻蝕，以去除該阻擋層膜；(e)進行后續(xù)等離子體刻蝕，以去除該壓蓋膜的至少一部分；以及(f)確定是否要求下一個低K電介質(zhì)層；并且倘若要求下一個低K電介質(zhì)層，則形成該下一個低K電介質(zhì)層且重復(fù)(a)至(f)。
16.根據(jù)權(quán)利要求15所述的方法，其中該CMP操作是其中使用無研磨性漿劑、以及其中使用抑制劑協(xié)助的直接電荷轉(zhuǎn)移化學(xué)方式的超溫和的CMP操作。
17.根據(jù)權(quán)利要求15所述的方法，其中由至少兩個鄰接形成的材料層所限定的該壓蓋膜的厚度位于大約5與大約500之間。
18.根據(jù)權(quán)利要求15所述的方法，其中該壓蓋膜的厚度位于大約5與大約500之間。
19.根據(jù)權(quán)利要求18所述的方法，其中該壓蓋膜是由單材料層限定的。
20.根據(jù)權(quán)利要求18所述的方法，其中該壓蓋膜是由具有至少兩個鄰接形成的材料層的多個層所限定的。
全文摘要
提供了具有低K電介質(zhì)性質(zhì)的半導(dǎo)體結(jié)構(gòu)的制作方法。在一實例中，在低K電介質(zhì)絕緣體(102)中制作銅雙重鑲嵌結(jié)構(gòu)(100)，該低K電介質(zhì)絕緣體(102)包括在其中限定特征元件(104)之前在該絕緣體上方形成壓蓋膜(110)。在銅形成于該特征元件中之后，使用超溫和的CMP去除銅上部覆蓋(106)，然后使用干法刻蝕工藝去除該阻擋層。在阻擋層(108)去除之后，進行第二刻蝕以薄化該壓蓋膜。該薄化是在不去除的情況下來降低該壓蓋膜的厚度，從而降低低K電介質(zhì)結(jié)構(gòu)的K值。
文檔編號H01L21/304GK1610965SQ02826300
公開日2005年4月27日 申請日期2002年12月26日 優(yōu)先權(quán)日2001年12月27日
發(fā)明者Y·戈特基斯, R·基斯特勒, L·羅姆, 林得華 申請人:蘭姆研究有限公司