專利名稱：靜態(tài)隨機(jī)存取存儲單元的布置及其器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地說，涉及互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)靜態(tài)隨機(jī)存取存儲(SRAM)單元。
背景技術(shù)：
存儲器件廣泛用于電子裝置中以存儲數(shù)據(jù)。典型地，這種存儲裝置至少可以分成兩類動態(tài)隨機(jī)存取存儲器(DRAM)和靜態(tài)隨機(jī)存取存儲器(SRAM)。DRAM一般通過向存儲器中重新寫入數(shù)據(jù)使其數(shù)據(jù)周期性刷新，以保持?jǐn)?shù)據(jù)。相反，SRAM一般不需要這種刷新。例如，SRAM器件廣泛用于計(jì)算機(jī)和便攜器材的高速緩沖存儲器中。
通常，SRAM器件的存儲單元可以分成兩類。一類包括采用負(fù)載電阻作為存儲單元的負(fù)載器件的存儲單元。另一類是采用晶體管作為存儲單元的負(fù)載器件的CMOS型單元。
使用CMOS型單元的存儲器件可以進(jìn)一步分成兩種類型的單元。一種為采用薄膜晶體管(TFT)作為負(fù)載器件的薄膜晶體管(TFT)單元，而另一種為采用大容量(bulk)晶體管作為負(fù)載器件的全(full)CMOS單元。圖1中示出了普通CMOS SRAM的等效電路圖。參照圖1，CMOS SRAM單元包括一對驅(qū)動晶體管TD1和TD2，一對傳輸晶體管(transfer transistor)TA1和TA2，以及一對負(fù)載晶體管TL1和TL2。該對驅(qū)動晶體管TD1和TD2和該對傳輸晶體管TA1和TA2是NMOS晶體管，而該對負(fù)載晶體管TL1和TL2為PMOS晶體管。
第一驅(qū)動晶體管TD1和第一傳輸晶體管TA1彼此串聯(lián)。第一驅(qū)動晶體管TD1的源極區(qū)連接到地線Vss上，而第一傳輸晶體管TA1的漏極區(qū)連接到第一位線BL上。類似地，第二驅(qū)動晶體管TD2和第二傳輸晶體管TA2彼此串聯(lián)，第二驅(qū)動晶體管TD2的源極區(qū)連接到地線Vss上，而第二傳輸晶體管TA2的漏極區(qū)連接到第二位線/BL上。
第一負(fù)載晶體管TL1的源極區(qū)和漏極區(qū)分別連接到電源線Vcc和第一驅(qū)動晶體管TD1的漏極區(qū)上。類似地，第二負(fù)載晶體管TL2的源極區(qū)和漏極區(qū)分別連接到電源線Vcc和第二驅(qū)動晶體管TD2的漏極區(qū)上。節(jié)點(diǎn)N1限定在第一負(fù)載晶體管TL1的漏極區(qū)、第一驅(qū)動晶體管TD1的漏極區(qū)、和第一傳輸晶體管TA1的源極區(qū)。同樣，節(jié)點(diǎn)N2限定在第二負(fù)載晶體管TL2的漏極區(qū)、第二驅(qū)動晶體管TD2的漏極區(qū)、和第二傳輸晶體管TA2的源極區(qū)處。第一驅(qū)動晶體管TD1的柵極電極和第一負(fù)載晶體管TL1的柵極電極連接到第二節(jié)點(diǎn)N2上。第二驅(qū)動晶體管TD2的柵極電極和第二負(fù)載晶體管TL2的柵極電極連接到第一節(jié)點(diǎn)N1上。第一和第二傳輸晶體管TA1和TA2的柵極電極連接到字線WL上。
圖1的上述CMOS單元可以具有比負(fù)載電阻單元更小的待機(jī)電流和更大的噪聲容限(noise margin)。圖1的CMOS單元廣泛用于例如低功率器件中的高性能SRAM器件中。對應(yīng)于圖1所示的CMOS SRAM單元的實(shí)際電路可以按各種構(gòu)型在半導(dǎo)體襯底上構(gòu)造。然而，傳統(tǒng)上，全CMOS SRAM單元一般占據(jù)比相應(yīng)的負(fù)載電阻單元或薄膜晶體管(TFT)單元更大的面積。從而，對設(shè)計(jì)全CMOS SRAM單元加以改進(jìn)是有益的。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供了一種具有多個SRAM單元的SRAM器件。SRAM單元的第一個在第一方向上關(guān)于第一軸鏡像(mirror)。第一軸將第一單元與第一相鄰單元分開。第一SRAM單元還在第一方向上關(guān)于第二軸鏡像。第二軸將第一單元與第二相鄰單元分開。第一SRAM單元也在基本上垂直于第一方向的第二方向上關(guān)于第三軸鏡像。第三軸將第一單元與第三相鄰單元分開。第一SRAM單元的第一相鄰SRAM單元和/或第二相鄰SRAM單元構(gòu)造成共享至少一條與第一單元的連線。在本發(fā)明特定實(shí)施例中，第一相鄰SRAM單元和第二相鄰SRAM單元共享與第一SRAM單元的連線。
在本發(fā)明一些實(shí)施例中，第一電壓連線由第一SRAM單元和第一相鄰SRAM單元共享。另外，第二電壓連線可以由第一SRAM單元和第二相鄰SRAM單元共享。此外，第一位線連線和第二位線連線可以由第一SRAM單元和第二相鄰SRAM單元共享。
在本發(fā)明另一實(shí)施例中，第二軸上的公共連線提供了通向用于第一單元和第二相鄰單元的第一基準(zhǔn)電壓的公共連線。尤其是，第一基準(zhǔn)電壓可以為接地電壓，而該公共連線可以為公共接地連線。在這種實(shí)施例中，公共接地連線可以包括第一SRAM單元上的第一地線、第二相鄰SRAM單元上的第二地線和通向第一單元和第二相鄰單元的有源區(qū)的接地觸點(diǎn)，該接地觸點(diǎn)位于第二軸上。接地連接器部分從第一地線延伸到第二地線，并構(gòu)造成利用接地觸點(diǎn)電連接第一地線和第二地線。
在本發(fā)明再一實(shí)施例中，第一基準(zhǔn)電壓可以為電源線電壓，而公共連線可以為公共的電源線連線。在這種實(shí)施例中，公共電源線連線可以包括通向第一單元和第一相鄰單元的有源區(qū)的電源線觸點(diǎn)。電源線觸點(diǎn)定位于第一軸上。第一軸上的在第一SRAM單元和第一相鄰SRAM單元之間的電源線構(gòu)造成利用電源線觸點(diǎn)電連接電源線。
在本發(fā)明再一實(shí)施例中，第一SRAM單元和第一相鄰SRAM單元各自包括提供第一和第二負(fù)載晶體管的第一有源區(qū)。第一有源區(qū)鄰近并基本上平行于第一軸。第一有源區(qū)的接觸部分從第一有源區(qū)延伸到第一軸。
另外，第一SRAM單元和第二相鄰SRAM單元也可以包括提供第一和第二驅(qū)動晶體管及第一和第二傳輸晶體管的第二有源區(qū)。在這種實(shí)施例中，第二有源區(qū)可以鄰近并基本上平行于第二軸，并具有第一端和與第一端相對的第二端。第二有源區(qū)的第一接觸部分從第二有源區(qū)的第一端延伸到第二軸。第二有源區(qū)的第二接觸部分從第二有源區(qū)的第二端延伸到第二軸，且第一接觸部分和第二接觸部分之間的第二有源區(qū)的第三接觸部分延伸到第二軸。
根據(jù)本發(fā)明特定實(shí)施例的SRAM器件也包括第一SRAM單元的第一接觸部分以及第二相鄰SRAM單元的第一接觸部分上的第一觸點(diǎn)。也提供了第一SRAM單元的第二接觸部分以及第二相鄰SRAM單元的第二接觸部分上的第二觸點(diǎn)。基本上垂直于第二軸的第一位線構(gòu)造成利用第一觸點(diǎn)電連接到第一SRAM單元的第一接觸部分和第二相鄰SRAM單元的第一接觸部分。基本上垂直于第二軸的第二位線構(gòu)造成利用第二觸點(diǎn)電連接到第一SRAM單元的第二接觸部分和第二相鄰SRAM單元的第二接觸部分。第一位線和第二位線可以延伸到第一相鄰SRAM單元和第二相鄰SRAM單元。
在本發(fā)明再一實(shí)施例中，提供了第一SRAM單元的第三接觸部分以及第二相鄰SRAM單元的第三接觸部分上的第三觸點(diǎn)?；酒叫杏诘诙S的地線構(gòu)造成利用第三觸點(diǎn)電連接到第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分。也可以提供第一SRAM單元的第一有源區(qū)接觸部分和第一相鄰SRAM單元的第一有源區(qū)的接觸部分上的第四觸點(diǎn)。基本上平行于第一軸的電源線可構(gòu)造成利用第四觸點(diǎn)電連接到第一SRAM單元的第一有源區(qū)的接觸部分以及第一相鄰SRAM單元的第一有源區(qū)的接觸部分上。電源線可以延伸到第三相鄰SRAM單元。
在本發(fā)明再一實(shí)施例中，第一SRAM單元包括第二有源區(qū)的第一接觸部分上的第一傳輸晶體管的第一柵極電極，該柵極電極在基本上平行于第二軸的方向上延伸。第二有源區(qū)的第二接觸部分上的第二傳輸晶體管的第二柵極電極沿著第一柵極電極的軸線延伸。字線在基本上平行于第二軸的方向上延伸，并構(gòu)造成電連接第一柵極電極和第二柵極電極。在本發(fā)明特定實(shí)施例中，字線直接處于第一柵極電極和第二柵極電極上。
此外，第一地線可以設(shè)置在第一SRAM單元的字線上。第二地線也可以設(shè)置在第二相鄰SRAM單元上，后者鄰近并基本平行于第二軸。接地觸點(diǎn)設(shè)置在第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分上。接地接觸孔定位在第二軸上。接地連接器部分從第一地線延伸到第二地線，并構(gòu)造成利用接地觸點(diǎn)將第一地線和第二地線電連接到第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分上。第一地線和字線可以延伸到第三相鄰SRAM單元。
在本發(fā)明再一實(shí)施例中，第一驅(qū)動晶體管和第一負(fù)載晶體管的第一柵極電極設(shè)置在第一有源區(qū)和第二有源區(qū)上。第一柵極電極處于第一有源區(qū)的第一部分上，并在基本上垂直于第一軸的方向上延伸，從而穿過第二有源區(qū)的在第二有源區(qū)的第一接觸部分和第三接觸部分之間的一部分。第二驅(qū)動晶體管和第二負(fù)載晶體管的第二柵極電極處于第一有源區(qū)和第二有源區(qū)上。第二柵極電極處于第一有源區(qū)的第二部分上，并在基本垂直于第一軸的方向上延伸，從而穿過第二有源區(qū)的在第二有源區(qū)的第二接觸部分和第三接觸部分之間的一部分。第一節(jié)點(diǎn)電極構(gòu)造成將第一有源區(qū)連接到第一柵極電極附近的第二有源區(qū)上，而第二節(jié)點(diǎn)電極構(gòu)造成將第一有源區(qū)連接到第二柵極電極附近的第二有源區(qū)上。
另外，可以提供通向第一節(jié)點(diǎn)電極的第一觸點(diǎn)。第一觸點(diǎn)可以定位于第二有源區(qū)和襯底的鄰近第二有源區(qū)的區(qū)域之上。第二觸點(diǎn)可以設(shè)置到第二負(fù)載晶體管的第二柵極電極上。第二觸點(diǎn)可以定位在第二有源區(qū)和襯底鄰近第二有源區(qū)的區(qū)域之上。第三觸點(diǎn)可以設(shè)置到第二節(jié)點(diǎn)電極上。第三觸點(diǎn)可以定位于第一有源區(qū)和襯底鄰近第一有源區(qū)的區(qū)域之上。第四觸點(diǎn)可以設(shè)置到第一驅(qū)動晶體管的第一柵極電極上。第四觸點(diǎn)可以定位在第一有源區(qū)和襯底鄰近第一有源區(qū)的區(qū)域之上。第一節(jié)點(diǎn)線構(gòu)造成利用第一和第二觸點(diǎn)將第一節(jié)點(diǎn)電極電連接到第二負(fù)載晶體管的第二柵極電極上。第二節(jié)點(diǎn)線構(gòu)造成利用第三和第四觸點(diǎn)將第二節(jié)點(diǎn)電極電連接到第一驅(qū)動晶體管的第一柵極電極上。第一節(jié)點(diǎn)線和第二節(jié)點(diǎn)線可以基本上平行于第一軸。
在本發(fā)明另一實(shí)施例中，第一觸點(diǎn)設(shè)置到第一節(jié)點(diǎn)電極上。第一觸點(diǎn)定位于第一有源區(qū)和襯底鄰近第一有源區(qū)的區(qū)域之上。第二觸點(diǎn)設(shè)置到第二驅(qū)動晶體管的第二柵極電極上。第二觸點(diǎn)定位于第一有源區(qū)和襯底鄰近第一有源區(qū)的區(qū)域之上。第三觸點(diǎn)設(shè)置到第二節(jié)點(diǎn)電極上。第三觸點(diǎn)定位于第二有源區(qū)和襯底鄰近第二有源區(qū)的區(qū)域之上。第四觸點(diǎn)設(shè)置到第一負(fù)載晶體管的第一柵極電極上。第四觸點(diǎn)定位在第二有源區(qū)和襯底鄰近第二有源區(qū)的區(qū)域之上。第一節(jié)點(diǎn)線構(gòu)造成利用第一和第二觸點(diǎn)將第一節(jié)點(diǎn)電極電連接到第二驅(qū)動晶體管的第二柵極電極上。第二節(jié)點(diǎn)線構(gòu)造成利用第三和第四觸點(diǎn)將第二節(jié)點(diǎn)電極電連接到第一負(fù)載晶體管的第一柵極電極上。
在本發(fā)明再一實(shí)施例中，SRAM單元包括設(shè)置在半導(dǎo)體襯底處的第一和第二有源區(qū)，一對柵極電極，即第一和第二柵極電極橫穿第一和第二有源區(qū)。第一和第二柵極電極彼此平行。從而，一對負(fù)載晶體管形成在第一有源區(qū)內(nèi)，而一對驅(qū)動晶體管形成在第二有源區(qū)內(nèi)。結(jié)果，第一和第二柵極電極之間的第一有源區(qū)對應(yīng)于提供有電源電壓的公共電源線。在一些實(shí)施例中，第一有源區(qū)鄰近第一柵極電極并與電源區(qū)相對的部分對應(yīng)于第一負(fù)載晶體管的漏極區(qū)，而第一有源區(qū)鄰接第二柵極電極并與電源區(qū)相對的部分對應(yīng)于第二負(fù)載晶體管的漏極區(qū)。類似地，第一和第二柵極電極之間的第二有源區(qū)可以為接地源極區(qū)。在一些實(shí)施例中，第二有源區(qū)鄰近第一柵極電極并與接地源極區(qū)相對的部分對應(yīng)于第一驅(qū)動晶體管的漏極區(qū)，而第二有源區(qū)鄰近第二柵極電極并與接地源極區(qū)相對的部分對應(yīng)于第二驅(qū)動晶體管的漏極區(qū)。
第一負(fù)載晶體管的漏極區(qū)通過第一節(jié)點(diǎn)線電連接到第一驅(qū)動晶體管的漏極區(qū)上。從而，第一負(fù)載晶體管和第一驅(qū)動晶體管串聯(lián)，而構(gòu)成第一反相器。第一節(jié)點(diǎn)線基本上平行于第一柵極電極。第一節(jié)點(diǎn)線可以與第一和第二有源區(qū)之間的器件隔離層的頂面相接觸。第二負(fù)載晶體管的漏極區(qū)通過第二節(jié)點(diǎn)線電連接到第二驅(qū)動晶體管的漏極區(qū)。從而，第二負(fù)載晶體管和第二驅(qū)動晶體管串聯(lián)，而構(gòu)成第二反相器。第二節(jié)點(diǎn)線基本平行于第二柵極電極。第二節(jié)點(diǎn)線可以與第一和第二有源區(qū)之間的器件隔離層的頂面相接觸。第一局部互連橫穿第一節(jié)點(diǎn)線和第二柵極電極。第一局部互連的一端通過暴露出第一節(jié)點(diǎn)線預(yù)定區(qū)域的第一節(jié)點(diǎn)接觸孔電連接到第一節(jié)點(diǎn)線上。第一局部互連的另一端通過暴露出第二柵極電極的預(yù)定區(qū)域的第二節(jié)點(diǎn)接觸孔電連接到第二柵極電極上。同樣，第二局部互連橫穿第二節(jié)點(diǎn)線和第一柵極電極。第二局部互連的一端通過暴露出第二節(jié)點(diǎn)線的預(yù)定區(qū)域的第三節(jié)點(diǎn)接觸孔電連接到第二節(jié)點(diǎn)線上。第二局部互連的另一端通過暴露出第一柵極電極的預(yù)定區(qū)域的第四節(jié)點(diǎn)接觸孔電連接到第一柵極電極上。從而，第一和第二反相器交叉連接，構(gòu)成單閂鎖電路(single latch circuit)。
第一和第二節(jié)點(diǎn)接觸孔可與第二有源區(qū)重疊。并且，第三和第四節(jié)點(diǎn)接觸孔可與第一有源區(qū)重疊。
根據(jù)本發(fā)明再一實(shí)施例，第一和第二有源區(qū)設(shè)置在半導(dǎo)體襯底處。第一和第二柵極電極橫穿第一和第二有源區(qū)。第一和第二柵極電極可以彼此基本平行。第二有源區(qū)包括基本平行于第一有源區(qū)的驅(qū)動晶體管有源區(qū)和第一和第二傳輸晶體管有源區(qū)，后者從驅(qū)動晶體管有源區(qū)的兩端相反于第一有源區(qū)伸出。
直的字線橫穿第一和第二傳輸晶體管有源區(qū)。字線可以基本垂直于第一和第二柵極電極。第三柵極電極設(shè)置在字線和第一傳輸晶體管有源區(qū)之間。第三柵極電極的頂面與字線直接接觸。類似地，第四柵極電極設(shè)置在字線和第二傳輸晶體管有源區(qū)之間。第四柵極電極的頂面與字線直接接觸。第三和第四柵極電極在一個單元中彼此分離，并通過字線彼此電連接。
根據(jù)本發(fā)明再一實(shí)施例，第一和第二有源區(qū)設(shè)置在半導(dǎo)體襯底上。第二有源區(qū)包括基本上平行于第一有源區(qū)的驅(qū)動晶體管有源區(qū)、從驅(qū)動晶體管有源區(qū)的中心相反于第一有源區(qū)伸出的接地源極區(qū)、以及從驅(qū)動晶體管有源區(qū)的兩端相反于第一有源區(qū)伸出的第一和第二傳輸晶體管有源區(qū)。地線橫穿第一和第二傳輸晶體管有源區(qū)。地線的預(yù)定區(qū)域延伸到相鄰的單元，使得設(shè)置在兩個相鄰單元上的兩條平行地線彼此電連接。地線的延伸部分通過暴露出接地源極區(qū)的預(yù)定區(qū)域的地線接觸孔電連接到接地漏極區(qū)上。
在本發(fā)明另一實(shí)施例中，SRAM單元包括第一金屬化層，其包括用于第一和第二傳輸晶體管、第一和第二驅(qū)動晶體管及第一和第二負(fù)載晶體管的柵極電極。第二金屬化層包括第一和第二節(jié)點(diǎn)線互連以及一條字線。第一節(jié)點(diǎn)互連線構(gòu)造成電連接第一傳輸晶體管、第一負(fù)載晶體管和第一驅(qū)動晶體管。第二節(jié)點(diǎn)互連線構(gòu)造成電連接第二傳輸晶體管、第二負(fù)載晶體管和第二驅(qū)動晶體管。第三金屬化層包括第一和第二局部互連、電源線和地線連線。第一局部互連構(gòu)造成將第一節(jié)點(diǎn)線電連接到第二驅(qū)動晶體管和第二負(fù)載晶體管的柵極電極上。第二局部互連構(gòu)造成將第二節(jié)點(diǎn)線電連接到第一驅(qū)動晶體管和第一負(fù)載晶體管的柵極電極上。
在本發(fā)明再一實(shí)施例中，第一驅(qū)動晶體管和第一負(fù)載晶體管的柵極電極由第一公共電極提供，而第二驅(qū)動晶體管和第二負(fù)載晶體管的柵極電極由第二公共電極提供。第一公共電極和第二公共電極可以彼此基本平行。第一和第二傳輸晶體管的柵極電極可以由第一和第二分隔電極提供，而第一和第二分隔電極基本垂直于第一和第二公共電極。第一和第二節(jié)點(diǎn)線互連也可以基本平行于第一和第二公共電極。字線可以基本上平行于第一和第二分隔電極，并可以直接處于第一和第二傳輸晶體管的柵極電極上。第一和第二局部互連可以基本垂直于第一和第二公共柵極電極以及第一和第二節(jié)點(diǎn)線互連。
也可以設(shè)置第四金屬化層，其包括分別接觸第一和第二公共柵極電極的第一和第二位線。至第一和第二位線的連接可以在將SRAM單元與相鄰SRAM單元分開的軸線處形成，并可以由相鄰的SRAM單元共享。
在本發(fā)明一些實(shí)施例中，電源線沿著將SRAM單元與相鄰的SRAM單元分開的軸線而設(shè)置在SRAM單元周圍，并與相鄰的SRAM單元共享。同樣，地線可以由SRAM單元的字線上的第一地線和接地連接器部分提供，而接地連接器部分從第一地線延伸到將SRAM單元與相鄰SRAM單元分開的軸線上。接地連接器部分可以構(gòu)造成利用與相鄰SRAM單元共享的觸點(diǎn)將第一地線電連接到SRAM單元上。


圖1是全CMOS SRAM單元的等效電路圖；圖2是示出根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM單元的有源區(qū)和柵極電極的俯視圖；圖3是示出根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM單元的節(jié)點(diǎn)線和字線的俯視圖；圖4是示出根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM單元的節(jié)點(diǎn)接觸孔、電源線接觸孔、地線接觸孔、以及位線焊點(diǎn)接觸孔的俯視圖；圖5是示出根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM單元的局部互連、電源線和地線的俯視圖；圖6是根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM單元的位線接觸孔和位線的俯視圖；圖7A到圖11A是沿著圖6的線I-I截取的橫截面圖，用于解釋制造根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM的方法；圖7B到圖11B是沿著圖6的線II-II截取的橫截面圖，用于解釋制造根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM的方法；以及圖7C到圖11C是沿著圖6的線III-III截取的橫截面圖，用于解釋制造根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM的方法。
具體實(shí)施例方式
下面參照附圖更全面地描述本發(fā)明，附圖中示出了本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以以不同的形式實(shí)施，而不應(yīng)該理解成局限于在此描述的實(shí)施例。而是，提供這些實(shí)施例以便此公開徹底、全面，并完整地向本領(lǐng)域技術(shù)人員傳遞本發(fā)明的范圍。在附圖中，各層和區(qū)域的厚度為了清晰起見而得以放大。也應(yīng)該理解到當(dāng)一層被成為在另一層或襯底“上”時(shí)，它可以直接處于另一層或襯底上，或者也可以存在插入層。類似的附圖標(biāo)記通篇標(biāo)示類似的元件。
圖2到圖6為說明根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM單元的俯視圖。每幅圖示出四個單元，然而，也可以提供具有相應(yīng)關(guān)系的附加單位單元。在圖中所示的單位單元中，彼此相鄰的單位單元由軸線分開，并關(guān)于該軸線鏡像。這種鏡像可以在水平和/或垂直方向上關(guān)于分開相鄰單位單元的軸發(fā)生。從而，例如，第一單位單元可以鄰近第二單位單元，以便第一和第二單元可以是彼此的鏡像，并且圍繞將這兩個單位單元分開的軸線對稱。
在圖2到圖6中，沿著y軸彼此鄰近的兩個單位單元設(shè)置成相對于x軸對稱。類似地，沿x軸彼此鄰近的兩個單位單元可以相對于y軸對稱。沿著y軸彼此鄰近的兩個單位單元可以沿著x軸和y軸二者排列，以提供具有附加單元的單元陣列區(qū)。類似地，兩個沿著x軸彼此鄰近的單位單元可以相對于y軸對稱。
參照圖2，第一和第二有源區(qū)35A和35B設(shè)置在半導(dǎo)體襯底上，并彼此間隔開。第一有源區(qū)35A平行于x軸設(shè)置，而第二有源區(qū)35B鄰近第一有源區(qū)35A設(shè)置。第一柵極電極39A設(shè)置成橫越第一和第二有源區(qū)35A和35B。同樣，第二柵極電極39B設(shè)置成橫越第一和第二有源區(qū)35A和35B。第一和第二柵極電極39A和39B彼此平行設(shè)置。從而，第一和第二負(fù)載晶體管(圖1中的TL1和TL2)構(gòu)造在第一有源區(qū)35A。類似地，第一和第二驅(qū)動晶體管(圖1中的TD1和TD2)形成在第二有源區(qū)35B。第一和第二柵極電極39A和39B之間的第一有源區(qū)35A包括延伸到相鄰單元的延伸部分，并作為第一和第二負(fù)載晶體管TL1和TL2的公共源極區(qū)。電源電壓施加到公共源極區(qū)上。
第二有源區(qū)35B包括驅(qū)動晶體管有源區(qū)和接地源極區(qū)。驅(qū)動晶體管有源區(qū)平行于第一有源區(qū)35A，并穿過第一和第二柵極電極39A和39B設(shè)置。接地源極區(qū)從第一和第二柵極電極39A和39B之間的驅(qū)動晶體管有源區(qū)伸出。另外，第二有源區(qū)35B包括第一和第二傳輸有源區(qū)，該傳輸有源區(qū)從驅(qū)動晶體管有源區(qū)的兩端伸出。接地有源區(qū)以及第一和第二傳輸晶體管有源區(qū)相對于每個單元中的第一有源區(qū)35A，并延伸以與相鄰單元的相應(yīng)區(qū)域相接觸。接地源極區(qū)對應(yīng)于第一和第二驅(qū)動晶體管TD1和TD2的公共源極區(qū)。
第三柵極電極39C′橫穿第二有源區(qū)35B的第一區(qū)域，即，第一傳輸晶體管有源區(qū)的預(yù)定區(qū)域設(shè)置。第四柵極電極39C″穿過第二有源區(qū)35B的第二區(qū)域，即第二傳輸晶體管有源區(qū)的預(yù)定區(qū)域設(shè)置。結(jié)果，第一傳輸晶體管(圖1的TA1)在第一傳輸晶體管有源區(qū)構(gòu)造，而第二傳輸晶體管(圖1的TA2)在第二傳輸晶體管有源區(qū)構(gòu)造。第三和第四柵極電極39C′和39C″平行于x軸設(shè)置。第三和第四柵極電極39C′和39C″也構(gòu)造成延伸到相鄰單元。接地源極區(qū)可以設(shè)置成穿過第三和第四柵極電極39C′和39C″之間的區(qū)域。
在本發(fā)明特定實(shí)施例中，第一和第二負(fù)載晶體管TL1和TL2為PMOS晶體管，并且第一和第二驅(qū)動晶體管TD1和TD2以及第一和第二傳輸晶體管TA1和TA2為NMOS晶體管。在一些實(shí)施例中，第一到第四柵極電極39A、39B、39C′和39C″由第一導(dǎo)電層形成。
參照圖3，第一有源區(qū)35A靠近第一柵極電極39A的一端通過第一節(jié)點(diǎn)線58N′電連接到第一和第三柵極電極39A和39C′之間的第二有源區(qū)。于是，第一負(fù)載晶體管TL1和第一驅(qū)動晶體管TD1彼此串聯(lián)，而構(gòu)成第一反相器。第一節(jié)點(diǎn)線58N′平行于第一柵極電極39A設(shè)置。優(yōu)選地是，第一節(jié)點(diǎn)線58N′直接與第一和第二有源區(qū)35A和35B之間的器件隔離層(未示出)的頂面相接觸。類似地，第一有源區(qū)35A鄰近第二柵極電極39B的另一端通過第二節(jié)點(diǎn)線58N″電連接到第二和第四柵極電極39B和39C″之間的第二有源區(qū)35B上。于是，第二負(fù)載晶體管TL2和第二驅(qū)動晶體管TD2彼此串聯(lián)，而構(gòu)成第二反相器。第二節(jié)點(diǎn)線58N″平行于第二柵極電極39B設(shè)置。優(yōu)選地，第二節(jié)點(diǎn)線58N″直接與第一和第二有源區(qū)35A和35B之間的器件隔離層的頂面相接觸。此外，直的字線58W設(shè)置在第三和第四柵極電極39C′和39C″之上。字線58W平行于x軸，并且直接與第三和第四柵極電極39C′和39C″的頂面相接觸。從而，第三和第四柵極電極39C′和39C″彼此通過字線58W電連接。在一些實(shí)施例中，第一和第二節(jié)點(diǎn)線58N′和58N″以及字線58W由第二導(dǎo)電層形成。結(jié)果，字線58W與第三和第四柵極電極39C′和39C″之間的接觸電阻可以減小，這可以導(dǎo)致讀取模式或?qū)懭肽Ｊ降拇嫒∷俣忍岣摺?br> 參照圖4，第一節(jié)點(diǎn)線58N′的預(yù)定區(qū)域由第一節(jié)點(diǎn)接觸孔63NA暴露，而第二柵極電極39B的預(yù)定區(qū)域由第二節(jié)點(diǎn)接觸孔63NB暴露。同樣，第二節(jié)電線58N″的預(yù)定區(qū)域由第三節(jié)點(diǎn)接觸孔63NC暴露，而第一柵極電極39A的預(yù)定區(qū)域由第四節(jié)點(diǎn)接觸孔63ND暴露。在第一和第二節(jié)點(diǎn)接觸孔63NA和63NB中，至少第二節(jié)點(diǎn)接觸孔63NB可以設(shè)置成與第二有源區(qū)35B重疊。類似地，在第三和第四節(jié)點(diǎn)接觸孔63NC和63ND中，至少第四節(jié)點(diǎn)接觸孔63ND可以設(shè)置成與第一有源區(qū)35A重疊。
第一有源區(qū)35A的延伸部分可以由電源線接觸孔63C暴露，該電源線接觸孔63C由兩個彼此相鄰的單元共享。接地源極區(qū)的一端由地線接觸孔63S暴露，而地線接觸孔63S也由兩個彼此相鄰的單元共享。另外，第一和第二傳輸晶體管有源區(qū)的端部由第一和第二位線焊點(diǎn)接觸孔63B′和63B″暴露，而后者由兩個彼此相鄰的單元共享。
接觸插塞(contact plug)可以填充第一到第四節(jié)點(diǎn)接觸孔63NA、63NB、63NC和63ND、電源線接觸孔63C、地線接觸孔63S、以及第一和第二位線焊點(diǎn)接觸孔63B′和63B″。
如上所述，根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM可以包括八個接觸孔。在這八個接觸孔中，四個接觸孔由兩個彼此相鄰的單元共享。從而可以實(shí)現(xiàn)緊湊的單元。在一些實(shí)施例中，接觸孔可以全部在單獨(dú)一個光刻步驟中形成。
參照圖5，第一和第二節(jié)點(diǎn)接觸孔63NA和63NB由第一局部互連73I′覆蓋。因此，第一節(jié)點(diǎn)線58N′通過第一局部互連73I′電連接到第二柵極電極39B上。第一局部互連73I′平行于字線58W設(shè)置而橫跨第一節(jié)點(diǎn)線58N′和第二柵極電極39B。類似地，第三和第四節(jié)點(diǎn)接觸孔63NC和63ND由第二局部互連73I″覆蓋。因此，第二節(jié)點(diǎn)線58N″通過第二局部互連73I″電連接到第一柵極電極39A上。第二局部互連73I″平行于字線58W設(shè)置而橫跨第二節(jié)點(diǎn)線58N″和第一柵極電極39A。結(jié)果，第一和第二反相器由第一和第二局部互連73I′和73I″交叉連接，從而實(shí)現(xiàn)閂鎖電路。第一和第二局部互連73I′和73I″由與第一和第二節(jié)點(diǎn)線58N′和58N″不同的導(dǎo)電層形成，使得可以減小單元面積。此外，電源線接觸孔63C由平行于字線設(shè)置的電源線73C覆蓋。電源線73C由相鄰單元共享。地線73S設(shè)置在字線58W上，并平行于字線58W。地線73S的預(yù)定區(qū)域延伸以覆蓋地線接觸孔63S。于是，設(shè)置在兩個相鄰單元之上的兩條地線73S彼此電連接，并通過地線接觸孔63S電連接到接地源極區(qū)上。結(jié)果，兩個相鄰的單元共享兩條地線73S。即，每個單元電連接到兩條地線73S上。從而，可以減小連接到每個單元上的地線電阻，這可以穩(wěn)定諸如低壓特性的單元特性。
在一些實(shí)施例中，第一和第二局部互連73I′和73I″、電源線73C、以及地線73S由第三導(dǎo)電層形成。
參照圖6，第一和第二位線接觸孔79B′和79B″分別設(shè)置在第一和第二位線焊點(diǎn)接觸孔63B′和63B″上。第一和第二位線接觸孔79B′和79B″分別用第一和第二位線接觸插塞填充。
第一和第二位線83B′和83B″設(shè)置成橫跨電源線73C和地線73S。第一位線83B′覆蓋第一位線接觸孔79B′，而第二位線83B″覆蓋第二位線接觸孔79B″。因此，第一位線83B′通過第一位線接觸孔79B′和第一位線焊點(diǎn)接觸孔63B′電連接到第一傳輸晶體管有源區(qū)的端部，即第一傳輸晶體管TA1的漏極區(qū)上。類似地，第二位線83B″通過第二位線接觸孔79B″和第二位線焊點(diǎn)接觸孔63B″電連接到第二傳輸晶體管有源區(qū)的端部，即第二傳輸晶體管TA2的漏極區(qū)上。
下面將更全面描述制造根據(jù)本發(fā)明實(shí)施例的全CMOS SRAM的方法，參照圖2、圖7A、圖7B和圖7C，P阱32P和N阱32N彼此平行地形成在半導(dǎo)體襯底31中。器件隔離層33形成在所獲得的結(jié)構(gòu)中，以限定第一和第二有源區(qū)35A和35B。P阱32P和N阱32N可以在形成器件隔離層33之后形成。第一有源區(qū)35A形成在N阱32N中。第二有源區(qū)35B形成在P阱32P中。器件隔離層33可以由傳統(tǒng)的器件隔離技術(shù)，如，例如淺槽隔離(STI)技術(shù)形成。柵極絕緣層37形成在第一和第二有源區(qū)35A和35B的表面上。第一導(dǎo)電層覆蓋地形成(blanket form)在包括柵極絕緣層37在內(nèi)的半導(dǎo)體襯底表面上。第一導(dǎo)電層例如可以由摻雜多晶硅或耐蝕金屬多酸(refractorymetal polycide)制成。
第一導(dǎo)電層得以構(gòu)圖，以形成橫穿第一和第二有源區(qū)35A和35B的第一和第二柵極電極39A和39B，并同時(shí)形成橫穿第二有源區(qū)35B的第一和第二區(qū)域的第三和第四柵極電極39C′和39C″。第一和第二柵極電極39A和39B彼此平行。第三和第四柵極電極39C′和39C″垂直于第一和第二柵極電極39A和39B。第一柵極電極39A作用為第一負(fù)載晶體管(圖1的TL1)和第一驅(qū)動晶體管(圖1的TD1)的公共柵極電極。第二柵極電極39B作用為第二負(fù)載晶體管(圖1的TL2)和第二驅(qū)動晶體管(圖1的TD2)的公共柵極電極。第三柵極電極39C′作用為第一傳輸晶體管(圖1的TA1)的柵極電極。第四柵極電極39C″作用為第二傳輸晶體管(圖1的TA2)的柵極電極。
參照圖3、圖8A、圖8B和圖8C，利用第一到第四柵極電極39A、39B、39C′和39C″以及器件隔離層33作為離子注入掩模，N型雜質(zhì)注入第二有源區(qū)35B內(nèi)，以形成輕度摻雜的N型源極/漏極區(qū)。利用第一和第二柵極電極39A和39B以及器件隔離層33作為離子注入掩模，然后將P型雜質(zhì)注入到第一有源區(qū)35A中，以形成輕度摻雜的P型源極/漏極區(qū)。間隔壁(spacer)41以傳統(tǒng)方式形成在第一到第四柵極電極39A、39B、39C′和39C″的側(cè)壁上。在一些實(shí)施例中，留在輕度摻雜的源極/漏極區(qū)上的柵極絕緣層37被過蝕刻而露出輕度摻雜的源極/漏極區(qū)。
利用第一到第四柵極電極39A、39B、39C′和39C″、器件隔離層33、以及間隔壁41作為離子注入掩模，N型雜質(zhì)注入第二有源區(qū)35B中，以形成重度摻雜的N型源極/漏極區(qū)。利用第一和第二柵極電極39A和39B、器件隔離層、以及間隔壁41作為離子注入掩模，P型雜質(zhì)注入第一有源區(qū)35A內(nèi)，以形成重度摻雜的P型源極/漏極區(qū)。結(jié)果，具有輕度摻雜漏極(LDD)形式的P型源極/漏極區(qū)形成在第一有源區(qū)35A處，而具有LDD形式的N型源極/漏極區(qū)形成在第二有源區(qū)。
更具體，第一和第二驅(qū)動晶體管TD1和TD2的公共源極區(qū)，即N型接地源極區(qū)43S′形成在第一和第二柵極電極39A和39B之間的第二有源區(qū)35B處。類似地，第二驅(qū)動晶體管TD2的漏極區(qū)43D′形成在第二和第四柵極電極39B和39C″之間的第二有源區(qū)35B處。第一和第二驅(qū)動晶體管TD1和TD2的漏極區(qū)43D′對應(yīng)于第一和第二傳輸晶體管TA1和TA2的源極區(qū)43S″。第一和第二傳輸晶體管TA1和TA2的漏極區(qū)43D″形成在第二有源區(qū)35B的兩端。第一和第二負(fù)載晶體管TL1和TL2的公共源極區(qū)，即電源區(qū)(未示出)形成在第一和第二柵極電極39A和39B之間的第一有源區(qū)35A。另外，第一和第二負(fù)載晶體管TL1和TL2的漏極區(qū)45D形成在第一源極區(qū)35A的兩端。
第一夾層絕緣層50覆蓋地形成在具有上述源極/漏極區(qū)的半導(dǎo)體襯底表面上。在特定實(shí)施例中，第一夾層絕緣層50可以通過依次設(shè)置蝕刻終止層47和第一絕緣層49來形成。蝕刻終止層47可以由相對于第一絕緣層49具有蝕刻選擇性的絕緣體形成。例如，蝕刻終止層可以由氮化硅制成，而第一絕緣層49可以由氧化硅制成。另外，第一夾層絕緣層50還可以包括第一絕緣層49上的拋光終止層(未示出)。
第一夾層絕緣層50得以構(gòu)圖，以形成暴露出第三和第四柵極電極39C′和39C″的頂面的字線溝槽51G。字線溝槽51G穿過多個彼此相鄰的單元形成。第一夾層絕緣層50被再次構(gòu)圖，以形成第一和第二節(jié)點(diǎn)線溝槽53G′和53G″。第一節(jié)點(diǎn)線溝槽53G′暴露出第一負(fù)載晶體管TL1的漏極區(qū)45D、第一驅(qū)動晶體管TD1的漏極區(qū)43D′、和二者之間的器件隔離層33。第二節(jié)點(diǎn)線溝槽53G″暴露出第二負(fù)載晶體管TL2的漏極區(qū)45D、第二驅(qū)動晶體管TD2的漏極區(qū)43D′和二者之間的器件隔離層33。從而，第一和第二節(jié)點(diǎn)線溝槽53G′和53G″比字線溝槽51G更深。
第二導(dǎo)電層覆蓋地形成在其中形成了第一和第二節(jié)點(diǎn)線溝槽53G′和53G″以及字線溝槽51G的所獲結(jié)構(gòu)的表面上，從而填充溝槽53G′、53G″和51G。優(yōu)選地，第二導(dǎo)電層通過依次層疊阻擋金屬層55和金屬層57來形成。阻擋金屬層55可以由金屬氮化物，如氮化鎢(WN)或氮化鈦(TiN)制成。在本發(fā)明特定實(shí)施例中，金屬層由鎢制成。
第二導(dǎo)電層被向下平坦化(planarize)到第一夾層絕緣層50的頂面上，從而形成第一和第二節(jié)點(diǎn)線58N′和58N″以及直的字線58W。第一和第二節(jié)點(diǎn)線58N′和58N″分別形成在第一和第二節(jié)點(diǎn)線溝槽53G′和53G″內(nèi)。直的字線58W形成在字線溝槽51G內(nèi)。從而，第一負(fù)載晶體管TL1的漏極區(qū)45D通過第一節(jié)點(diǎn)線58N′電連接到第一驅(qū)動晶體管TD1的漏極區(qū)43D′上。類似地，第二負(fù)載晶體管TL2的漏極區(qū)45D通過第二節(jié)點(diǎn)線58N″電連接到第二驅(qū)動晶體管TD2的漏極區(qū)43D′上。結(jié)果，包括第一驅(qū)動晶體管TD1和第一負(fù)載晶體管TL1的第一反相器和包括第二驅(qū)動晶體管TD2和第二負(fù)載晶體管TL2的第二反相器在一個單元內(nèi)構(gòu)成。
同樣，第三和第四柵極電極39C′和39C″的頂面直接與字線58W接觸。這可以使得能減小字線58W和第三柵極電極39C′之間的接觸電阻以及字線58W和第四柵極電極39C″之間的接觸電阻，或?qū)⒃撔┙佑|電阻減至最小。
參照圖4、圖9A、圖9B以及圖9C，第二夾層絕緣層62覆蓋地形成在具有第一和第二節(jié)點(diǎn)線58N′和58N″以及字線58W的半導(dǎo)體襯底的表面上。優(yōu)選地，第二夾層絕緣層62通過依次疊置第二絕緣層59和第一拋光終止層61來形成。第二絕緣層59可以由氧化硅制成，而第一拋光終止層61可以由氮化硅制成。第二夾層絕緣層62和第一夾層絕緣層50被連續(xù)構(gòu)圖，以形成第一到第四節(jié)點(diǎn)接觸孔63NA、63NB、63NC和63ND、第一和第二位線焊點(diǎn)接觸孔63B′和63B″、電源線接觸孔63C以及地線接觸孔63S。
第一節(jié)點(diǎn)接觸孔63NA暴露第一節(jié)點(diǎn)線58N′的預(yù)定區(qū)域。第二節(jié)點(diǎn)接觸孔63NB暴露第二柵極電極39B的預(yù)定區(qū)域。第三節(jié)點(diǎn)接觸孔63NC暴露第二節(jié)點(diǎn)線58N″的預(yù)定區(qū)域。第四節(jié)點(diǎn)接觸孔63ND暴露第一柵極電極39A的預(yù)定區(qū)域。另外，第一位線焊點(diǎn)接觸孔63B′暴露第一傳輸晶體管TA1的漏極區(qū)域43D″。第二位線焊點(diǎn)接觸孔63B″暴露第二傳輸晶體管TA2的漏極區(qū)域43D″。電源線接觸孔(圖4中的63C)暴露電源線(未示出)。地線接觸孔(圖4中的63S)暴露接地源極區(qū)43S′。第一和第二位線接觸孔63B′和63B″、電源線接觸孔、和地線接觸孔由彼此鄰近的兩個單元共享。
在包括多個接觸孔的半導(dǎo)體襯底表面上，第三導(dǎo)電層覆蓋地形成，以填充多個接觸孔。第三導(dǎo)電層可以通過順次疊置阻擋金屬層和金屬層而形成。第三導(dǎo)電層向下平坦化至第一拋光終止層61的頂面上，以形成第一到第四節(jié)點(diǎn)接觸插塞65NA、65NB、65NC、和65ND、第一和第二位線焊點(diǎn)65B′和65B″、電源線接觸插塞(未示出)以及地線接觸插塞(未示出)。第一到第四節(jié)點(diǎn)接觸插塞65NA、65NB、65NC和65ND分別形成在第一到第四節(jié)點(diǎn)接觸孔63NA、63NB、63NC和63ND中。第一和第二位線焊點(diǎn)65B′和65B″分別形成在第一和第二位線焊點(diǎn)接觸孔63B′和63B″中。電源線接觸插塞形成在電源線接觸孔內(nèi)。地線接觸插塞形成在地線接觸孔內(nèi)。優(yōu)選地，用于平坦化第三導(dǎo)電層的過程是借助于化學(xué)機(jī)械拋光(CMP)過程而進(jìn)行的。
參照圖5、圖10A、圖10B和圖10C，第三夾層絕緣層70覆蓋地形成在包括上述接觸插塞的半導(dǎo)體襯底表面上。第三夾層絕緣層70可以通過依次疊置第三絕緣層67和第二拋光終止層69而形成。第三絕緣層67可以由氧化硅制成，而第二拋光終止層69可以由氮化硅制成。第三夾層絕緣層70得以構(gòu)圖，以形成第一局部互連溝槽71I′、第二局部互連溝槽(未示出)、電源線溝槽71C和地線溝槽71S。第一局部互連溝槽71I′暴露第一和第二節(jié)點(diǎn)接觸插塞65NA和65NB、以及二者之間的第二夾層絕緣層62。第二局部互連溝槽暴露第三和第四接觸插塞65NC和65ND，以及二者之間的第二夾層絕緣層。電源線溝槽71C暴露電源線接觸插塞，并平行于字線58W。電源線溝槽71C由彼此鄰近的兩個單元共享。地線溝槽71S形成在字線58W上。地線溝槽71S的預(yù)定區(qū)域延伸以暴露地線接觸插塞。從而，兩條平行的地線溝槽71S形成在彼此相鄰的兩個單元上。兩條地線溝槽71S通過暴露出地線接觸插塞的延伸部分而得以連接。
第四導(dǎo)電層覆蓋地形成在具有第一和第二局部互連溝槽、電源線溝槽71C、和地線溝槽71S的半導(dǎo)體襯底表面上。然后，第四導(dǎo)電層被向下平坦化到第二拋光終止層69的頂面上，以形成電源線73C、第一和第二局部互連73I′和73I″、以及地線73S。優(yōu)選地，用于平坦第四導(dǎo)電層的過程借助化學(xué)機(jī)械拋光(CMP)方法進(jìn)行。電源線73C形成在電源線溝槽71C內(nèi)，并由兩個彼此相鄰的單元共享。第一和第二局部互連73I′和73I″分別形成在第一和第二局部互連溝槽內(nèi)。地線73S形成在地線溝槽71S內(nèi)。
如圖5所示，形成在彼此相鄰的兩個單元上的兩條地線73S通過這兩個單元共享的地線接觸孔(圖5中的63S)互連。從而，可以減小連接到每個單元上的地線的等效電阻，這可以改善單元的低壓特性。此外，第一和第二反相器利用兩個導(dǎo)電層交叉耦合。即，第一和第二反相器通過由第二導(dǎo)電層形成的第一和第二節(jié)點(diǎn)線58N′和58N″以及由第四導(dǎo)電層形成的第一和第二局部互連73I′和73I″交叉連接。結(jié)果，利用一個導(dǎo)電層可以在交叉連接一對反相器的傳統(tǒng)SRAM單元上實(shí)現(xiàn)更緊湊的單元。
參照圖6、圖11A、圖11B和圖11C，第四夾層絕緣層78覆蓋地形成在包括第一和第二局部互連73I′和73I″、地線73S和電源線73C的半導(dǎo)體襯底表面上。在本發(fā)明特定實(shí)施例中，第四夾層絕緣層78通過依次疊置第四絕緣層75和第三拋光終止層77而形成。第四和第三夾層絕緣層78和70連續(xù)構(gòu)圖，以形成分別暴露第一和第二位線焊點(diǎn)65B′和65B″的第一和第二位線接觸孔79B′和79B″。第五導(dǎo)電層覆蓋地形成在包括第一和第二位線接觸孔79B′和79B″的半導(dǎo)體襯底表面上。第五導(dǎo)電層向下平坦化到第三拋光終止層77的頂面上，以分別在第一和第二位線接觸孔79B′和79B″內(nèi)形成第一位線接觸插塞81B′和第二位線接觸插塞(未示出)。
第六導(dǎo)電層，例如金屬層覆蓋地形成在上述所獲結(jié)構(gòu)的表面上。第六導(dǎo)電層得以構(gòu)圖，以形成橫貫第一和第二局部互連73I′和73I″的第一和第二位線83B′和83B″。第一位線83B′覆蓋第一位線接觸插塞81B′，而第二位線83B″覆蓋第二位線接觸插塞。
在本發(fā)明再一實(shí)施例中，第四到第六導(dǎo)電層可以通過依次疊置阻擋金屬層和金屬層來形成。阻擋金屬層可以由鈦、氮化鈦、鈦/氮化鈦、鉭、氮化鉭或鉭/氮化鉭制成，金屬層可以由鋁、鎢或銅制成。
在本發(fā)明一些實(shí)施例中，第一和第二節(jié)點(diǎn)線以及第一和第二局部互連有效地設(shè)置，以實(shí)現(xiàn)一個緊湊的單元。在本發(fā)明其他實(shí)施例中，直接與第一和第二傳輸柵極電極的頂面相接觸的直的字線設(shè)置成減小或最小化字線所導(dǎo)致的RC延遲時(shí)間。從而，可以實(shí)現(xiàn)具有較快存取時(shí)間的SRAM器件。另外，兩條地線由兩個彼此相鄰的單元共享。因此，連接到每個單元上的地線的等效電阻可以得以減小或最小化，這可以改善單元的低壓特性。
雖然本發(fā)明已經(jīng)參照特定實(shí)施例加以描述，但應(yīng)該明顯理解的是，在不背離本發(fā)明范圍的前提下，對本領(lǐng)域技術(shù)人員而言，各種改進(jìn)是顯而易見的，并且可以輕易實(shí)現(xiàn)。于是，不應(yīng)當(dāng)認(rèn)為本發(fā)明被以上描述的特定實(shí)施例限制，而是應(yīng)該還包括作為其等價(jià)物的由本領(lǐng)域技術(shù)人員所實(shí)現(xiàn)的特征。
權(quán)利要求
1.一種SRAM單元，包括半導(dǎo)體襯底；半導(dǎo)體襯底內(nèi)的第一和第二有源區(qū)，第一有源區(qū)分別具有第一端和與第一端相對的第二端；第一和第二有源區(qū)上的第一柵極電極，第一柵極電極鄰近第一有源區(qū)的第一端；第一和第二有源區(qū)上的第二柵極電極，第二柵極電極基本平行于第一柵極電極，并鄰近第一有源區(qū)的第二端；第一節(jié)點(diǎn)線，其構(gòu)造成將第一有源區(qū)的第一端電連接到鄰近第一柵極電極的第二有源區(qū)，第一節(jié)點(diǎn)線基本平行于第一柵極電極；第二節(jié)點(diǎn)線，其構(gòu)造成將第一有源區(qū)的第二端電連接到鄰近第二柵極電極的第二有源區(qū)，第二節(jié)點(diǎn)線基本平行于第二柵極電極；第一局部互連，其構(gòu)造成將第一節(jié)點(diǎn)線電連接到第二柵極電極上；以及第二局部互連，其構(gòu)造成將第二節(jié)點(diǎn)線電連接到第一柵極電極上。
2.如權(quán)利要求1所述的SRAM單元，其中，第一和第二節(jié)點(diǎn)線與第一和第二有源區(qū)之間的器件隔離層的頂面相接觸。
3.如權(quán)利要求1所述的SRAM單元，其中，第一局部互連的第一端構(gòu)造成利用暴露出第一節(jié)點(diǎn)線的預(yù)定區(qū)域的第一節(jié)點(diǎn)接觸孔電連接至第一節(jié)點(diǎn)線，而與第一局部互連的第一端相對的第一局部互連的第二端構(gòu)造成利用暴露出第二柵極電極的預(yù)定區(qū)域的第二節(jié)點(diǎn)接觸孔電連接到第二柵極電極上。
4.如權(quán)利要求3所述的SRAM單元，還包括填充第一節(jié)點(diǎn)接觸孔的第一節(jié)點(diǎn)接觸插塞；以及填充第二節(jié)點(diǎn)接觸孔的第二節(jié)點(diǎn)接觸插塞。
5.如權(quán)利要求3所述的SRAM單元，其中，第二節(jié)點(diǎn)接觸孔構(gòu)造成具有與第二有源區(qū)重疊的部分。
6.如權(quán)利要求1所述的SRAM單元，其中，第二局部互連的第一端通過暴露出第二節(jié)點(diǎn)線的預(yù)定區(qū)域的第三節(jié)點(diǎn)接觸孔電連接到第二節(jié)點(diǎn)線上，而與第二局部互連的第一端相對的第二局部互連的第二端通過暴露出第一柵極電極預(yù)定區(qū)域的第四節(jié)點(diǎn)接觸孔電連接到第一柵極電極上。
7.如權(quán)利要求6所述的SRAM單元，還包括填充第三節(jié)點(diǎn)接觸孔的第三節(jié)點(diǎn)接觸插塞；以及填充第四節(jié)點(diǎn)接觸孔的第四節(jié)點(diǎn)接觸插塞。
8.如權(quán)利要求6所述的SRAM單元，其中，第四節(jié)點(diǎn)接觸孔構(gòu)造成具有與第一有源區(qū)相重疊的部分。
9.如權(quán)利要求1所述的SRAM單元，其中，第一有源區(qū)在第一和第二柵極電極之間具有被構(gòu)造成延伸到相鄰單元的一部分。
10.如權(quán)利要求9所述的SRAM單元，還包括暴露出第一有源區(qū)的被構(gòu)造成延伸到相鄰單元的該部分的電源線接觸孔，該電源線接觸孔由該SRAM單元和相鄰的單元共享。
11.如權(quán)利要求1所述的SRAM單元，其中，第二有源區(qū)包括第一延伸部分，其構(gòu)造成從電連接到第一節(jié)點(diǎn)線上的第二有源區(qū)的一部分沿與第一有源區(qū)相反的方向延伸；第二延伸部分，其構(gòu)造成從電連接到第二節(jié)點(diǎn)線上的第二有源區(qū)的一部分沿與第一有源區(qū)相反的方向延伸；以及第三延伸部分，其構(gòu)造成從第一和第二柵極電極之間的第二有源區(qū)沿與第一有源區(qū)相反的方向延伸。
12.如權(quán)利要求11所述的SRAM單元，還包括橫跨在第一和第二延伸部分上的直的字線，該直的字線平行于第一和第二局部互連設(shè)置。
13.如權(quán)利要求11所述的SRAM單元，其中，第一延伸部分具有構(gòu)造成延伸到相鄰單元的一部分，并且第二延伸部分具有被構(gòu)造成延伸到相鄰單元的一部分，CMOS SRAM單元還包括第一位線焊點(diǎn)接觸孔，其暴露出第一延伸部分的被構(gòu)造成延伸到相鄰單元的該部分，第一位線焊點(diǎn)接觸孔由SRAM單元和相鄰單元共享；以及第二位線焊點(diǎn)接觸孔，其暴露出第二延伸部分的被構(gòu)造成延伸到相鄰單元的該部分，第二位線焊點(diǎn)接觸孔由SRAM單元和相鄰單元共享。
14.如權(quán)利要求11所述的SRAM單元，其中，第三延伸部分具有被構(gòu)造成延伸到相鄰單元上的一部分，CMOS SRAM單元還包括暴露出第三延伸部分的被構(gòu)造成延伸到相鄰單元的那部分的地線接觸孔，地線接觸孔由SRAM單元和相鄰的單元共享。
15.一種SRAM單元，包括半導(dǎo)體襯底；設(shè)置在半導(dǎo)體襯底內(nèi)的第一有源區(qū)；鄰近第一有源區(qū)設(shè)置的第二有源區(qū)，第二有源區(qū)包括平行于第一有源區(qū)的驅(qū)動晶體管有源區(qū)、以及從驅(qū)動晶體管有源區(qū)的相對端沿著與第一有源區(qū)相反的方向伸出的第一和第二傳輸晶體管有源區(qū)；第一有源區(qū)和驅(qū)動晶體管有源區(qū)上的第一柵極電極；第一有源區(qū)和驅(qū)動晶體管有源區(qū)上的第二柵極電極，第二柵極電極基本上平行于第一柵極電極；第一和第二傳輸晶體管有源區(qū)上的直的字線，該直的字線基本上垂直于第一和第二柵極電極；設(shè)置在字線和第一傳輸晶體管有源區(qū)之間的第三柵極電極，第三柵極電極直接與字線的底面相接觸；以及設(shè)置在字線和第二傳輸晶體管有源區(qū)之間的第四柵極電極，第四柵極電極直接與字線的底面相接觸。
16.如權(quán)利要求15所述的SRAM單元，還包括第一節(jié)點(diǎn)線，其構(gòu)造成將鄰近第一柵極電極的第一有源區(qū)的第一端電連接到第一和第三柵極電極之間的第二有源區(qū)上，第一節(jié)點(diǎn)線平行于第一柵極電極設(shè)置；第二節(jié)點(diǎn)線，其構(gòu)造成將鄰近第二柵極電極的第一有源區(qū)的第二端電連接到第二和第四柵極電極之間的第二有源區(qū)，第二節(jié)點(diǎn)線平行于第二柵極電極設(shè)置；第一局部互連，其構(gòu)造成將第一節(jié)點(diǎn)線電連接到第二柵極電極上，第一局部互連橫穿第一節(jié)點(diǎn)線和第二柵極電極；以及第二局部互連，其構(gòu)造成將第二節(jié)點(diǎn)線電連接到第一柵極電極上，第二局部互連橫穿第二節(jié)點(diǎn)線和第一柵極電極。
17.如權(quán)利要求16所述的SRAM單元，其中，第一和第二節(jié)點(diǎn)線與第一和第二有源區(qū)之間的器件隔離層的頂面相接觸。
18.如權(quán)利要求16所述的SRAM單元，其中，第一局部互連的第一端構(gòu)造成通過暴露出第一節(jié)點(diǎn)線的預(yù)定區(qū)域的第一節(jié)點(diǎn)接觸孔電連接至第一節(jié)點(diǎn)線上，而第一局部互連的第二端構(gòu)造成通過暴露出第二柵極電極的預(yù)定區(qū)域的第二節(jié)點(diǎn)接觸孔電連接到第二柵極電極上。
19.如權(quán)利要求18所述的SRAM單元，其中，第一和第二節(jié)點(diǎn)接觸孔分別在其中包括第一和第二節(jié)點(diǎn)接觸插塞。
20.如權(quán)利要求18所述的SRAM單元，其中，第二節(jié)點(diǎn)接觸孔的一部分設(shè)置成與第二有源區(qū)重疊。
21.如權(quán)利要求16所述的SRAM單元，其中，第二局部互連的一端構(gòu)造成通過暴露出第二節(jié)點(diǎn)線的預(yù)定區(qū)域的第三節(jié)點(diǎn)接觸孔電連接到第二節(jié)點(diǎn)線上，而第二局部互連的另一端構(gòu)造成通過暴露出第一柵極電極預(yù)定區(qū)域的第四節(jié)點(diǎn)接觸孔電連接到第一柵極電極上。
22.如權(quán)利要求21所述的SRAM單元，其中，第三和第四節(jié)點(diǎn)接觸孔分別在其中包括第三和第四節(jié)點(diǎn)接觸插塞。
23.如權(quán)利要求21所述的SRAM單元，其中，第四節(jié)點(diǎn)接觸孔與第一有源區(qū)的一部分重疊。
24.如權(quán)利要求15所述的SRAM單元，其中，第一有源區(qū)具有在第一和第二柵極電極之間的被構(gòu)造成延伸到相鄰單元的一部分。
25.如權(quán)利要求24所述的SRAM單元，還包括電源線接觸孔，其被構(gòu)造成暴露出第一有源區(qū)的構(gòu)造成延伸到相鄰單元的該部分，該電源線接觸孔被構(gòu)造成由該單元和相鄰單元共享。
26.如權(quán)利要求15所述的SRAM單元，其中，第二有源區(qū)還包括接地源極區(qū)，該接地源極區(qū)從第一和第二柵極電極之間的第二有源區(qū)沿著與第一有源區(qū)相反的方向延伸，且第三和第四柵極電極設(shè)置在接地源極區(qū)的相對側(cè)上。
27.如權(quán)利要求15所述的SRAM單元，還包括第一位線焊點(diǎn)接觸孔，其暴露出第一傳輸晶體管有源區(qū)的一部分，該第一位線焊點(diǎn)接觸孔被構(gòu)造成由該單元和相鄰的單元共享；以及第二位線焊點(diǎn)接觸孔，其暴露出第二傳輸晶體管有源區(qū)的一部分，該第二位線焊點(diǎn)接觸孔構(gòu)造成由該單元和相鄰單元共享。
28.如權(quán)利要求26所述的SRAM單元，還包括地線接觸孔，其暴露出接地源極區(qū)的一部分，該地線接觸孔構(gòu)造成由該單元和相鄰單元共享。
29.一種SRAM單元，包括半導(dǎo)體襯底；設(shè)置在半導(dǎo)體襯底內(nèi)的第一有源區(qū)；鄰近第一有源區(qū)的第二有源區(qū)，第二有源區(qū)包括基本上平行于第一有源區(qū)的驅(qū)動晶體管有源區(qū)、從驅(qū)動晶體管有源區(qū)的中心區(qū)域沿著相反于第一有源區(qū)的方向延伸的接地源極區(qū)、以及從驅(qū)動晶體管有源區(qū)的相對端沿著相反于第一有源區(qū)的方向延伸的第一和第二傳輸有源區(qū)；暴露出接地源極區(qū)的一部分的地線接觸孔，地線接觸孔被構(gòu)造成由該單元和相鄰單元共享；以及橫穿第一和第二傳輸晶體管有源區(qū)的地線，地線具有延伸以覆蓋地線接觸孔并通過地線接觸孔電連接到接地源極區(qū)的一部分，該部分還被構(gòu)造成電連接到相鄰單元的地線上。
30.如權(quán)利要求29所述的SRAM單元，還包括橫貫第一有源區(qū)和驅(qū)動晶體管有源區(qū)的第一和第二柵極電極，第一和第二柵極電極設(shè)置在接地源極區(qū)的相對側(cè)上；橫穿第一傳輸晶體管有源區(qū)的第三柵極電極，第三柵極電極設(shè)置在地線之下；橫穿第二傳輸晶體管有源區(qū)的第四柵極電極，第四柵極電極設(shè)置在地線之下并與第三柵極電極分隔開；以及橫穿第一和第二傳輸晶體管有源區(qū)的直的字線，該直的字線直接與第三和第四柵極電極的頂面相接觸并設(shè)置在地線之下。
31.如權(quán)利要求30所述的SRAM單元，其中，第一有源區(qū)具有第一端和與第一端相對的第二端，該單元還包括第一節(jié)點(diǎn)線，其被構(gòu)造成將鄰近第一柵極電極的第一有源區(qū)的第一端電連接到第一和第三柵極電極之間的第二有源區(qū)，第一節(jié)點(diǎn)線基本上平行于第一柵極電極設(shè)置；第二節(jié)點(diǎn)線，其被構(gòu)造成將鄰近第二柵極電極的第一有源區(qū)的第二端電連接到第二和第四柵極電極之間的第二有源區(qū)，第二節(jié)點(diǎn)線基本平行于第二柵極電極設(shè)置；第一局部互連，其被構(gòu)造成將第一節(jié)點(diǎn)線電連接到第二柵極電極上，第一局部互連橫穿第一節(jié)點(diǎn)線和第二柵極電極；以及第二局部互連，其被構(gòu)造成將第二節(jié)點(diǎn)線電連接到第一柵極電極上，第二局部互連橫穿第二節(jié)點(diǎn)線和第一柵極電極。
32.如權(quán)利要求31所述的SRAM單元，其中，第一局部互連的第一端被構(gòu)造成通過暴露出第一節(jié)點(diǎn)線預(yù)定區(qū)域的第一節(jié)點(diǎn)接觸孔電連接到第一節(jié)點(diǎn)線上，而第一局部互連的第二端被構(gòu)造成通過暴露出第二柵極電極預(yù)定區(qū)域的第二節(jié)點(diǎn)接觸孔電連接到第二柵極電極上。
33.如權(quán)利要求32所述的SRAM單元，還包括第一節(jié)點(diǎn)接觸孔內(nèi)的第一節(jié)點(diǎn)接觸插塞和第二節(jié)點(diǎn)接觸孔內(nèi)的第二節(jié)點(diǎn)接觸插塞。
34.如權(quán)利要求32所述的SRAM單元，其中，第二節(jié)點(diǎn)接觸孔設(shè)置成與第二有源區(qū)的一部分重疊。
35.如權(quán)利要求31所述的SRAM單元，其中，第二局部互連的一端通過暴露出第二節(jié)點(diǎn)線預(yù)定區(qū)域的第三節(jié)點(diǎn)接觸孔電連接到第二節(jié)點(diǎn)線上，而第二局部互連的另一端通過暴露出第一柵極電極預(yù)定區(qū)域的第四節(jié)點(diǎn)接觸孔電連接到第一柵極電極上。
36.如權(quán)利要求35所述的SRAM單元，還包括第三節(jié)點(diǎn)接觸孔內(nèi)的第三節(jié)點(diǎn)接觸插塞以及第四節(jié)點(diǎn)接觸孔內(nèi)的第四節(jié)點(diǎn)接觸插塞。
37.如權(quán)利要求35所述的SRAM單元，其中，第四節(jié)點(diǎn)接觸孔設(shè)置成與第一有源區(qū)的一部分重疊。
38.如權(quán)利要求30所述的SRAM單元，其中，在第一和第二柵極電極之間，第一有源區(qū)的一部分被構(gòu)造成延伸到相鄰單元。
39.如權(quán)利要求38所述的SRAM單元，還包括暴露出第一有源區(qū)的被構(gòu)造成延伸到相鄰單元的該部分的電源線接觸孔，電源線接觸孔構(gòu)造成由該單元和相鄰單元共享。
40.如權(quán)利要求29所述的SRAM單元，還包括第一位線焊點(diǎn)接觸孔，其暴露出第一傳輸晶體管有源區(qū)的一部分；以及第二位線焊點(diǎn)接觸孔，其暴露出第二傳輸晶體管有源區(qū)的一部分。
41.一種SRAM器件，包括多個SRAM單元，SRAM單元中的第一個在第一方向上關(guān)于第一軸鏡像，第一軸將第一SRAM單元與第一相鄰的SRAM單元分開，在第一方向上關(guān)于第二軸鏡像，第二軸將第一SRAM單元與第二相鄰SRAM單元分開，并在基本垂直于第一方向的第二方向上關(guān)于第三軸鏡像，第三軸將第一SRAM單元與第三相鄰SRAM單元分開，第一SRAM單元和第一相鄰SRAM單元和/或第二相鄰SRAM單元中至少一個構(gòu)造成共享與第一SRAM單元的至少一條連線。
42.如權(quán)利要求41所述的SRAM器件，還包括第二軸上的公共連線，以為第一SRAM單元和第二相鄰SRAM單元提供至第一基準(zhǔn)電壓的公共連線。
43.如權(quán)利要求42所述的SRAM器件，其中，第一基準(zhǔn)電壓包括接地電壓，而公共連線包括公共接地連線，公共接地連線包括第一SRAM單元上的第一地線；第二相鄰SRAM單元上的第二地線；以及通向第一SRAM單元和第二相鄰SRAM單元的有源區(qū)的接地觸點(diǎn)，接地觸點(diǎn)定位于第二軸上；以及接地連接器部分，其從第一地線延伸到第二地線，并構(gòu)造成利用該接地觸點(diǎn)將第一地線和第二地線電連接到第一SRAM單元和第二相鄰SRAM單元的有源區(qū)上。
44.如權(quán)利要求42所述的SRAM器件，其中，第一基準(zhǔn)電壓包括電源線電壓，而公共連線包括公共電源線連線，該公共電源線連線包括通向第一SRAM單元和第一相鄰SRAM單元的有源區(qū)的電源線觸點(diǎn)，電源線接觸孔定位在第一軸上；以及第一軸的在第一SRAM單元和第一相鄰SRAM單元之間的電源線，其構(gòu)造成將電源線電連接到電源線觸點(diǎn)上。
45.如權(quán)利要求41所述的SRAM器件，其中，第一SRAM單元和第一相鄰SRAM單元各自包括第一有源區(qū)，其提供了第一和第二負(fù)載晶體管，第一有源區(qū)鄰近并基本平行于第一軸；以及第一有源區(qū)的接觸部分，其從第一有源區(qū)延伸到第一軸。
46.如權(quán)利要求45所述的SRAM器件，其中，第一SRAM單元和第二相鄰SRAM單元各自包括第二有源區(qū)，其提供了第一和第二驅(qū)動晶體管以及第一和第二傳輸晶體管，第二有源區(qū)鄰近并基本平行于第二軸，并具有第一端和與第一端相對的第二端；第二有源區(qū)的第一接觸部分，其從第二有源區(qū)的第一端延伸到第二軸；第二有源區(qū)的第二接觸部分，其從第二有源區(qū)的第二端延伸到第二軸；以及第二有源區(qū)的第三接觸部分，其在第一接觸部分和第二接觸部分之間，并延伸到第二軸。
47.如權(quán)利要求46所述的SRAM器件，還包括第一SRAM單元的第一接觸部分和第二相鄰SRAM單元的第一接觸部分上的第一觸點(diǎn)；第一SRAM單元的第二接觸部分和第二相鄰SRAM單元的第二接觸部分上的第二觸點(diǎn)；第一位線，其基本上垂直于第二軸，并構(gòu)造成利用第一觸點(diǎn)電連接到第一SRAM單元的第一接觸部分和第二相鄰SRAM單元的第一接觸部分上；以及第二位線，其基本垂直于第二軸，并構(gòu)造成利用第二觸點(diǎn)電連接到第一SRAM單元的第二接觸部分以及第二相鄰SRAM單元的第二接觸部分上。
48.如權(quán)利要求47所述的SRAM器件，其中，第一位線和第二位線延伸到第一相鄰SRAM單元和第二相鄰SRAM單元。
49.如權(quán)利要求47所述的SRAM器件，還包括第一SRAM單元的第三接觸部分以及第二相鄰SRAM單元的第三接觸部分上的第三觸點(diǎn)；以及地線，該地線基本平行于第二軸，并構(gòu)造成利用第三觸點(diǎn)電連接到第一SRAM單元的第三接觸部分以及第二相鄰SRAM單元的第三接觸部分上。
50.如權(quán)利要求49所述的SRAM器件，還包括第一SRAM單元第一有源區(qū)的接觸部分以及第一相鄰SRAM單元第一有源區(qū)的接觸部分上的第四觸點(diǎn)；以及電源線，該電源線基本平行于第一軸，并構(gòu)造成利用第四觸點(diǎn)電連接到第一SRAM單元第一有源區(qū)的接觸部分以及第一相鄰SRAM單元的第一有源區(qū)的接觸部分上。
51.如權(quán)利要求50所述的SRAM器件，其中，電源線延伸到第三相鄰SRAM單元上。
52.如權(quán)利要求46所述的SRAM器件，其中，第一SRAM單元還包括在第二有源區(qū)的第一接觸部分上并在基本平行于第二軸的方向上延伸的第一傳輸晶體管的第一柵極電極；沿著第一柵極電極的位于第二有源區(qū)的第二接觸部分上的第二傳輸晶體管的第二柵極電極；以及在基本平行于第二軸的方向上延伸的字線，該字線構(gòu)造成電連接到第一柵極電極和第二柵極電極上。
53.如權(quán)利要求52所述的SRAM器件，其中，字線直接位于第一柵極電極和第二柵極電極上。
54.如權(quán)利要求53所述的SRAM器件，還包括第一SRAM單元的字線上的第一地線；第二相鄰SRAM單元上的第二地線，其鄰近并基本平行于第二軸；以及通向第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分的接地接觸孔，接地接觸孔定位在第二軸上；以及接地連接器部分，該部分從第一地線延伸到第二地線，并構(gòu)造成利用接地接觸孔將第一地線和第二地線電連接到第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分上。
55.如權(quán)利要求54所述的SRAM器件，其中，第一地線和字線延伸到第三相鄰SRAM單元。
56.如權(quán)利要求46所述的SRAM器件，其中，第一SRAM單元還包括第一有源區(qū)和第二有源區(qū)上的第一驅(qū)動晶體管和第一負(fù)載晶體管的第一柵極電極，第一柵極電極在第一有源區(qū)的第一部分上，并在基本垂直于第一軸的方向上延伸，以穿過第二有源區(qū)的在第二有源區(qū)的第一接觸部分和第三接觸部分之間的部分；第一有源區(qū)和第二有源區(qū)上的第二驅(qū)動晶體管和第二負(fù)載晶體管的第二柵極電極，第二柵極電極在第一有源區(qū)的第二部分上，并在基本垂直于第一軸的方向上延伸，以穿過第二有源區(qū)的在第二有源區(qū)的第二接觸部分和第三接觸部分之間的部分；第一節(jié)點(diǎn)電極，其構(gòu)造成將第一有源區(qū)連接到鄰近第一柵極電極的第二有源區(qū)上；以及第二節(jié)點(diǎn)電極，其構(gòu)造成將第一有源區(qū)連接到鄰近第二柵極電極的第二有源區(qū)上。
57.如權(quán)利要求56所述的SRAM器件，還包括至第一節(jié)點(diǎn)電極的第一接觸孔，第一接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的一區(qū)域上；通向第二負(fù)載晶體管的第二柵極電極的第二接觸孔，第二接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的一區(qū)域上；通向第二節(jié)點(diǎn)電極的第三接觸孔，該第三接觸孔定位在第一有源區(qū)和襯底的靠近第一有源區(qū)的一區(qū)域之上；通向第一驅(qū)動晶體管的第一柵極電極的第四接觸孔，第四接觸孔定位在第一有源區(qū)和襯底的靠近第一有源區(qū)的區(qū)域上；第一節(jié)點(diǎn)線，其構(gòu)造成利用第一和第二接觸孔將第一節(jié)點(diǎn)電極電連接到第二負(fù)載晶體管的第二柵極電極上；以及第二節(jié)點(diǎn)線，其構(gòu)造成利用第三和第四接觸孔將第二節(jié)點(diǎn)電極電連接到第一驅(qū)動晶體管的第一柵極電極上。
58.如權(quán)利要求57所述的SRAM器件，其中，第一節(jié)點(diǎn)線和第二節(jié)點(diǎn)線基本平行于第一軸。
59.如權(quán)利要求56所述的SRAM器件，還包括通向第一節(jié)點(diǎn)電極的第一接觸孔，第一接觸孔定位于第一有源區(qū)和襯底的靠近第一有源區(qū)的區(qū)域上；通向第二驅(qū)動晶體管的第二柵極電極的第二接觸孔，第二接觸孔定位在第一有源區(qū)和襯底的靠近第一有源區(qū)的區(qū)域上；通向第二節(jié)點(diǎn)電極的第三接觸孔，第三接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的區(qū)域上；通向第一負(fù)載晶體管的第一柵極電極的第四接觸孔，第四接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的區(qū)域上；第一節(jié)點(diǎn)線，其構(gòu)造成利用第一和第二接觸孔將第一節(jié)點(diǎn)電極電連接到第二驅(qū)動晶體管的第二柵極電極上；以及第二節(jié)點(diǎn)線，其構(gòu)造成利用第三和第四接觸孔將第二節(jié)點(diǎn)電極電連接到第一負(fù)載晶體管的第一柵極電極上。
60.如權(quán)利要求41所述的SRAM器件，其中，第一電壓連線由第一SRAM單元和第一相鄰SRAM單元共享。
61.如權(quán)利要求60所述的SRAM器件，其中，第二電壓連線由第一SRAM單元和第二相鄰SRAM單元共享。
62.如權(quán)利要求61所述的SRAM器件，其中，第一位線連線和第二位線連線由第一SRAM單元和第二相鄰SRAM單元共享。
63.一種SRAM器件，包括第一SRAM單元上的第一地線；第一相鄰SRAM單元上的第二地線；以及通向第一SRAM單元和第一相鄰SRAM單元的有源區(qū)的接地觸點(diǎn)，該接地觸點(diǎn)定位在將第一SRAM單元與第一相鄰SRAM單元分開的軸線上；以及接地連接器部分，其從第一地線延伸到第二地線，并構(gòu)造成利用接地觸點(diǎn)將第一地線和第二地線電連接到第一SRAM單元和第一相鄰SRAM單元的有源區(qū)上。
64.如權(quán)利要求63所述的SRAM器件，其中，第一地線、第二地線和將第一SRAM單元與第一相鄰SRAM單元分開的軸線基本上平行。
65.如權(quán)利要求64所述的SRAM器件，其中，第一地線定位在第一SRAM單元的字線上，而第二地線定位在第二SRAM單元的字線上。
66.一種SRAM器件，包括多個SRAM單元，SRAM單元中的第一個在第一方向上關(guān)于第一軸鏡像，第一軸將第一SRAM單元與第一相鄰SRAM單元分開，在第一方向上關(guān)于第二軸鏡像，第二軸將第一SRAM單元與第二相鄰SRAM單元分開；其中，第一SRAM單元和第一相鄰SRAM單元各自包括第一有源區(qū)，其提供了第一和第二負(fù)載晶體管，第一有源區(qū)鄰近并基本平行于第一軸；以及第一有源區(qū)的接觸部分，其從第一有源區(qū)延伸到第一軸；其中，第一SRAM單元和第二相鄰SRAM單元各自包括第二有源區(qū)，其提供了第一和第二驅(qū)動晶體管以及第一和第二傳輸晶體管，第二有源區(qū)鄰近并基本平行于第二軸，并具有第一端和與第一端相對的第二端；第二有源區(qū)的第一接觸部分，其從第二有源區(qū)的第一端延伸到第二軸；第二有源區(qū)的第二接觸部分，其從第二有源區(qū)的第二端延伸到第二軸；以及第二有源區(qū)的第三接觸部分，其在第一接觸部分和第二接觸部分之間，并延伸到第二軸。
67.如權(quán)利要求66所述的SRAM器件，還包括第一SRAM單元的第一接觸部分和第二相鄰SRAM單元的第一接觸部分上的第一觸點(diǎn)；第一SRAM單元的第二接觸部分和第二相鄰SRAM單元的第二接觸部分上的第二觸點(diǎn)；第一位線，其基本垂直于第二軸，并構(gòu)造成利用第一觸點(diǎn)電連接到第一SRAM單元的第一接觸部分和第二相鄰SRAM單元的第一接觸部分上；以及第二位線，其基本垂直于第二軸，并構(gòu)造成利用第二觸點(diǎn)電連接到第一SRAM單元的第二接觸部分和第二相鄰SRAM單元的第二接觸部分上。
68.如權(quán)利要求67所述的SRAM器件，其中，第一位線和第二位線延伸到第一相鄰SRAM單元和第二相鄰SRAM單元。
69.如權(quán)利要求67所述的SRAM器件，還包括第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分上的第三觸點(diǎn)；以及地線，其基本平行于第二軸，并構(gòu)造成利用第三觸點(diǎn)電連接到第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分上。
70.如權(quán)利要求69所述的SRAM器件，還包括第一SRAM單元第一有源區(qū)的接觸部分以及第一相鄰SRAM單元的第一有源區(qū)的接觸部分上的第四觸點(diǎn)；以及電源線，其基本平行于第一軸，并構(gòu)造成利用第四觸點(diǎn)電連接到第一SRAM單元的第一有源區(qū)的接觸部分和第一相鄰SRAM單元的第一有源區(qū)的接觸部分上。
71.如權(quán)利要求70所述的SRAM器件，其中，電源線延伸到第三相鄰SRAM單元上。
72.如權(quán)利要求66所述的SRAM器件，其中，第一SRAM單元還包括第二有源區(qū)的第一接觸部分上且在基本平行于第二軸的方向上延伸的第一傳輸晶體管的第一柵極電極；沿著第一柵極電極的軸線處于第二有源區(qū)的第二接觸部分上的第二傳輸晶體管的第二柵極電極；以及在基本平行于第二軸的方向上延伸的字線，其構(gòu)造成電連接到第一柵極電極和第二柵極電極。
73.如權(quán)利要求72所述的SRAM器件，其中，字線直接在第一柵極電極和第二柵極電極上。
74.如權(quán)利要求73所述的SRAM器件，還包括第一SRAM單元的字線上的第一地線；靠近并基本平行于第二軸的第二相鄰SRAM單元上的第二地線；以及通向第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分的接地接觸孔，該接地接觸孔定位在第二軸上；以及接地連接器部分，其從第一地線延伸到第二地線，并構(gòu)造成利用接地接觸孔將第一地線和第二地線電連接到第一SRAM單元的第三接觸部分和第二相鄰SRAM單元的第三接觸部分上。
75.如權(quán)利要求74所述的SRAM器件，其中，第一地線和字線延伸到第三相鄰SRAM單元上。
76.如權(quán)利要求66所述的SRAM器件，其中，第一SRAM單元還包括第一有源區(qū)和第二有源區(qū)上的第一驅(qū)動晶體管和第一負(fù)載晶體管的第一柵極電極，第一柵極電極在第一有源區(qū)的第一部分上，并在基本垂直于第一軸的方向上延伸，以穿過第二有源區(qū)的在第二有源區(qū)的第一接觸部分和第三接觸部分之間的部分；第一有源區(qū)和第二有源區(qū)上的第二驅(qū)動晶體管和第二負(fù)載晶體管的第二柵極電極，第二柵極電極在第一有源區(qū)的第二部分上，并在基本垂直于第一軸的方向上延伸，以穿過第二有源區(qū)的在第二有源區(qū)的第二接觸部分和第三接觸部分之間的部分；第一節(jié)點(diǎn)電極，其構(gòu)造成將第一有源區(qū)連接到靠近第一柵極電極的第二有源區(qū)上；以及第二節(jié)點(diǎn)電極，其構(gòu)造成將第一有源區(qū)連接到靠近第二柵極電極的第二有源區(qū)上。
77.如權(quán)利要求76所述的SRAM器件，還包括通向第一節(jié)點(diǎn)電極的第一接觸孔，第一接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的區(qū)域上；通向第二負(fù)載晶體管的第二柵極電極的第二接觸孔，第二接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的區(qū)域上；通向第二節(jié)點(diǎn)電極的第三接觸孔，第三接觸孔定位在第一有源區(qū)和襯底的靠近第一有源區(qū)的區(qū)域上；通向第一驅(qū)動晶體管的第一柵極電極的第四接觸孔，第四接觸孔定位在第一有源區(qū)和襯底的靠近第一有源區(qū)的區(qū)域上；第一節(jié)點(diǎn)線，其構(gòu)造成利用第一和第二接觸孔將第一節(jié)點(diǎn)電極電連接到第二負(fù)載晶體管的第二柵極電極上；以及第二節(jié)點(diǎn)線，其構(gòu)造成利用第三和第四接觸孔將第二節(jié)點(diǎn)電極電連接到第一驅(qū)動晶體管的第一柵極電極上。
78.如權(quán)利要求77所述的SRAM器件，其中，第一節(jié)點(diǎn)線和第二節(jié)點(diǎn)線基本上平行于第一軸。
79.如權(quán)利要求76所述的SRAM器件，還包括通向第一節(jié)點(diǎn)電極的第一接觸孔，第一接觸孔定位在第一有源區(qū)和襯底的靠近第一有源區(qū)的區(qū)域上；通向第二驅(qū)動晶體管的第二柵極電極的第二接觸孔，第二接觸孔定位在第一有源區(qū)和襯底的靠近第一有源區(qū)的區(qū)域上；通向第二節(jié)點(diǎn)電極的第三接觸孔，第三接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的區(qū)域上；通向第一負(fù)載晶體管的第一柵極電極的第四接觸孔，第四接觸孔定位在第二有源區(qū)和襯底的靠近第二有源區(qū)的區(qū)域上；第一節(jié)點(diǎn)線，其構(gòu)造成利用第一和第二接觸孔將第一節(jié)點(diǎn)電極電連接到第二驅(qū)動晶體管的第二柵極電極上；以及第二節(jié)點(diǎn)線，其構(gòu)造成利用第三和第四接觸孔將第二節(jié)點(diǎn)電極電連接到第一負(fù)載晶體管的第一柵極電極上。
80.一種SRAM單元，包括第一金屬化層，其包括用于第一和第二傳輸晶體管、第一和第二驅(qū)動晶體管以及第一和第二負(fù)載晶體管的柵極電極；第二金屬化層，其包括第一和第二節(jié)點(diǎn)線互連以及一條字線，第一節(jié)點(diǎn)互連線構(gòu)造成電連接第一傳輸晶體管、第一負(fù)載晶體管和第一驅(qū)動晶體管，而第二節(jié)點(diǎn)互連線構(gòu)造成電連接第二傳輸晶體管、第二負(fù)載晶體管和第二驅(qū)動晶體管；以及第三金屬化層，其包括第一和第二局部互連、電源線和地線連線，第一局部互連構(gòu)造成將第一節(jié)點(diǎn)線電連接到第二驅(qū)動晶體管和第二負(fù)載晶體管的柵極電極上，而第二局部互連構(gòu)造成將第二節(jié)點(diǎn)線電連接到第一驅(qū)動晶體管和第一負(fù)載晶體管的柵極電極上。
81.如權(quán)利要求80所述的SRAM單元，其中，第一驅(qū)動晶體管和第一負(fù)載晶體管的柵極電極包括第一公共電極，而第二驅(qū)動晶體管和第二負(fù)載晶體管的柵極電極包括第二公共電極。
82.如權(quán)利要求81所述的SRAM單元，其中，第一公共電極和第二公共電極基本彼此平行。
83.如權(quán)利要求82所述的SRAM單元，其中，第一和第二傳輸晶體管的柵極電極包括第一和第二分隔電極，且第一和第二分隔電極基本垂直于第一和第二公共電極。
84.如權(quán)利要求83所述的SRAM單元，其中，第一和第二節(jié)點(diǎn)線互連基本平行于第一和第二公共電極。
85.如權(quán)利要求84所述的SRAM單元，其中，字線基本平行于第一和第二分隔電極。
86.如權(quán)利要求85所述的SRAM單元，其中，字線直接處于第一和第二傳輸晶體管的柵極電極上。
87.如權(quán)利要求84所述的SRAM單元，還包括第四金屬化層，該層包括第一和第二位線，該第一和第二位線分別接觸第一和第二公共柵極電極。
88.如權(quán)利要求87所述的SRAM單元，其中，至第一和第二位線的連線是在將SRAM單元與相鄰SRAM單元分開的軸線處形成的，并由相鄰的SRAM單元所共享。
89.如權(quán)利要求84所述的SRAM單元，其中，第一和第二局部互連基本垂直于第一和第二公共柵極電極以及第一和第二節(jié)點(diǎn)線互連。
90.如權(quán)利要求80所述的SRAM單元，其中，電源線沿著將SRAM單元與相鄰的SRAM單元分開的軸線設(shè)置在SRAM單元四周，并與相鄰的SRAM單元共享。
91.如權(quán)利要求80所述的SRAM單元，其中，地線包括SRAM單元的字線上的第一地線；接地連接器部分，該部分從第一地線延伸到將SRAM單元與相鄰SRAM單元分開的軸線上，并構(gòu)造成利用與相鄰SRAM單元共享的觸點(diǎn)將第一地線電連接到SRAM單元上。
92.一種SRAM單元，包括第一金屬化層，該層包括用于第一和第二傳輸晶體管、第一和第二驅(qū)動晶體管以及第一和第二負(fù)載晶體管的柵極電極，其中，第一驅(qū)動晶體管和第一負(fù)載晶體管的柵極電極包括第一公共電極，而第二驅(qū)動晶體管和第二負(fù)載晶體管的柵極電極包括第二公共電極。
93.如權(quán)利要求92所述的SRAM單元，還包括第二金屬化層，該層包括第一和第二節(jié)點(diǎn)線互連、以及一條字線，第一節(jié)點(diǎn)互連線構(gòu)造成電連接第一傳輸晶體管、第一負(fù)載晶體管和第一驅(qū)動晶體管，而第二節(jié)點(diǎn)互連線構(gòu)造成電連接第二傳輸晶體管、第二負(fù)載晶體管和第二驅(qū)動晶體管。
94.如權(quán)利要求93所述的SRAM單元，還包括第三金屬化層，該層包括第一和第二局部互連、電源線和地線連線，第一局部互連構(gòu)造成將第一節(jié)點(diǎn)線電連接到第二驅(qū)動晶體管和第二負(fù)載晶體管的柵極電極上，而第二局部互連構(gòu)造成將第二節(jié)點(diǎn)線電連接到第一驅(qū)動晶體管和第一負(fù)載晶體管的柵極電極上。
95.如權(quán)利要求94所述的SRAM單元，還包括第四金屬化層，該層包括分別接觸第一和第二公共柵極電極的第一位線和第二位線。
96.如權(quán)利要求93所述的SRAM單元，其中，電源線和地線由相鄰的SRAM單元共享。
97.如權(quán)利要求93所述的SRAM單元，其中，字線直接在第一和第二傳輸晶體管的柵極電極上。
98.如權(quán)利要求95所述的SRAM單元，其中，至第一和第二位線的連線由相鄰的SRAM單元共享。
全文摘要
本發(fā)明公開一種SRAM單元和器件。SRAM單元可與相鄰單元共享連線，該連線包括接地、電源電壓和/或位線連線。還提供包括設(shè)在半導(dǎo)體襯底中的第一和第二有源區(qū)的SRAM單元和器件。平行的第一和第二柵極電極橫穿第一和第二有源區(qū)。第一有源區(qū)靠近第一柵極電極的一端通過平行于第一柵極電極的第一節(jié)點(diǎn)線電連接至靠近第一柵極電極的第二有源區(qū)，而第一有源區(qū)靠近第二柵極電極的另一端經(jīng)平行于第二柵極電極的第二節(jié)點(diǎn)線電連接至靠近第二柵極電極的第二有源區(qū)。第一節(jié)點(diǎn)線經(jīng)橫穿第一節(jié)點(diǎn)線的第一局部互連電連接至第二柵極電極，第二節(jié)點(diǎn)線經(jīng)橫穿第二節(jié)點(diǎn)線的第二局部互連電連接至第一柵極電極。另外字線可直接接觸SRAM單元的傳輸晶體管的柵極電極。
文檔編號H01L27/11GK1433078SQ03100919
公開日2003年7月30日 申請日期2003年1月7日 優(yōu)先權(quán)日2002年1月7日
發(fā)明者金成奉, 鄭舜文, 樸宰均 申請人:三星電子株式會社