專利名稱：靜態(tài)隨機存取存儲單元結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器組件，且特別是涉及一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)及其制造方法。
背景技術(shù)：
當(dāng)半導(dǎo)體進入深次微米(Deep Sub-Micron)的制作工藝時，組件的尺寸逐漸縮小，對于存儲器組件而言，也就是代表存儲單元尺寸愈來愈小。另一方面，隨著信息電子產(chǎn)品(如計算機、移動電話、數(shù)字相機或個人數(shù)字助理(Personal Digital Assistant，PDA))需要處理、儲存的數(shù)據(jù)日益增加，在這些信息電子產(chǎn)品中所需的存儲器容量也就愈來愈大。對于這種尺寸變小而存儲器容量卻需要增加的情形，如何制造尺寸縮小、高積集度，又能兼顧其質(zhì)量的存儲器組件是產(chǎn)業(yè)的一致目標(biāo)。
隨機存取存儲器(Random Access Memory，RAM)為一種揮發(fā)性的(volatile)存儲器，而廣泛的應(yīng)用于信息電子產(chǎn)品中。一般而言，隨機存取存儲器包括靜態(tài)隨機存取存儲器(Static Random Access Memory，SRAM)與動態(tài)隨機存取存儲器(Dynamic Random Access Memory，DRAM)。
SRAM為以存儲單元(memory cell)內(nèi)晶體管之導(dǎo)電狀態(tài)來儲存數(shù)字訊號，依照設(shè)計的方式，現(xiàn)有的SRAM存儲單元可以由四個晶體管與兩個電阻(4T2R)組成或是由六個晶體管(6T)所構(gòu)成。DRAM則是以存儲單元內(nèi)電容之帶電荷(Charging)狀態(tài)來儲存數(shù)字訊號，依照設(shè)計的方式，DRAM存儲單元通常是一個晶體管與一個電容器(包括堆棧式電容器或是深溝渠式電容器)所構(gòu)成。
SRAM對于數(shù)據(jù)處理之速度較快，且其制作工藝可與互補式金氧半導(dǎo)體晶體管(Complementary Metal Oxide Semiconductor，CMOS)的制作工藝整合在一起。因此，SRAM之制作工藝較為簡便。然而，SRAM之缺點為存儲單元所占的面積大(以現(xiàn)有制作工藝技術(shù)而言，具有六個晶體管的SRAM之存儲單元尺寸(cell size)會是DRAM之存儲單元尺寸的10至16倍大。)，而無法有效提高集積度。另一方面，雖然DRAM之存儲單元所占據(jù)的面積較SRAM所占據(jù)的面積小，但是DRAM需要制作電容器，所以其制作工藝較SRAM的制作工藝較為復(fù)雜且成本也會較高。
近年來，業(yè)界提出一種1T-SRAM(亦即所謂pseudo-SRAM)，其系在維持原來SRAM的外圍電路架構(gòu)的情況下，以DRAM的存儲單元(1T1C)取代SRAM存儲單元(6T或4T2R)，達到縮小存儲單元尺寸與高集積度的目的，同時維持SRAM免數(shù)據(jù)更新(refresh)及低隨機存取周期的優(yōu)點。因此，1T-SRAM可以成為傳統(tǒng)靜態(tài)隨機存取存儲器與動態(tài)隨機存取存儲器的替代方案。
然而，目前業(yè)界通常是以DRAM之制作工藝(如美國專利US6468855號案、美國專利US6573548號案)來制作1T-SRAM，而具有其制作工藝復(fù)雜、制造成本較高的問題點。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在于提供一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)及其制造方法，其制作工藝步驟簡單，可以增加組件集積度與減少制作工藝成本。
本發(fā)明提出一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)，包括設(shè)置有組件隔離結(jié)構(gòu)，以定義出有源區(qū)之基底，其中在有源區(qū)中具有第一開口、設(shè)置于基底之有源區(qū)上的晶體管，且此晶體管之源極區(qū)與第一開口相連接、設(shè)置于第一開口上之上電極，此上電極并填滿第一開口與設(shè)置于上電極與基底之間的電容介電層。
在上述之靜態(tài)隨機存取存儲單元結(jié)構(gòu)中，在組件隔離結(jié)構(gòu)中更具備有第二開口，此第二開口暴露出部分組件隔離結(jié)構(gòu)側(cè)壁之基底。且上電極包括設(shè)置于第二開口上并填滿第二開口。
在上述之結(jié)構(gòu)中，由于在有源區(qū)中設(shè)置第一開口，并將上電極設(shè)置于此開口中，因此上電極與下電極之間所夾的面積可以增加，而可以增加儲存電容。此外，若在組件隔離結(jié)構(gòu)中更設(shè)置有暴露出部分組件隔離結(jié)構(gòu)側(cè)壁之基底的第二開口，則可以使儲存電容更為增加，并且可以縮小組件尺寸。
本發(fā)明又提供一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)，包括設(shè)置有組件隔離結(jié)構(gòu)，以定義出有源區(qū)之基底，其中在有源區(qū)中具有一開口，且此開口部分位于組件隔離結(jié)構(gòu)中、設(shè)置于開口中之下電極、設(shè)置于開口上之上電極，此上電極并填滿開口、設(shè)置于上電極與下電極之間的電容介電層與設(shè)置于基底之有源區(qū)上之晶體管，且此晶體管之一源極區(qū)電性連接下電極。
在上述之結(jié)構(gòu)中，由于在基底中設(shè)置部分位于有源區(qū)中，且部分位于組件隔離結(jié)構(gòu)中之開口，并將上電極設(shè)置于此開口中，上電極與下電極之間所夾的面積增大，因此與平面結(jié)構(gòu)之電容器相比，可以增加電容3～4倍。而且，部分上電極設(shè)置于組件隔離結(jié)構(gòu)中，因此可以縮小組件尺寸。
本發(fā)明再提供一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)，包括設(shè)置有組件隔離結(jié)構(gòu)，以定義出第一有源區(qū)與第二有源區(qū)之基底，其中在第一有源區(qū)與第二有源區(qū)之間的組件隔離結(jié)構(gòu)具有一開口暴露出部分組件隔離結(jié)構(gòu)側(cè)壁之基底、分別設(shè)置于基底之第一有源區(qū)與第二有源區(qū)上之第一晶體管與一第二晶體管，且第一晶體管與第二晶體管之源極區(qū)分別與開口相連接、設(shè)置于開口上，并填滿開口之上電極與設(shè)置于上電極與基底之間的電容介電層。
在上述之靜態(tài)隨機存取存儲單元結(jié)構(gòu)中，于組件隔離結(jié)構(gòu)底部的基底中設(shè)置有隔離摻雜區(qū)，以增強組件隔離效果。而且，由于在組件隔離結(jié)構(gòu)中設(shè)置開口，并將上電極設(shè)置于此開口中，使得上電極與下電極之間所夾的面積增大，因此與平面結(jié)構(gòu)之電容器相比，可以增加電容2～4倍。此外，由于上電極設(shè)置于組件隔離結(jié)構(gòu)中，因此可以縮小組件尺寸。
本發(fā)明提供一種靜態(tài)隨機存取存儲單元的制造方法，此方法系先于基底中形成組件隔離結(jié)構(gòu)，以定義出有源區(qū)。接著于基底中形成位于有源區(qū)中之第一開口后，于基底上形成介電層，并于第一開口中形成電容介電層。然后，于基底上形成柵極，并于第一開口上形成上電極，此上電極填滿第一開口。之后，以柵極與上電極為罩幕于基底中形成源極/漏極區(qū)。
在上述之方法中，于基底中形成第一開口之步驟中，還包括于組件隔離結(jié)構(gòu)中形成暴露出部分該組件隔離結(jié)構(gòu)側(cè)壁之基底的第二開口。而且，于基底上形成介電層，并于開口中形成電容介電層之步驟中，還包括于第二開口中形成電容介電層。另外，于基底上形成柵極，并于第一開口上形成上電極之步驟中，還包括形成填滿第二開口之上電極。
在上述之方法中，于基底中形成第一開口之步驟中，也可使第一開口部分位于組件隔離結(jié)構(gòu)中。而且，于基底中形成第一開口之步驟之后與于基底上形成介電層，并于第一開口中形成電容介電層之步驟之前，也可于第一開口中形成下電極。
在上述方法中，由于在有源區(qū)上形成有第一開口，且上電極系形成于此第一開口上，并填滿此第一開口，因此上電極與下電極之間所夾的面積可以增大，而可以增加儲存電容。
而且，若在組件隔離結(jié)構(gòu)中形成有第二開口，并使電容介電層與上電極也形成于此第二開口中，可以更為增加儲存電容。其中，第一開口與第二開口是在同一制作工藝中形成的，因此制作工藝步驟并不會增加。
此外，若形成的第一開口有一部分位于組件隔離結(jié)構(gòu)中，則不但可以增加儲存電容，也可以縮小組件尺寸。
另外，晶體管之柵極與電容器的上電極系同時形成的，因此可以簡化制作工藝，進而降低成本。
本發(fā)明提供一種靜態(tài)隨機存取存儲單元的制造方法，此方法是先于基底中形成組件隔離結(jié)構(gòu)，以定義出第一有源區(qū)與第二有源區(qū)。接著，于第一有源區(qū)與第二有源區(qū)之間的組件隔離結(jié)構(gòu)中形成一開口，此開口暴露出部分組件隔離結(jié)構(gòu)側(cè)壁之基底。于基底上形成介電層，并于開口中形成電容介電層后，于基底上形成第一柵極與第二柵極，并于開口上形成填滿開口之上電極。然后，以第一柵極、第二柵極與上電極為罩幕，于基底中形成源極/漏極區(qū)。
在上述方法中，于第一有源區(qū)與第二有源區(qū)之間的組件隔離結(jié)構(gòu)中形成開口之步驟之后與于基底上形成介電層，并于開口中形成電容介電層之步驟之前，可于開口所暴露之組件隔離結(jié)構(gòu)底部形成隔離摻雜區(qū)。而且，于第一有源區(qū)與第二有源區(qū)之間的組件隔離結(jié)構(gòu)中形成開口之步驟中，還包括使第一開口部分位于第一有源區(qū)與第二有源區(qū)中。
在上述方法中，于組件隔離結(jié)構(gòu)中形成開口，并于此開口中形成上電極，使得上電極與下電極之間所夾的面積增大，因此與平面結(jié)構(gòu)之電容器相比，可以增加電容2～4倍。而且，上電極系形成于組件隔離結(jié)構(gòu)中，且第一晶體管與第二晶體管所連接的電容器共享一個上電極，因此可以縮小組件尺寸。
而且，第一晶體管、第二晶體管與電容器的上電極系同時形成的，因此可以簡化制作工藝，進而降低成本。


為使本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合所附圖式，作詳細(xì)說明如下圖1A與圖1B為分別繪示依照本發(fā)明第一實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。
圖2A至圖2D為本發(fā)明第一實施例之制造流程剖面圖。
圖3A與圖3B為分別繪示依照本發(fā)明第二實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。
圖4A至圖4D為本發(fā)明第二實施例之制造流程剖面圖。
圖5A與圖5B為分別繪示依照本發(fā)明第三實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。
圖6A至圖6D為本發(fā)明第三實施例之制造流程剖面圖。
圖7A與圖7B為分別繪示依照本發(fā)明第四實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。
圖8A至圖8D為本發(fā)明第四實施例之制造流程剖面圖。
附圖標(biāo)記說明100、200、300、400基底102、202、302、402組件隔離結(jié)構(gòu)104、204、304、404a、404b有源區(qū)106、206a、206b、306、406開口108、208、308、408N型井區(qū)110、210、310、410a、410b存取晶體管111a、211a、311a、411a淡摻雜區(qū)111b、211b、311b、411b濃摻雜區(qū)112a、212a、312a、412a’、412a”源極區(qū)112b、212b、312b、412b’、412b”漏極區(qū)114、126、214、226、314、326、414、426a、426b柵極115、215、315、415a、415b通道區(qū)(下電極)116、124、216、224、316、324、416、424a、424b柵介電層118、218、318、418儲存晶體管120、220、320、420介電層122、222、322、422導(dǎo)體層
128、228、328、428間隙壁具體實施方式
第一實施例圖1A與圖1B為分別繪示依照本發(fā)明第一實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。其中圖1B為圖1A中沿A-A’線之剖面圖。
請同時參照圖1A與圖1B，本發(fā)明之靜態(tài)隨機存取存儲單元結(jié)構(gòu)包括基底100、存取晶體管110與儲存晶體管118。
此基底100例如是P型硅基底，在此基底100中例如設(shè)置有N型井區(qū)108。而且，在基底100中設(shè)置有組件隔離結(jié)構(gòu)102，以定義出有源區(qū)104，此有源區(qū)104中具有一開口106。
存取晶體管110例如是設(shè)置于基底100之有源區(qū)106上。存取晶體管110例如是由柵極126、柵介電層124、源極區(qū)112a、漏極區(qū)112b所構(gòu)成。晶體管110之源極區(qū)112a與開口106相連接。晶體管110例如是P通道金氧半導(dǎo)體晶體管(PMOS)。
儲存晶體管118例如是設(shè)置于開口106上，并填滿開口106。儲存晶體管118之柵極114作為儲存電容器之上電極，且部分柵極114例如是會延伸至有源區(qū)104與組件隔離結(jié)構(gòu)102。儲存晶體管118例如是設(shè)置于柵極114與基底100之間。柵介電層116系作為儲存電容器之電容介電層。柵介電層116之材質(zhì)包括氧化硅、氮氧化硅、或氧化硅/氮化硅/氧化硅等。儲存晶體管118之通道區(qū)115系作為電容器之下電極。而且，儲存晶體管118與存取晶體管110共享源極區(qū)112a。
在上述之結(jié)構(gòu)中，由于在有源區(qū)104中設(shè)置開口106，并將儲存晶體管118設(shè)置于此開口106中，因此柵極114(上電極)114與通道區(qū)115(下電極)之間所夾的面積可以增加。本實施例之電容器與平面結(jié)構(gòu)之電容器相比，可以增加電容2～4倍，并且可以縮小組件尺寸。
圖2A至圖2D為本發(fā)明第一實施例之制造流程剖面圖。圖2A至圖2D為圖1A中沿A-A’線之剖面圖。在圖2A至圖2D中，構(gòu)件與圖1A、圖1B相同者，給予相同之標(biāo)號并省略其說明。
首先，請參照圖2A，提供一基底100，此基底100例如是P型硅基底。接著，于此基底100中形成N型井區(qū)108。然后，于基底100中形成組件隔離結(jié)構(gòu)102，以定義出有源區(qū)104。組件隔離結(jié)構(gòu)102的形成方法例如是淺溝渠隔離法(Shallow Trench Isolation，STI)或局部區(qū)域熱氧化法(LocalOxidation，LOCOS)。
然后，于基底100中形成開口106，此開口106例如是位于有源區(qū)104中，且開口106和組件隔離結(jié)構(gòu)102之間具有一段距離。開口106之形成方法例如是微影蝕刻法。
接著，請參照圖2B，于基底100上形成一層介電層120。介電層120之材質(zhì)例如是氧化硅，其形成方法例如是熱氧化法。當(dāng)然，介電層120之材質(zhì)也可以是氧化硅/氮化硅/氧化硅。然后，于介電層120上形成一層導(dǎo)體層122，此導(dǎo)體層122之材質(zhì)例如是摻雜多晶硅，其形成方法例如是化學(xué)氣相沉積法。
接著，請參照圖2C，圖案化導(dǎo)體層122與介電層120，以形成柵極124、柵介電層126、柵極114(上電極)與柵介電層116(電容介電層)。其中柵極114(上電極)填滿開口106，且一部份的柵極114(上電極)覆蓋于組件隔離結(jié)構(gòu)102上。圖案化導(dǎo)體層122與介電層120之方法例如是微影蝕刻法。
之后，請參照圖2D，以柵極126、柵極114(上電極)為罩幕，于基底100中注入摻質(zhì)而形成淡摻雜區(qū)111a。注入摻質(zhì)之方法例如是離子注入法，注入之摻質(zhì)例如是P型離子。接著，于柵極126、柵極114(上電極)之側(cè)壁形成間隙壁128。間隙壁128之形成方法例如是先在基底100上沉積一層絕緣層(未圖示)，然后，再以各向異性蝕刻法回蝕以形成之。然后，以具有間隙壁128之柵極126、柵極114(上電極)為罩幕，于基底100中注入摻質(zhì)而形成濃摻雜區(qū)111b。注入摻質(zhì)之方法例如是離子注入法，注入之摻質(zhì)例如是P型離子。其中淡摻雜區(qū)111a、濃摻雜區(qū)111b構(gòu)成源極區(qū)112a與漏極區(qū)112b。而柵極126、柵介電層124、源極區(qū)112a與漏極區(qū)112b構(gòu)成存取晶體管110。柵極114(上電極)、柵介電層116(電容介電層)、源極區(qū)112a構(gòu)成儲存晶體管118，而儲存晶體管118之通道區(qū)115則作為下電極。因此，柵極114(上電極)、柵介電層116(電容介電層)、通道區(qū)115(下電極)構(gòu)成電容器。之后，完成1T-SRAM之制作工藝為本領(lǐng)域的技術(shù)人員所周知，在此不再贅述。
依照本發(fā)明實施例所述，本發(fā)明于有源區(qū)104中形成有開口106，并將儲存晶體管118設(shè)置于此開口106中，因此柵極114(上電極)與通道區(qū)115(下電極)之間所夾的面積可以增加，而可以增加儲存電容。而且本實施例之電容器與現(xiàn)有平面結(jié)構(gòu)之電容器相比，可以增加電容2～4倍，并且可以縮小組件尺寸。
而且，存取晶體管110與作為電容器的儲存晶體管118同時形成的，因此可以簡化制作工藝，進而降低成本。
第二實施例圖3A與圖3B為分別繪示依照本發(fā)明第二實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。其中圖3B為圖3A中沿B-B’線之剖面圖。
請同時參照圖3A與圖3B，本發(fā)明的靜態(tài)隨機存取存儲單元結(jié)構(gòu)包括基底200、存取晶體管210與儲存晶體管218。
此基底200例如是P型硅基底，在此基底200中例如設(shè)置有N型井區(qū)208。而且，在基底200中設(shè)置有組件隔離結(jié)構(gòu)202，以定義出有源區(qū)204。此有源區(qū)204中具有開口206a；在組件隔離結(jié)構(gòu)202中具有開口206b，開口206b暴露出部分組件隔離結(jié)構(gòu)202側(cè)壁之基底200。
存取晶體管210例如是設(shè)置于基底200之有源區(qū)204上，且存取晶體管210之源極區(qū)212a與開口206a相連接。存取晶體管210例如是P通道金氧半導(dǎo)體晶體管(PMOS)。
儲存晶體管218例如是設(shè)置于開口206a與開口206b上，并填滿開口206與開口206b。儲存晶體管218之柵極214作為儲存電容器之上電極，且柵極214覆蓋部分有源區(qū)204與組件隔離結(jié)構(gòu)202。儲存晶體管218之柵介電層216例如是設(shè)置于柵極214與基底200之間。柵介電層216系作為儲存電容器之電容介電層。柵介電層216之材質(zhì)包括氧化硅、氮氧化硅、或氧化硅/氮化硅/氧化硅等。儲存晶體管218之通道區(qū)215作為電容器之下電極。儲存晶體管218與存取晶體管210共享源極區(qū)212a。
在上述之結(jié)構(gòu)中，由于在有源區(qū)204與組件隔離結(jié)構(gòu)中分別設(shè)置有開口206a、開口206b，且儲存晶體管218設(shè)置于此開口206a、開口206b上，并填滿開口206a、開口206b，因此柵極214(上電極)與通道區(qū)215(下電極)之間所夾的面積可以增大，而可以增加儲存電容。而且本實施例之電容器與第一實施例之電容器相比，可以更為增加儲存電容。
圖4A至圖4D為本發(fā)明第一實施例之制造流程剖面圖。圖4A至圖4D為圖3A中沿B-B’線之剖面圖。在圖4A至圖4D中，構(gòu)件與圖3A、圖3B相同者，給予相同之標(biāo)號并省略其說明。另外，圖4B至圖4D之步驟與圖2B至圖2D之步驟相似，為簡化起見，只針對與圖2B至圖2D之步驟不同者做說明。
首先，請參照圖4A，提供一基底200，此基底200例如是P型硅基底。接著，于此基底200中形成N型井區(qū)208。然后，于基底200中形成組件隔離結(jié)構(gòu)202，以定義出有源區(qū)204。組件隔離結(jié)構(gòu)202的形成方法例如是淺溝渠隔離法(Shallow Trench Isolation，STI)或局部區(qū)域熱氧化法(LocalOxidation，LOCOS)。
然后，于基底200中形成開口206a與開口206b。開口206a例如是位于有源區(qū)204中，且開口206a和組件隔離結(jié)構(gòu)202之間具有一段距離。開口206b例如是位于組件隔離結(jié)構(gòu)202中，且開口206b暴露出部分組件隔離結(jié)構(gòu)202側(cè)壁之基底200。開口206a與開口206b之形成方法例如是微影蝕刻法。
接著，請參照圖4B，依序于基底200上形成一層介電層220與一層導(dǎo)體層222。其中，導(dǎo)體層222至少填滿開口206a與開口206b。
接著，請參照圖4C，圖案化導(dǎo)體層222與介電層220，以形成柵極224、柵介電層226、柵極214(上電極)與柵介電層216(電容介電層)。其中柵極214(上電極)填滿開口206a與開口206b，且柵極214(上電極)覆蓋部分有源區(qū)204與部分組件隔離結(jié)構(gòu)202上。圖案化導(dǎo)體層222與介電層220的方法例如是微影蝕刻法。
之后，請參照圖4D，于基底200中形成源極區(qū)212a與漏極區(qū)212b，并于柵極226、柵極214(上電極)之側(cè)壁形成間隙壁228。其中，源極區(qū)212a與漏極區(qū)212b例如是由淡摻雜區(qū)211a、濃摻雜區(qū)211b所構(gòu)成。柵極226、柵介電層226與源極區(qū)212a與漏極區(qū)212b構(gòu)成存取晶體管210。柵極214(上電極)、柵介電層216(電容介電層)、源極區(qū)212a構(gòu)成儲存晶體管218，而儲存晶體管218之通道區(qū)215則作為下電極。因此，柵極214(上電極)、柵介電層216(電容介電層)、通道區(qū)215(下電極)構(gòu)成電容器。之后，完成1T-SRAM之制作工藝為本領(lǐng)域的技術(shù)人員所周知，在此不再贅述。
依照本發(fā)明實施例所述，本發(fā)明由于在有源區(qū)204與組件隔離結(jié)構(gòu)中分別形成有開口206a、開口206b，且儲存晶體管218系形成于此開口206a、開口206b上，并填滿開口206a、開口206b，因此柵極214(上電極)與通道區(qū)215(下電極)之間所夾的面積可以增大，而可以增加儲存電容。而且本實施例之電容器與第一實施例之電容器相比，可以更為增加儲存電容。
而且，存取晶體管210與作為電容器的儲存晶體管218同時形成的，因此可以簡化制作工藝，進而降低成本。而且，開口206a、開口206b也是在同一制作工藝中形成的，因此制作工藝步驟并不會增加。
第三實施例圖5A與圖5B為分別繪示依照本發(fā)明第三實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。其中圖5B為圖5A中沿C-C’線之剖面圖。
請同時參照圖5A與圖5B，本發(fā)明之靜態(tài)隨機存取存儲單元結(jié)構(gòu)包括基底300、存取晶體管310與儲存晶體管318。
此基底300例如是P型硅基底，在此基底300中例如設(shè)置有N型井區(qū)308。而且，在基底300中設(shè)置有組件隔離結(jié)構(gòu)302以定義出有源區(qū)304。在基底300中具有一開口306，此開口306部分位于有源區(qū)304中，且部分位于組件隔離結(jié)構(gòu)302中。
存取晶體管310例如是設(shè)置于基底300之有源區(qū)306上，且存取晶體管310的源極區(qū)312a與開口306相連接。存取晶體管310例如是P通道金氧半導(dǎo)體晶體管(PMOS)。
下電極315設(shè)置于開口306表面。儲存晶體管318例如是設(shè)置于開口306上，并填滿開口306。儲存晶體管318之柵極314作為儲存電容器之上電極，且部分柵極314例如是會延伸至有源區(qū)304與組件隔離結(jié)構(gòu)302。儲存晶體管318之柵介電層316例如是設(shè)置于柵極314(上電極)與下電極315之間。柵介電層316系作為儲存電容器之電容介電層。柵介電層316之材質(zhì)包括氧化硅、氮氧化硅、或氧化硅/氮化硅/氧化硅等。下電極315為儲存晶體管318之通道區(qū)315。儲存晶體管318與存取晶體管310共享源極區(qū)312a。
在上述之結(jié)構(gòu)中，由于在基底300中設(shè)置部分位于有源區(qū)304中，且部分位于組件隔離結(jié)構(gòu)302中之開口306，并將儲存晶體管318設(shè)置于此開口306，使得柵極314(上電極)與通道區(qū)(下電極315)之間所夾的面積增大，因此與平面結(jié)構(gòu)之電容器相比，可以增加電容3～4倍。而且，部分儲存晶體管318設(shè)置于組件隔離結(jié)構(gòu)302中，因此可以縮小組件尺寸。
圖6A至圖6D為本發(fā)明第三實施例之制造流程剖面圖。圖6A至圖6D為圖5A中沿C-C’線之剖面圖。在圖6A至圖6D中，構(gòu)件與圖5A、圖5B相同者，給予相同之標(biāo)號并省略其說明。另外，圖6B至圖6D的步驟與圖2B至圖2D的步驟相似，為簡化起見，只針對與圖2B至圖2D的步驟不同者做說明。
首先，請參照圖6A，提供一基底300，此基底300例如是P型硅基底。接著，于此基底300中形成N型井區(qū)308。然后，于基底300中形成組件隔離結(jié)構(gòu)302，以定義出有源區(qū)304。組件隔離結(jié)構(gòu)302的形成方法例如是淺溝渠隔離法(Shallow Trench Isolation，STI)或局部區(qū)域熱氧化法(LocalOxidation，LOCOS)。
然后，于基底300中形成開口306，此開口306例如是部分位于有源區(qū)304中，且部分位于組件隔離結(jié)構(gòu)302中。開口306之形成方法例如是微影蝕刻法。
接著，請參照圖6B，于開口306中形成一下電極315。此下電極315之材質(zhì)例如是硅或多晶硅等，其形成方法例如是先于基底300上形成一層硅層(或多晶硅層)后，圖案化硅層(或多晶硅層)而形成之。
然后，于基底300上形成一層介電層320。介電層320之材質(zhì)例如是氧化硅，其形成方法例如是熱氧化法。當(dāng)然，介電層320之材質(zhì)也可以是氧化硅/氮化硅/氧化硅。然后，于介電層320上形成一層導(dǎo)體層322，此導(dǎo)體層322之材質(zhì)例如是摻雜多晶硅，其形成方法例如是化學(xué)氣相沉積法。
接著，請參照圖6C，圖案化導(dǎo)體層322與介電層320，以形成柵極324、柵介電層326、柵極314(上電極)與柵介電層316(電容介電層)。其中柵極314(上電極)填滿開口306。圖案化導(dǎo)體層322與介電層320之方法例如是微影蝕刻法。
之后，請參照圖6D，于基底300中形成源極區(qū)312a與漏極區(qū)312b，并于柵極326之側(cè)壁形成間隙壁328。其中，源極區(qū)312a與漏極區(qū)312b例如是由淡摻雜區(qū)312a、濃摻雜區(qū)312b所構(gòu)成。而柵極324、柵介電層326、源極區(qū)312a與漏極區(qū)312b構(gòu)成存取晶體管310。柵極314(上電極)、柵介電層316(電容介電層)、源極區(qū)312a構(gòu)成儲存晶體管318，而下電極315則作為儲存晶體管318之通道區(qū)315。柵極314(上電極)、柵介電層316(電容介電層)、通道區(qū)315(下電極)構(gòu)成電容器。之后，完成1T-SRAM之制作工藝為熟悉此技術(shù)者所周知，在此不再贅述。
依照本發(fā)明實施例所述，本發(fā)明于在基底300中形成部分位于有源區(qū)304中，且部分位于組件隔離結(jié)構(gòu)302中之開口306，并于此開口306中形成儲存晶體管318，使得柵極314(上電極)與通道區(qū)(下電極315)之間所夾的面積增大，因此與平面結(jié)構(gòu)之電容器相比，可以增加電容3～4倍。而且，部分儲存晶體管318系形成于組件隔離結(jié)構(gòu)302中，因此可以縮小組件尺寸。
此外，存取晶體管310與作為電容器的儲存晶體管318同時形成的，因此可以簡化制作工藝，進而降低成本。
第四實施例圖7A與圖7B為分別繪示依照本發(fā)明第四實施例的一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)之上視圖及剖面圖。其中圖7B為圖7A中沿D-D’線之剖面圖。
請同時參照圖7A與圖7B，本發(fā)明之靜態(tài)隨機存取存儲單元結(jié)構(gòu)包括基底400、存取晶體管410a、存取晶體管410b與儲存晶體管418。
此基底400例如是P型硅基底，在此基底400中例如設(shè)置有N型井區(qū)408。而且，在基底400中設(shè)置有組件隔離結(jié)構(gòu)402以定義出有源區(qū)404a與有源區(qū)404b。在組件隔離結(jié)構(gòu)402中具有一開口406，此開口406暴露出部分組件隔離結(jié)構(gòu)402側(cè)壁之基底400。
存取晶體管410a、存取晶體管410b例如是分別設(shè)置于基底400之有源區(qū)404a與有源區(qū)404b上，且存取晶體管410a之源極區(qū)412a’、存取晶體管410b之源極區(qū)412a”分別與開口406相連接。存取晶體管410a、存取晶體管410b例如是P通道金氧半導(dǎo)體晶體管(PMOS)。
儲存晶體管418例如是設(shè)置于開口406上，并填滿開口406。儲存晶體管418之柵極414作為儲存電容器之上電極，且部分柵極414例如是會延伸至有源區(qū)404上。儲存晶體管418之柵介電層416a與柵介電層416b例如是設(shè)置于柵極414(上電極)與基底400之間。柵介電層416a與柵介電層416b分別作為儲存電容器之電容介電層。柵介電層416a與柵介電層416b之材質(zhì)包括氧化硅、氮氧化硅、或氧化硅/氮化硅/氧化硅等。儲存晶體管418之信道區(qū)415a與信道區(qū)415b系作為下電極。儲存晶體管418與存取晶體管410a共享源極區(qū)412a’；儲存晶體管418與存取晶體管410b共享源極區(qū)412a”。
在開口406下方之組件隔離結(jié)構(gòu)402底部的基底400中例如是設(shè)置有摻雜隔離區(qū)407，以隔離信道區(qū)415a與信道區(qū)415b。
在上述之結(jié)構(gòu)中，由于在組件隔離結(jié)構(gòu)402中設(shè)置開口406，并將儲存晶體管418設(shè)置于此開口406中，使得柵極414(上電極)與信道區(qū)415a、信道區(qū)415b(下電極)之間所夾的面積增大，因此與平面結(jié)構(gòu)之電容器相比，可以增加電容2～4。而且，儲存晶體管418設(shè)置于組件隔離結(jié)構(gòu)402中，因此可以縮小組件尺寸。
圖8A至圖8D為本發(fā)明第四實施例之制造流程剖面圖。圖8A至圖8D為圖7A中沿D-D’線之剖面圖。在圖8A至圖8D中，構(gòu)件與圖7A、圖7B相同者，給予相同之標(biāo)號并省略其說明。另外，圖8B至圖8D之步驟與圖2B至圖2D之步驟相似，為簡化起見，只針對與圖2B至圖2D之步驟不同者做說明。
首先，請參照圖8A，提供一基底400，此基底400例如是P型硅基底。接著，于此基底400中形成N型井區(qū)408。然后，于基底400中形成組件隔離結(jié)構(gòu)402，以定義出有源區(qū)404a、有源區(qū)404b。組件隔離結(jié)構(gòu)402的形成方法例如是淺溝渠隔離法(Shallow Trench Isolation，STI)或局部區(qū)域熱氧化法(Local Oxidation，LOCOS)。
然后，于組件隔離結(jié)構(gòu)402中形成開口406，此開口406例如是暴露出部分組件隔離結(jié)構(gòu)402側(cè)壁之基底400。開口406之形成方法例如是微影蝕刻法。然后，在開口406下方之組件隔離結(jié)構(gòu)402底部的基底400中注入摻質(zhì)以形成摻雜隔離區(qū)407。摻雜隔離區(qū)407之形成方法例如是離注入法。
接著，請參照圖8B，于基底400上形成一層介電層420。介電層420之材質(zhì)例如是氧化硅，其形成方法例如是熱氧化法。當(dāng)然，介電層420之材質(zhì)也可以是氧化硅/氮化硅/氧化硅。然后，于介電層420上形成一層導(dǎo)體層422，此導(dǎo)體層422之材質(zhì)例如是摻雜多晶硅，其形成方法例如是化學(xué)氣相沉積法。
接著，請參照圖8C，圖案化導(dǎo)體層422與介電層420，以形成柵極424a、柵極424b、柵介電層426、柵介電層426b、柵極414(上電極)、柵介電層416a(電容介電層)與柵介電層416b(電容介電層)。其中柵極414(上電極)填滿開口406。圖案化導(dǎo)體層422與介電層420之方法例如是微影蝕刻法。
之后，請參照圖8D，于基底400中形成源極區(qū)412a’(源極區(qū)412a”)與漏極區(qū)412b’(漏極區(qū)412b”)，并于柵極426之側(cè)壁形成間隙壁428。其中，源極區(qū)412a’(源極區(qū)412a”)與漏極區(qū)412b’(漏極區(qū)412b”)例如是由淡摻雜區(qū)411a、濃摻雜區(qū)411b所構(gòu)成。而柵極424a、柵介電層426a、源極區(qū)412a’與漏極區(qū)412b’構(gòu)成存取晶體管410a；柵極424b、柵介電層426b、源極區(qū)412a”與漏極區(qū)412b”構(gòu)成存取晶體管410b。柵極414(上電極)、柵介電層416a(電容介電層)、柵介電層416b(電容介電層)、源極區(qū)412a’、源極區(qū)412a”構(gòu)成儲存晶體管418，而信道區(qū)415a與信道區(qū)415b則作為儲存電容之下電極。柵極414(上電極)、柵介電層416a(電容介電層)、通道區(qū)415a(下電極)構(gòu)成與存取晶體管410a相鄰之電容器；柵極414(上電極)、柵介電層416b(電容介電層)、通道區(qū)415b(下電極)構(gòu)成與存取晶體管410b相鄰之電容器。亦即，存取晶體管410a、存取晶體管410b所連接的電容器共享一個上電極。之后，完成1T-SRAM之制作工藝為本領(lǐng)域的技術(shù)人員所周知，在此不再贅述。
依照本發(fā)明實施例所述，本發(fā)明于組件隔離結(jié)構(gòu)402中形成開口406，并于此開口406中形成儲存晶體管418，使得柵極414(上電極)與信道區(qū)415a、信道區(qū)415b(下電極)之間所夾的面積增大，因此與平面結(jié)構(gòu)之電容器相比，可以增加電容2～4倍。而且，儲存晶體管418系形成于組件隔離結(jié)構(gòu)402中，且存取晶體管410a、存取晶體管410b所連接的電容器共享一個上電極板，因此可以縮小組件尺寸。
而且，存取晶體管410與作為電容器的儲存晶體管418同時形成的，因此可以簡化制作工藝，進而降低成本。
雖然本發(fā)明已結(jié)合優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)，包括一基底，該基底中設(shè)置有一組件隔離結(jié)構(gòu)，以定義出一有源區(qū)，該有源區(qū)中具有一第一開口；一晶體管，設(shè)置于該基底之該有源區(qū)上，且該晶體管之一源極區(qū)與該開口相連接；一上電極，設(shè)置于該第一開口上，并填滿該第一開口；以及一電容介電層，設(shè)置于該上電極與該基底之間。
2.如權(quán)利要求1所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中該基底中之該組件隔離結(jié)構(gòu)中更具備有一第二開口，該第二開口暴露出部分該組件隔離結(jié)構(gòu)側(cè)壁之該基底。
3.如權(quán)利要求1所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中該上電極還包括設(shè)置于該第二開口上并填滿該開口。
4.如權(quán)利要求1所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中該上電極還包括覆蓋部分該組件隔離結(jié)構(gòu)。
5.如權(quán)利要求1所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中該電容介電層包括氧化硅/氮化硅/氧化硅層。
6.一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)，包括一基底，該基底中設(shè)置有一組件隔離結(jié)構(gòu)，以定義出一有源區(qū)，該有源區(qū)中具有一開口，且該開口部分位于該組件隔離結(jié)構(gòu)中；一下電極，設(shè)置于該開口中；一上電極，設(shè)置于該開口上，并填滿該開口；一電容介電層，設(shè)置于該上電極與該下電極之間；以及一晶體管，設(shè)置于該基底之該有源區(qū)上，且該晶體管之一源極區(qū)電性連接該下電極。
7.如權(quán)利要求6所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中該下電極的材質(zhì)包括硅。
8.如權(quán)利要求6所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中該電容介電層包括氧化硅/氮化硅/氧化硅層。
9.一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)，包括一基底，該基底中設(shè)置有一組件隔離結(jié)構(gòu)，以定義出一第一有源區(qū)與一第二有源區(qū)，在該第一有源區(qū)與該第二有源區(qū)之間的該組件隔離結(jié)構(gòu)具有一開口暴露出部分該組件隔離結(jié)構(gòu)側(cè)壁之該基底；一第一晶體管與一第二晶體管，分別設(shè)置于該基底之該第一有源區(qū)與該第二有源區(qū)上，且該第一晶體管與該第二晶體管之源極區(qū)分別與該開口相連接；一上電極，設(shè)置于該開口上，并填滿該開口；以及一電容介電層，設(shè)置于該上電極與該基底之間。
10.如權(quán)利要求9所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中包括一隔離摻雜區(qū)，設(shè)置于該組件隔離結(jié)構(gòu)底部。
11.如權(quán)利要求9所述的靜態(tài)隨機存取存儲單元結(jié)構(gòu)，其中該電容介電層包括氧化硅/氮化硅/氧化硅層。
12.一種靜態(tài)隨機存取存儲單元的制造方法，該方法包括提供一基底；于該基底中形成一組件隔離結(jié)構(gòu)，以定義出一有源區(qū)；于該基底中形成一第一開口，該第一開口位于該有源區(qū)中；于該基底上形成一介電層，并于該第一開口中形成一電容介電層；于該基底上形成一柵極，并于該第一開口上形成一上電極，該上電極填滿該第一開口；以及于該柵極與該上電極兩側(cè)之基底中形成一源極/漏極區(qū)。
13.如權(quán)利要求12所述的靜態(tài)隨機存取存儲單元的制造方法，其中于該基底中形成該第一開口之步驟中，還包括于該組件隔離結(jié)構(gòu)中形成一第二開口，該第二開口暴露出部分該組件隔離結(jié)構(gòu)側(cè)壁之該基底。
14.如權(quán)利要求12所述的靜態(tài)隨機存取存儲單元的制造方法，其中于該基底上形成該介電層，并于該開口中形成該電容介電層之步驟中，還包括于該第二開口中形成該電容介電層。
15.如權(quán)利要求12所述的靜態(tài)隨機存取存儲單元的制造方法，其中于該基底上形成該柵極，并于該第一開口上形成該上電極之步驟中，還包括于該第二開口中形成該上電極，且該上電極填滿該第二開口。
16.如權(quán)利要求12所述的靜態(tài)隨機存取存儲單元的制造方法，其中于該基底中形成該第一開口之步驟中，還包括使該第一開口部分位于該組件隔離結(jié)構(gòu)中。
17.如權(quán)利要求16所述的靜態(tài)隨機存取存儲單元的制造方法，其中于該基底中形成該第一開口之步驟之后與于該基底上形成該介電層，并于該第一開口中形成該電容介電層之步驟之前，還包括于該第一開口中形成一下電極。
18.一種靜態(tài)隨機存取存儲單元的制造方法，該方法包括提供一基底；于該基底中形成一組件隔離結(jié)構(gòu)，以定義出一第一有源區(qū)與一第二有源區(qū)；于該第一有源區(qū)與該第二有源區(qū)之間的該組件隔離結(jié)構(gòu)中形成一開口，該開口暴露出部分該組件隔離結(jié)構(gòu)側(cè)壁之該基底；于該基底上形成一介電層，并于該開口中形成一電容介電層；于該基底上形成一第一柵極與一第二柵極，并于該開口上形成一上電極，該上電極填滿該開口；以及于該第一柵極、該第二柵極與該上電極兩側(cè)之基底中形成一源極/漏極區(qū)。
19.如權(quán)利要求18所述的靜態(tài)隨機存取存儲單元的制造方法，其中于該第一有源區(qū)與該第二有源區(qū)之間的該組件隔離結(jié)構(gòu)中形成該開口之步驟之后與于該基底上形成該介電層，并于該開口中形成該電容介電層之步驟之前，還包括于該開口所暴露之該組件隔離結(jié)構(gòu)底部形成一隔離摻雜區(qū)。
20.如權(quán)利要求18所述的靜態(tài)隨機存取存儲單元的制造方法，其中于該第一有源區(qū)與該第二有源區(qū)之間的該組件隔離結(jié)構(gòu)中形成該開口之步驟中，還包括使該第一開口部分位于該第一有源區(qū)與該第二有源區(qū)中。
全文摘要
一種靜態(tài)隨機存取存儲單元結(jié)構(gòu)，至少是由基底、晶體管、上電極與電容介電層所構(gòu)成。其中，在基底中設(shè)置有組件隔離結(jié)構(gòu)，以定義出有源區(qū)，且此有源區(qū)中具有開口。晶體管設(shè)置于基底之有源區(qū)上，且晶體管之源極區(qū)與開口相連接。上電極設(shè)置于開口上，并填滿開口。電容介電層設(shè)置于上電極與基底之間。
文檔編號H01L21/70GK1619822SQ200310116319
公開日2005年5月25日 申請日期2003年11月19日 優(yōu)先權(quán)日2003年11月19日
發(fā)明者李宗翰, 李光璧, 林文正, 藍仁宏 申請人:聯(lián)華電子股份有限公司