專利名稱：氮化硅電荷捕獲存儲器件的制作方法
技術領域：
本發(fā)明涉及半導體器件的領域。更具體而言，本發(fā)明的各實施例是關于一種用于擦除存儲器件的方法和系統(tǒng)。
背景技術：
閃存是一種可重寫的電子存儲器媒體，且此種電子存儲器媒體在沒有電力消耗的情形下仍可保存其內容。閃存器件通常具有10萬至30萬次寫入周期的使用壽命。與可擦除單一字節(jié)的動態(tài)隨機存取存儲器(Dynamic Random Access Memory；簡稱DRAM)器件以及靜態(tài)隨機存取存儲器(Static Random Access Memory；簡稱SRAM)器件不同，閃存器件通常以固定的多位區(qū)塊(block)或扇區(qū)(sector)為單位而被擦除和寫入。閃存技術使從可在原位置進行擦除的電可擦除可編程只讀存儲器(Electrically Erasable Programmable Read Only Memory；簡稱EEPROM)芯片技術發(fā)展而來。閃存器件具有較低的成本及較高的組件密度，這意味著閃存器件的每一單位面積可存放更多的數(shù)據(jù)。這種新的EEPROM類型已發(fā)展成一種結合了可擦除可編程只讀存儲器(Erasable Programmable Read Only Memory；簡稱EPROM)的高組件密度以及EEPROM的可以電擦除的這兩項優(yōu)點的重要非易失性存儲器。
以一種將單一位的信息儲存在每一存儲單元的存儲單元結構來建構傳統(tǒng)的閃存器件。圖1是示例的閃存器件的橫剖面圖。存儲器件100包含金屬氧化物半導體(Metal Oxide Semiconductor；簡稱MOS)晶體管結構，該結構具有在襯底110中的源極101、漏極102、和溝道區(qū)103、以及在該溝道103之上的堆疊式柵極結構104。該堆疊式柵極104可進一步包含形成在襯底110的表面上的薄柵極介電層105(有時被稱為隧道氧化物層)。堆疊式柵極104也包含在隧道氧化物105之上的多晶硅浮柵極106、以及在浮柵極106之上的多晶硅間介電層107。多晶硅間介電層107通常是諸如具有兩個氧化物層以及夾在這兩個氧化物層之間的氮化物層的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide；簡稱ONO)層等的多層絕緣體。最后，多晶硅控制柵極108位于該多晶硅間介電層107之上。
共同的字線以典型的NOR配置將控制柵極108連接到一行的此種存儲單元。此外，由共同的位線將一行的漏極區(qū)102連接在一起。當將電壓施加到控制柵極108時，在溝道103中形成了電場，且可在源極101與漏極102之間傳導電流。每一存儲單元的源極101通常連接到共同的源極端。在操作中，利用周圍的譯碼器和控制電路而經(jīng)由各自的位線和字線尋址到個別的閃存單元，以便編程(寫入)、讀取、或擦除該存儲單元。
通常，將高的正電壓施加到控制柵極108，將源極101連接到接地點，并將漏極102連接到正電壓，而以“溝道熱電子注入”法編程此種單一位的堆疊式柵極閃存單元?？缭綔系绤^(qū)兩端而形成的高電場會使電子向漏極區(qū)加速推進，并將足夠的能量施加到這些電子，而使這些電子成為熱電子。這些熱電子被散射(例如，通過溝道區(qū)中的襯底的雜質或襯底晶格結構)，且由控制柵極正電壓所建立的垂直電場使其改向朝向浮柵極。如果這些電子有足夠的能量，則這些電子可穿隧通過柵極氧化物105而進入浮柵極106，且被捕獲在浮柵極106中。此種現(xiàn)象改變了存儲單元100的臨界電壓VT，并因而改變了存儲單元100的溝道電導。
為了要擦除典型的單一位堆疊式柵極閃存單元，將電壓(例如10至12伏)施加到源極101，并將控制柵極108保持在負電位，且可讓漏極102浮接。在這些條件下，在隧道氧化物105兩端且在浮柵極106與源極101之間產生了電場。原先被捕獲在浮接柵極106中的電子朝向浮柵極106中在源極區(qū)101之上的部分流動，并群集在該部分中。這些電子然后從浮柵極106離開，并在Fowler-Nordheim隧道效應下經(jīng)由隧道氧化物105而進入源極區(qū)101。當從浮柵極106移開這些電子時，即擦除了存儲單元100。
最近，已提出了可將兩位的信息儲存在單一存儲器件的兩個獨立存儲單元中的氮化物只讀存儲器(Nitride Read Only Memory；簡稱NROM)器件(也被稱為雙位閃存)。該NROM器件使用所謂的虛地結構，其中該器件中的一個存儲單元的源極用作另一存儲單元的漏極。圖2示出了示意性的現(xiàn)有技術的氮化物只讀存儲器件200。存儲器件200包含氮化硅層201，該氮化硅層201配置在上二氧化硅層202與下二氧化硅層203之間，而這三層構成ONO層204。多晶硅層205設在該ONO層204之上，且用作存儲器件200的字線。第一位線206及第二位線207設在ONO層204之下。存儲器件200位于P型襯底208上，且利用N+注入物構成位線206及207的導電部分，因而當將偏壓施加到這些位線時，跨越該P型襯底208形成了溝道209。存儲器件200是單一的晶體管，該晶體管具有利用位線206及207形成的可交換的源極和漏極部分，且柵極被形成為多晶硅字線205的一部分。
氮化硅層201形成電荷捕獲層。將適當?shù)碾妷菏┘拥接米髀O端的其中一條位線，并將適當?shù)碾妷菏┘拥綎艠O(例如多晶硅層205)，且將用作源極端的位線接地，而完成對一存儲單元的編程。該電壓沿著溝道209而產生電場，使電子加速，并從襯底層208躍進該氮化硅層201，而此種現(xiàn)象被稱為熱電子注入(hot electron injection)。因為這些電子在漏極上得到大部分的能量，所以這些電子被捕獲且保持儲存在氮化硅層201中的ONO/位線結附近。因為氮化硅層201不導電，所以可使第一電荷注入到氮化硅層201中位線206和ONO層204的結附近，且該第一電荷被儲存為左位210。同樣地，可注入第二電荷，且該第二電荷可以與該第一電荷分離的方式被儲存在氮化硅層201中位線207和ONO層204的結附近，且該第二電荷被儲存為右位211。
氮化物只讀存儲器件200是對稱的，可允許漏極和源極相互交換。因此，當編程左位210時，位線206可用作漏極端，且位線207可用作源極端。同樣地，當編程右位211時，位線207可用作漏極端，且位線206可用作源極端。
氮化物只讀存儲器件200的擦除涉及隧道增強式熱空穴(TunnelingEnhanced Hot Hole；簡稱TEHH)注入過程，其中空穴被注入到儲存有電荷的氮化物層區(qū)域。例如，將負的高電壓施加到控制柵極(例如多晶硅層205)，并將正的高電壓施加到位線206和207的其中之一或兩者，因而將造成空穴進入氮化硅層201，并在氮化硅層201中與所儲存的電子復合。然而，熱空穴注入可能損及氧化物層203，尤其是在重復的編程/擦除周期之后，可能會損及ONO層204與位線206及207的結區(qū)。
此外，很難準確地控制電子和空穴注入到氮化物層201中的位置。通常認為一儲存位(例如左位210)的電子將沿著位線/ONO結的邊緣而集中，這是因為這些電子在漏極(例如，圖2所示的位線206)上得到大部分的能量。然而，無法明確地知道當空穴被注入氮化硅層201時這些空穴的最大濃度將出現(xiàn)在何處。理想上，這些濃度分布輪廓應相等地重疊，以便將氮化物層中電子與空穴的復合最大化。實際上，這些電荷并未相等地重疊，且殘余的電子電荷積聚在氮化物層201中介于左位210與右位211間的區(qū)域。
圖3示出了現(xiàn)有技術的氮化物只讀存儲器件中的電子和空穴的示意性分布。電子分布301示出了電子在氮化物層201內的濃度分布曲線?？昭ǚ植?02示出了空穴在氮化物層201內的濃度分布曲線。如圖3所示，電子的分布集中在位線/ONO結(例如左位210)附近。然而，空穴分布302的濃度分布曲線并未與電子分布301的濃度分布曲線重疊。此種情形將造成在氮化物層201的溝道區(qū)內的區(qū)域303中具有較大的空穴濃度分布曲線，且在第二區(qū)域304中具有較大的電子濃度分布曲線。因此，最終的結果將是在該溝道區(qū)內積聚了殘余的電荷。
因此，擦除氮化物只讀存儲器件的現(xiàn)有技術方法無法有效地從氮化物層的溝道區(qū)去除電荷。此外，擦除氮化物只讀存儲器件的現(xiàn)有技術方法(例如隧道增強式熱空穴注入)可能物理地損及存儲器件的氧化物層。
發(fā)明內容
因此，目前需要一種用來擦除諸如閃存器件等的氮化物只讀存儲器件的方法和系統(tǒng)，且該方法和系統(tǒng)可減少熱空穴注入對氧化物層所造成的損傷。在滿足上述需求的同時，也需要提供一種可更有效地去除氮化物層的溝道區(qū)中的殘余電荷而擦除氮化物只讀存儲器件的方法和系統(tǒng)。在滿足上述需求的同時，也需要提供一種可與現(xiàn)有的半導體工藝和設備兼容的擦除氮化物只讀存儲器件的方法和系統(tǒng)。
本發(fā)明是一種擦除氮化物只讀存儲器件的方法和系統(tǒng)。在本發(fā)明的一個實施例中，在半導體襯底中形成隔離的P型阱。在該隔離的P型阱中形成多個N型雜質集中區(qū)，并在兩個N型雜質集中區(qū)之間制造氮化物只讀存儲單元。最后，將電氣接觸連接到該隔離的P型阱。
包含在本說明書且構成本說明書的一部分的附圖示出了本發(fā)明的各實施例，這些附圖連同說明一起用來解說本發(fā)明的原理。除非有特別注明，否則應將本說明中提及的附圖理解為并非按照比例而繪制。
圖1是現(xiàn)有技術的浮柵存儲器件的剖面圖；圖2是現(xiàn)有技術的氮化物只讀存儲器件的剖面圖；圖3示出了現(xiàn)有技術的氮化物只讀存儲器件的電子和空穴的示意性分布；圖4是用來制造根據(jù)本發(fā)明實施例的氮化物只讀存儲器件的方法的流程圖；圖5A、5B、5C、及5C是根據(jù)本發(fā)明實施例而制造的氮化物只讀存儲器件的剖面圖；圖6是用來擦除根據(jù)本發(fā)明實施例的氮化物只讀存儲器件的方法的流程圖。
符號說明100、200 存儲器件 101源極102 漏極 103、576 溝道區(qū)110、520 襯底 104堆疊式柵極105 柵極介電層106浮柵極107 多晶硅間介電層108控制柵極201 氮化硅層 202上二氧化硅層203 下二氧化硅層 204、570 ONO層205、580 多晶硅層 206第一位線207 第二位線 208P型襯底210 左位 211右位
301電子分布 302空穴分布303、304、574、575 區(qū)域 500存儲器件510P型阱 530深N型阱540側阱 550、555 雜質集中區(qū)560氮化物存儲單元571上氧化物層572氮化物層 573下氧化物層590電氣接觸具體實施方式
現(xiàn)在請詳細參閱本發(fā)明的實施例，這些實施例的例子在各附圖。雖然將參照下列的實施例而說明本發(fā)明，但是應當了解，這些實施例的用意并非將本發(fā)明限制在這些實施例。相反地，本發(fā)明將涵蓋可包含在權利要求書所界定的本發(fā)明的精神和范圍內的各種替代、修改、及等效物。此外，在本發(fā)明的下列詳細說明中，闡述了許多特定的細節(jié)，以便提供對本發(fā)明的全面理解。然而，無須這些特定的細節(jié)也可實施本發(fā)明的實施例。在其它的情形中，并未詳述傳統(tǒng)的方法、程序、組件、和電路，以避免不必要地模糊了本發(fā)明的各目的。
在本發(fā)明的實施例中，在半導體襯底中形成隔離的P型阱，并在該隔離的P型阱之上且在兩個源極/漏極區(qū)之間制造NROM存儲單元。此外，將額外的電氣接觸連接到該P型阱。當擦除該存儲器件時，將分開的較高電壓(例如20伏)施加在該存儲單元的控制柵極與該電氣接觸之間。例如，在一個實施例中，將負10伏電壓施加到該存儲單元的控制柵極，并將正10伏電壓施加到該電氣接觸。該隔離的P型阱在整個存儲單元之下傳導該正10伏，此種方式有助于擦除該存儲單元的溝道區(qū)中的殘余電荷。此種方法優(yōu)于擦除NROM器件的現(xiàn)有技術方法之處在于將擦除電壓導向ONO/位線結。使用本發(fā)明的實施例時，可在無須對存儲器陣列的周邊器件進行高成本的設計改變的情形下，將較高的擦除電壓施加到存儲器件。此外，本發(fā)明的實施例并不依賴以熱空穴注入法從NROM存儲單元的氮化物層去除電荷，而是替代性地利用Fowler-Nordheim隧道擦除機制從氮化物層去除電荷。這種方式可提高器件的使用壽命，這是因為熱空穴注入可能損及存儲單元的某些部分。可將本發(fā)明的實施例用于同時擦除存儲在NROM存儲器件中的兩個位的扇區(qū)可編程閃存陣列。
圖4是制造根據(jù)本發(fā)明實施例的氮化物只讀存儲器件的方法的流程圖?，F(xiàn)在請參閱方法400的步驟410和圖5A，在半導體襯底中形成隔離的P型阱。在本發(fā)明的實施例中，在半導體襯底520中形成P型阱510。在一個實施例中，襯底520是輕度摻雜的P型襯底。在本發(fā)明的實施例中，P型阱510可具有比襯底520略微高的摻雜濃度，且通過深N型阱530和側阱540將P型阱5 10在電氣上與襯底520隔離。
在一個實施例中，首先沉積可提供與襯底520間的垂直隔離的深N型阱530，而完成該隔離的P型阱的制造。在一個實施例中，可先使用諸如磷等的N型雜質摻雜襯底520。在將磷驅進/退火到范圍為4至5微米的深度之后，即可在深N型阱530之上的區(qū)域中將襯底520進行P型摻雜。例如，可執(zhí)行硼離子注入，以便在深N型阱530之上的襯底520的區(qū)域中產生P型阱510?？蓤?zhí)行第二驅進/退火步驟，以便將硼離子注入到范圍為2至3微米的深度。雖然本發(fā)明述及這些特定的材料及工藝參數(shù)，但是本發(fā)明也很好的適用于將各種材料及參數(shù)用于形成P型阱510。
在本發(fā)明的實施例中，側阱540是沉積在P型阱510周圍區(qū)域的N型阱，用以提供橫向的電氣隔離。雖然圖5A在P型阱510的兩側示出了側阱540，但是應當了解，在本發(fā)明的實施例中，側阱540延伸到P型阱510的周圍。在本發(fā)明的一個實施例中，在一后續(xù)的掩膜和沉積步驟中產生側阱540。然而，圖5A中示出了側阱540，以便更清楚地界定一隔離的P型阱。在本發(fā)明的實施例中，使用諸如磷等的材料來制造側阱540。在本發(fā)明的實施例中，側阱540可包含用來圍繞P型阱510且提供橫向電氣隔離的多個N型阱。
在方法400的步驟420中，在該隔離的P型阱中形成多個N型雜質集中區(qū)?，F(xiàn)在請參閱圖5B，在P型阱510中形成了雜質集中區(qū)550和555。在一個實施例中，注入或擴散砷，以便在P型阱510內形成N型雜質集中區(qū)550和555。在本發(fā)明的實施例中，雜質集中區(qū)550將一列類似的氮化物只讀存儲單元連接到位線，且雜質集中區(qū)555將同一列的存儲單元連接到第二位線。
在方法400的步驟430中，在該隔離的P型阱之上制造氮化物只讀存儲單元?，F(xiàn)在請參閱圖5C，在P型阱510之上制造氮化物存儲單元560。在本發(fā)明的實施例中，存儲單元560包含配置在多晶硅層580之下的氧化物氮化物氧化物(ONO)層570。在本發(fā)明的實施例中，ONO層包含上氧化物層571、氮化物層572、和下氧化物層573。在氮化物層572中，將兩位的數(shù)據(jù)儲存在由溝道區(qū)576隔離的區(qū)域574和575。將多晶硅層580用作存儲器件500的控制柵極。在本發(fā)明的實施例中，字線將多晶硅層580連接到一行類似的氮化物只讀存儲單元。此外，在本發(fā)明的實施例中，上氧化物層571可用來在擦除操作中避免電子流出。例如，上氧化物層571可具有比下氧化物層573稍微高的介電常數(shù)。
在方法400的步驟440中，將電氣接觸連接到該隔離的P型阱?，F(xiàn)在請參閱圖5D，將電氣接觸590連接到P型阱510。在執(zhí)行此步驟時，產生了氮化物只讀存儲器件500，該存儲器件500包含隔離的P型阱、位線550、氮化物只讀存儲單元560、和電氣接觸590。現(xiàn)有技術的氮化物只讀存儲器件缺少本發(fā)明的隔離的P型阱和電氣接觸590。在本發(fā)明的實施例中，使用該隔離的P型阱和電氣接觸590，以便更有效地擦除ONO層570的溝道區(qū)573。
圖6是根據(jù)本發(fā)明的實施例而擦除氮化物只讀存儲器件的方法的流程圖。請再參閱圖5A和方法600的步驟610，在半導體襯底中產生隔離的P型阱。在本發(fā)明的實施例中，該隔離的P型阱包含P型阱5 10，深N型阱530和側阱540使該P型阱510在電氣上與襯底520隔離。
請再參閱圖5C和方法600的步驟620，在該隔離的P型阱之上制造氮化物只讀存儲單元。存儲單元560配置在雜質集中區(qū)550與555之間，而雜質集中區(qū)550和555可用作氮化物只讀存儲器件500的可互換的源極/漏極區(qū)。
請再參閱圖5D和方法600的步驟630，將電氣接觸連接到該隔離的P型阱。在本發(fā)明的實施例中，在擦除溝道區(qū)573時使用電氣接觸590。
在方法600的步驟640中，經(jīng)由該隔離的P型阱而在該氮化物只讀存儲單元與該電氣接觸之間傳導擦除電壓。在本發(fā)明的實施例中，將負電壓連接到存儲器件500的控制柵極(例如圖5所示的多晶硅層580)，并將正電壓施加到電氣接觸590，從而擦除存儲器件500。在本發(fā)明的實施例中，將源極/漏極區(qū)550和555接地，或讓其浮接。經(jīng)由P型阱510而從電氣接觸590傳導該電壓，且最后使該電壓分布在存儲單元560之下。在本發(fā)明的實施例中，當將該擦除電壓施加到該控制柵極(例如多晶硅層580)和電氣接觸590時，在ONO層570的兩端產生了電場。在本發(fā)明的實施例中，因為上氧化物層571防止電子流出，所以電子從氮化物層572朝向P型阱510被吸引出。因為正電壓最后是分布在P型阱510兩端，所以去除了溝道區(qū)576中的殘余電荷(例如電子)。
在用于擦除NROM存儲器件的現(xiàn)有技術方法中，將電壓施加到被擦除的位的控制柵極和漏極。雖然該方法足以擦除所儲存的位，但是并無法擦除氮化物層的溝道區(qū)中的殘余電荷。因為該電壓最后是分布在使用P型阱510的存儲單元之下，所以本發(fā)明可更有效地從氮化物層的溝道區(qū)去除殘余電荷。
現(xiàn)有技術的擦除機制依靠熱空穴注入，而已知熱空穴注入會對隧道氧化物層(例如圖2所示的氮化物層201)造成較大的損傷。然而，本發(fā)明的實施例采用Fowler-Nordheim隧道效應擦除機制。因此，本發(fā)明的實施例由于較小的氮化物層損傷而實現(xiàn)了較佳的器件可靠性。
因為總擦除電壓被分開在控制柵極與隔離的P型阱之間，所以可在無須大幅度重新設計存儲器陣列的外圍組件的情形下，將較高的擦除電壓用于本發(fā)明的實施例。為了對NROM器件500完成Fowler-Nordheim隧道效應的擦除，需要在ONO層570兩端施加較高的擦除電壓(例如大約20伏)。若沒有隔離的P型阱510來分開該電壓，則將需要更復雜的外圍電路。在本發(fā)明的實施例中，可將該20伏的電壓分開在控制柵極與隔離的P型阱之間，因而將諸如-10伏電壓施加到控制柵極(例如多晶硅層)，并將+10伏電壓施加到電氣接觸。
至此已說明了作為本發(fā)明較佳實施例的一種用來擦除氮化物只讀存儲器件的方法和系統(tǒng)。雖然已參照特定的實施例而說明了本發(fā)明，但是應當了解，不應將本發(fā)明視為受限于這些實施例，而是要根據(jù)下文的權利要求來詮釋本發(fā)明。
權利要求
1.一種半導體結構，包含在半導體襯底(520)中形成的隔離的P型阱(510)；在該隔離的P型阱(510)中形成的多個N型雜質集中區(qū)(550、555)；在該隔離的P型阱(510)之上制造的且配置在這些N型雜質集中區(qū)(550、555)的兩個之間的氮化物存儲單元(560)；以及連接到該隔離的P型阱(510)的電氣接觸(590)。
2.如權利要求1所述的半導體結構，其中該隔離的P型阱(510)包含在該半導體襯底(520)中形成的深N型阱(530)；配置在該深N型阱(530)之上的P型阱(510)；以及配置在該P型阱(510)周圍的N型側阱(540)。
3.如權利要求2所述的半導體結構，其中該深N型阱(530)是沉積到大約4至5微米深度的砷注入物。
4.如權利要求2所述的半導體結構，其中該P型阱(510)是沉積到大約2至3微米深度的注入物。
5.如權利要求2所述的半導體結構，其中該側阱(540)是沉積到大約2至3微米深度的砷注入物。
6.一種制造非易失性存儲器件的方法，包含下列步驟在半導體襯底(520)中形成隔離的P型阱(510)；在該隔離的P型阱(510)中形成多個N型雜質集中區(qū)(550、555)；在該隔離的P型阱(510)之上制造氮化物存儲單元(560)，且該氮化物存儲單元(560)配置在這些N型雜質集中區(qū)(550、555)的兩個之間；以及將電氣接觸(590)連接到該隔離的P型阱(510)。
7.如權利要求6所述的方法，其中形成該隔離的P型阱(510)的步驟包含下列步驟產生配置在深N型阱(530)之上的P型阱(510)。
8.如權利要求7所述的方法，其中產生該深N型阱(530)的步驟包含下列步驟將砷注入到該半導體襯底(520)中大約4至5微米的深度。
9.如權利要求7所述的方法，其中產生該P型阱(510)的步驟包含下列步驟將摻雜物注入到該半導體襯底(520)中大約2至3微米的深度。
10.如權利要求7所述的方法，其中形成該隔離的P型阱(510)的步驟進一步包含下列步驟在該P型阱(510)周圍產生側阱(540)。
全文摘要
本發(fā)明是一種擦除氮化物存儲器件的方法及系統(tǒng)。在本發(fā)明的一個實施例中，在半導體襯底(520)中形成隔離的P型阱(510)。在該隔離的P型阱(510)中形成多個N型雜質集中區(qū)(550、555)，且在這些N型雜質集中區(qū)(550、555)的兩個之間制造氮化物存儲單元(560)。最后，將電氣接觸(590)連接到該隔離的P型阱(510)。
文檔編號H01L29/792GK1714457SQ03825466
公開日2005年12月28日 申請日期2003年7月10日 優(yōu)先權日2002年11月27日
發(fā)明者M·W·倫道夫, C·常, Y·何, W·張, E·F·朗奈 申請人:先進微裝置公司