專利名稱:半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體器件,特別涉及電荷轉(zhuǎn)移器件和MOS晶體管、以及它們的制造方法。
背景技術(shù):
以CCD(Charge Coupled Device電荷耦合器件)為代表的電荷轉(zhuǎn)移器件、埋入溝道型MOS晶體管(耗盡型MOS晶體管),具有在硅襯底的表面的擴(kuò)散層上隔著絕緣層而配置了電極的結(jié)構(gòu)(例如,參照專利文獻(xiàn)1~專利文獻(xiàn)3)。以下,使用附圖進(jìn)行說明。
圖9是表示以往的電荷轉(zhuǎn)移器件的圖,圖9A是概略性地表示以往的電荷轉(zhuǎn)移器件的結(jié)構(gòu)的剖面圖,圖9B是表示圖9A所示的電荷轉(zhuǎn)移器件的雜質(zhì)濃度分布的圖,圖9C是表示圖9A所示的電荷轉(zhuǎn)移器件的電位分布的圖。
圖9B及圖9C分別所示的分布圖沿圖9A中的線Y-Y′而求得。圖9B及圖9C中的A點(diǎn)、B點(diǎn)、C點(diǎn)對應(yīng)于圖9A中所示的線Y-Y′上的A點(diǎn)、B點(diǎn)、C點(diǎn)。圖9C表示對后述的轉(zhuǎn)移電極42b施加電壓,而使轉(zhuǎn)移電極42b下的第2半導(dǎo)體區(qū)域45耗盡時的電位分布。
圖9A所示的電荷轉(zhuǎn)移器件是埋入溝道CCD,如圖9A所示,電荷轉(zhuǎn)移器件具有半導(dǎo)體襯底41、轉(zhuǎn)移電極42a~42c、絕緣層(氧化硅膜)43。轉(zhuǎn)移電極42a~42c隔著絕緣層43而被配置在半導(dǎo)體襯底41之上。
在半導(dǎo)體襯底41中,在轉(zhuǎn)移電極42a~42c和半導(dǎo)體襯底41的厚度方向上重疊的位置,形成有p型的第1半導(dǎo)體區(qū)域(p層)44。而且,在第1半導(dǎo)體區(qū)域44之上,形成有n型的第2半導(dǎo)體區(qū)域(n層)45。第2半導(dǎo)體區(qū)域45成為CCD的溝道部分。此外,在轉(zhuǎn)移電極42a~42c上,通過端子46a~46c而被施加脈沖電壓,由此進(jìn)行電荷的移動。
圖10是表示以往的埋入溝道型MOS晶體管的圖,圖10A是概略性地表示以往的埋入溝道型MOS晶體管的結(jié)構(gòu)的剖面圖,圖10B是表示圖10A所示的埋入溝道型MOS晶體管的電位分布的圖。
此外,圖10B所示的電位分布沿圖10A中的線Z-Z′而求得。圖10B中的A點(diǎn)、B點(diǎn)、C點(diǎn)對應(yīng)于圖10A中所示的線Z-Z′上的A點(diǎn)、B點(diǎn)、C點(diǎn)。
如圖10所示,埋入溝道型MOS晶體管被形成于半導(dǎo)體襯底51。在圖10的例子,半導(dǎo)體襯底51是p型,在半導(dǎo)體襯底51中形成有p型的半導(dǎo)體區(qū)域54。此外,在半導(dǎo)體襯底51中,形成有作為源極或漏極的n型的半導(dǎo)體區(qū)域56及57。此外,在半導(dǎo)體區(qū)域56和半導(dǎo)體區(qū)域57之間,形成有作為溝道部分的n型的半導(dǎo)體區(qū)域55,以在柵極施加電壓為0V時也可形成溝道。作為溝道部分的n型的半導(dǎo)體區(qū)域55與作為源極或漏極的n型的半導(dǎo)體區(qū)域56及57相比為低濃度。此外,在n型的半導(dǎo)體區(qū)域55之上,隔著柵極絕緣膜53而設(shè)置有柵電極52。
專利文獻(xiàn)1(日本)特開2001-230403號公報(bào)(圖2)專利文獻(xiàn)2(日本)特開平7-161978號公報(bào)專利文獻(xiàn)3(日本)特開平7-326739號公報(bào)可是,在圖9所示的以往的電荷轉(zhuǎn)移器件中,如圖9B所示,n型的第2半導(dǎo)體區(qū)域45中的雜質(zhì)濃度在半導(dǎo)體區(qū)域41的襯底表面最高,距半導(dǎo)體區(qū)域41的襯底表面越深越下降。這種情況下,在雜質(zhì)濃度高的部位(即,襯底表面)的襯底表面,垂直方向的電場變強(qiáng),所以如圖9C所示,轉(zhuǎn)移電極42a~42c和第2半導(dǎo)體區(qū)域45之間(A-B間)的電位梯度變得急劇。
因此,如圖9C所示,在距襯底表面淺的部位,即,在絕緣層43和半導(dǎo)體襯底41的界面(B點(diǎn))的附近,第2半導(dǎo)體區(qū)域45中的電位變得最大。48表示電位的最大點(diǎn)。其結(jié)果,在該界面的附近積蓄電荷,所積蓄的電荷在該界面的附近移動。
但是,一般地,在這樣距襯底表面淺的部位存在最大點(diǎn)48時,所謂“邊緣(fringe)電場”變?nèi)?。因此,在圖9所示的以往的電荷轉(zhuǎn)移器件中,存在轉(zhuǎn)移效率下降的可能性。
另一方面,考慮到距襯底表面越淺雜質(zhì)濃度越高這一方面,作為轉(zhuǎn)移效率下降的解決方法,有加深n型的第2半導(dǎo)體區(qū)域45的自身深度的方法。但是,在加深了第2半導(dǎo)體區(qū)域45的深度的情況下,如果不降低第2半導(dǎo)體區(qū)域45的雜質(zhì)濃度,則最大電位增大、發(fā)生動作上的不妥這樣的新問題。而且,在降低了第2半導(dǎo)體區(qū)域45的雜質(zhì)濃度的情況下,埋入溝道CCD的最大轉(zhuǎn)移電荷量由第2半導(dǎo)體區(qū)域45的濃度決定,所以發(fā)生使最大轉(zhuǎn)移電荷量下降的新問題。
此外,在圖10所示的以往的埋入溝道型MOS晶體管中,如圖10B所示,作為溝道部分的n型的半導(dǎo)體區(qū)域55中的電位在半導(dǎo)體襯底51和柵極絕緣膜53的界面(B點(diǎn))也變得最大(最大點(diǎn)58)。因此,在n型的半導(dǎo)體區(qū)域55中,電荷也被積蓄在包含了半導(dǎo)體襯底和絕緣層的界面的界面附近,并在界面附近移動。而且,在埋入溝道型MOS晶體管中,在半導(dǎo)體襯底51和柵極絕緣膜53的界面中,存在對通過的電荷進(jìn)行捕獲或釋放的各種各樣的能級。因此,在圖10所示的以往的埋入溝道型MOS晶體管中,存在會發(fā)生以界面附近的電荷的積蓄及移動作為原因的噪聲的問題。
發(fā)明內(nèi)容
本發(fā)明的目的是消除上述問題,提供半導(dǎo)體器件及其制造方法,使在包含了半導(dǎo)體襯底和絕緣層間的界面的界面附近的電荷的積蓄或移動被抑制。
為了實(shí)現(xiàn)上述目的,本發(fā)明的半導(dǎo)體器件,具有在半導(dǎo)體襯底上隔著絕緣層配置了電極的結(jié)構(gòu),其特征在于所述半導(dǎo)體襯底在與所述電極的正下方的所述半導(dǎo)體襯底的區(qū)域重疊的位置,具有一導(dǎo)電型的第1半導(dǎo)體區(qū)域、導(dǎo)電型與一導(dǎo)電型相反的第2半導(dǎo)體區(qū)域、以及一導(dǎo)電型的第3半導(dǎo)體區(qū)域,所述第2半導(dǎo)體區(qū)域被形成在所述第1半導(dǎo)體區(qū)域上,所述第3半導(dǎo)體區(qū)域被形成在所述第2半導(dǎo)體區(qū)域上,以使所述第2半導(dǎo)體區(qū)域耗盡時的電位的最大點(diǎn)的位置比不存在所述第3半導(dǎo)體區(qū)域的情況變深。
此外,為了實(shí)現(xiàn)上述目的,本發(fā)明的半導(dǎo)體器件的制造方法,該半導(dǎo)體器件具有在半導(dǎo)體襯底上隔著絕緣層配置了電極的結(jié)構(gòu),其特征在于,至少具有(a)在所述半導(dǎo)體襯底上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第1半導(dǎo)體區(qū)域的工序;(b)在所述第1半導(dǎo)體區(qū)域上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入與一導(dǎo)電型相反的導(dǎo)電型的雜質(zhì),而形成第2半導(dǎo)體區(qū)域的工序;以及(c)在所述第2半導(dǎo)體區(qū)域上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第3半導(dǎo)體區(qū)域的工序,所述(c)工序中的一導(dǎo)電型的雜質(zhì)的導(dǎo)入,通過所形成的所述第3半導(dǎo)體區(qū)域來而進(jìn)行,以使所述第2半導(dǎo)體區(qū)域的耗盡時的電位的最大點(diǎn)的位置比不存在所述第3半導(dǎo)體區(qū)域的情況變深。
本發(fā)明的效果如下根據(jù)以上的本發(fā)明的固體攝像器件及其制造方法,在第2半導(dǎo)體區(qū)域上形成與其相反導(dǎo)電型的第3半導(dǎo)體區(qū)域。因此,在對電極施加電壓,而使位于電極正下方的第2半導(dǎo)體區(qū)域耗盡時,電位的最大點(diǎn)與不存在第3半導(dǎo)體區(qū)域的以往例相比(參照圖9及圖10),位于更深的位置。
因此,能夠抑制在半導(dǎo)體襯底和絕緣層的界面或其附近積蓄電荷。因此,在將本發(fā)明的半導(dǎo)體器件應(yīng)用于電荷轉(zhuǎn)移器件的情況下,能夠避免轉(zhuǎn)移電荷量的下降,并且抑制轉(zhuǎn)移效率的下降。此外,在將本發(fā)明的半導(dǎo)體器件應(yīng)用于MOS晶體管的情況下,能夠抑制噪聲的產(chǎn)生。
圖1是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的平面圖,圖1A是省略了轉(zhuǎn)移電極的圖示的圖,圖1B是圖示了轉(zhuǎn)移電極的圖。
圖2是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的圖,圖2A是放大表示實(shí)施方式1的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖,圖2B是表示圖2A所示的半導(dǎo)體器件的電位分布的圖。
圖3是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件(電荷轉(zhuǎn)移器件)的結(jié)構(gòu)的剖面圖,也表示了包含該半導(dǎo)體器件的固體攝像器件。
圖4是表示本發(fā)明的實(shí)施方式1的包含了半導(dǎo)體器件的固體攝像器件的結(jié)構(gòu)的剖面圖。
圖5是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的制造方法的剖面圖,圖5A~圖5C表示一連串的主要的制造工序。
圖6是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的制造方法的剖面圖,圖6A~圖6C表示在圖5C所示的工序之后所實(shí)施的一連串的主要的制造工序。
圖7是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體器件的圖,圖7A是概略性地表示本發(fā)明的實(shí)施方式2的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖,圖7B是表示圖7A所示的半導(dǎo)體器件的電位分布的圖。
圖8是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體器件的制造方法的剖面圖,圖8A~圖8D表示一連串的主要的制造工序。
圖9是表示以往的電荷轉(zhuǎn)移器件的圖,圖9A是概略性地表示以往的電荷轉(zhuǎn)移器件的結(jié)構(gòu)的剖面圖,圖9B是表示圖9A所示的電荷轉(zhuǎn)移器件的雜質(zhì)濃度分布的圖,圖9C是表示圖9A所示的電荷轉(zhuǎn)移器件的電位分布的圖。
圖10是表示以往的埋入溝道型MOS晶體管的圖,圖10A是概略性地表示以往的埋入溝道型MOS晶體管的結(jié)構(gòu)的剖面圖,圖10B是表示圖10A所示的埋入溝道型MOS晶體管的電位分布的圖。
具體實(shí)施例方式
本發(fā)明的半導(dǎo)體器件,具有在半導(dǎo)體襯底上隔著絕緣層配置了電極的結(jié)構(gòu),其特征在于所述半導(dǎo)體襯底在與所述電極的正下方的所述半導(dǎo)體襯底的區(qū)域重疊的位置,具有一導(dǎo)電型的第1半導(dǎo)體區(qū)域、導(dǎo)電型與一導(dǎo)電型相反的第2半導(dǎo)體區(qū)域、以及一導(dǎo)電型的第3半導(dǎo)體區(qū)域,所述第2半導(dǎo)體區(qū)域被形成在所述第1半導(dǎo)體區(qū)域上,所述第3半導(dǎo)體區(qū)域被形成在所述第2半導(dǎo)體區(qū)域上,以使所述第2半導(dǎo)體區(qū)域耗盡時的電位的最大點(diǎn)的位置比不存在所述第3半導(dǎo)體區(qū)域的情況變深。在上述本發(fā)明的半導(dǎo)體器件中,所述第2半導(dǎo)體區(qū)域和所述第3半導(dǎo)體區(qū)域通過對所述電極施加的電壓而被耗盡。
在上述本發(fā)明的半導(dǎo)體器件中,優(yōu)選所述第3半導(dǎo)體區(qū)域是導(dǎo)入了銦、鎵及鉈中至少一種的p型區(qū)域。此外,更優(yōu)選所述第2半導(dǎo)體區(qū)域是導(dǎo)入了砷的n型區(qū)域。在這樣的狀況下,能夠抑制半導(dǎo)體區(qū)域中的雜質(zhì)的熱引起的擴(kuò)散。
此外,上述本發(fā)明的半導(dǎo)體器件也可以是電荷轉(zhuǎn)移器件。這種情況下,所述第2半導(dǎo)體區(qū)域具有作為所述電荷轉(zhuǎn)移器件的溝道部分的功能,所述電極存在多個,多個所述電極具有作為所述電荷轉(zhuǎn)移器件的轉(zhuǎn)移電極的功能。
此外,上述本發(fā)明的半導(dǎo)體器件也可以是MOS晶體管。這種情況下,所述第2半導(dǎo)體區(qū)域具有作為所述MOS晶體管的溝道部分的功能,所述電極具有作為所述MOS晶體管的柵電極的功能,所述MOS晶體管的作為源極區(qū)域的半導(dǎo)體區(qū)域和作為漏極的半導(dǎo)體區(qū)域,形成在與所述第2半導(dǎo)體區(qū)域及所述第3半導(dǎo)體區(qū)域相鄰的位置。
本發(fā)明的半導(dǎo)體器件的制造方法,該半導(dǎo)體器件具有在半導(dǎo)體襯底上隔著絕緣層配置了電極的結(jié)構(gòu),其特征在于,至少具有(a)在所述半導(dǎo)體襯底上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第1半導(dǎo)體區(qū)域的工序;(b)在所述第1半導(dǎo)體區(qū)域上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入與一導(dǎo)電型相反的導(dǎo)電型的雜質(zhì),而形成第2半導(dǎo)體區(qū)域的工序;以及(c)在所述第2半導(dǎo)體區(qū)域上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第3半導(dǎo)體區(qū)域的工序,所述(c)工序中的一導(dǎo)電型的雜質(zhì)的導(dǎo)入,通過所形成的所述第3半導(dǎo)體區(qū)域來而進(jìn)行,以使所述第2半導(dǎo)體區(qū)域的耗盡時的電位的最大點(diǎn)的位置比不存在所述第3半導(dǎo)體區(qū)域的情況變深。
此外,在上述本發(fā)明的半導(dǎo)體器件的制造方法中,優(yōu)選所述(c)工序中的一導(dǎo)電型的雜質(zhì)的導(dǎo)入通過離子注入而進(jìn)行,所述離子注入的加速能量被設(shè)定為50Kev~200Kev,摻雜量(dose)被設(shè)定為5×1011個/cm2~8×1012個/cm2。在這樣的條件下形成第3半導(dǎo)體區(qū)域的情況下,能夠可靠地使第2半導(dǎo)體區(qū)域的耗盡時的電位的最大點(diǎn)的位置比不存在第3半導(dǎo)體區(qū)域的情況變深。
此外,在上述本發(fā)明的半導(dǎo)體器件的制造方法,優(yōu)選所述(c)工序中的一導(dǎo)電型的雜質(zhì)是銦、鎵及鉈中的至少一種。而且,優(yōu)選與所述(b)的工序中的一導(dǎo)電型相反的導(dǎo)電型的雜質(zhì)為砷。這樣的狀況下,能夠抑制半導(dǎo)體區(qū)域中的雜質(zhì)的熱引起的擴(kuò)散。
此外,可以在所述(c)工序的離子注入中,所述雜質(zhì)被離子化為二價的離子,也可以被離子化為一價的離子。在離子化為一價的離子的情況下,盡管需要比較高的加速能量(Kev),但是易于區(qū)別被加速的離子。因此,在注入時,能夠抑制不是注入對象的雜質(zhì)離子混入,所以能夠?qū)崿F(xiàn)高純度的離子注入。另一方面,在離子化為二價離子的情況下,能夠以比較低的加速能量(Kev)進(jìn)行離子注入。
此外,在上述本發(fā)明的半導(dǎo)體器件的制造方法中,優(yōu)選形成為還具有在所述(c)的工序的離子注入后,加熱所述半導(dǎo)體襯底的工序的形態(tài)。這種情況下,能夠進(jìn)一步抑制通過離子注入而注入的雜質(zhì)的擴(kuò)散。
(實(shí)施方式1)以下,關(guān)于本發(fā)明的實(shí)施方式1的半導(dǎo)體器件及半導(dǎo)體器件的制造方法,參照圖1~圖6進(jìn)行說明。本實(shí)施方式的半導(dǎo)體器件是被稱為埋入溝道CCD的電荷轉(zhuǎn)移器件,構(gòu)成了固體攝像器件的一部分。
圖1是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的平面圖,圖1A是省略了轉(zhuǎn)移電極的圖示的圖,圖1B是圖示了轉(zhuǎn)移電極的圖。圖1還表示了包含該半導(dǎo)體器件的固體攝像器件。此外,在圖1A中的半導(dǎo)體區(qū)域15、圖1B中的轉(zhuǎn)移電極2a及2c上,被施以陰影線。
圖2是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的圖,圖2A是放大表示實(shí)施方式1的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖,圖2B是表示圖2A所示的半導(dǎo)體器件的電位分布的圖。圖2A所示的剖面是沿圖1A及圖1B中的線K-K′截?cái)嗨@得的剖面。圖2B所示的電位分布沿圖2A中的線W-W′而求得。而且,圖2B中的A點(diǎn)、B點(diǎn)、B′點(diǎn)、C點(diǎn)對應(yīng)于圖2A中所示的線W-W′上的A點(diǎn)、B點(diǎn)、B′點(diǎn)、C點(diǎn)。
圖3是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖,還表示有關(guān)包含該半導(dǎo)體器件的固體攝像器件。圖3所示的剖面是沿圖1A及圖1B中的線L-L′截?cái)嗨@得的剖面。圖4是表示包含了本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的固體攝像器件的結(jié)構(gòu)的剖面圖。圖4所示的剖面是沿圖1A及圖1B中的線M-M′截?cái)嗨@得的剖面。
首先,說明有關(guān)具有了本實(shí)施方式1的半導(dǎo)體器件的固體攝像器件的結(jié)構(gòu)。如圖1A、圖1B及圖3所示,本實(shí)施方式1的半導(dǎo)體器件(電荷轉(zhuǎn)移器件)10是構(gòu)成固體攝像器件的一部分的垂直CCD。固體攝像器件具有形成了光電二極管20和半導(dǎo)體器件10的半導(dǎo)體襯底1。在本實(shí)施方式1中,半導(dǎo)體襯底1為n型硅襯底。在半導(dǎo)體襯底1中形成有p阱8。
如圖3所示,光電二極管20具有p阱8之上所形成的光電變換區(qū)域14、光電變換區(qū)域14之上所形成的p型的半導(dǎo)體區(qū)域(p層)15。光電變換區(qū)域14為n型的半導(dǎo)體區(qū)域(n層)。此外,在半導(dǎo)體襯底1上形成有多個光電二極管20。多個光電二極管20被矩陣狀地排列,各光電二極管20成為單位像素。
此外,如圖1A及圖4所示,在垂直方向(圖1中的上下方向)中相互相鄰的光電二極管20間,形成有元件分離區(qū)域13。在本實(shí)施方式1中,元件分離區(qū)域13為p型的半導(dǎo)體區(qū)域。
而且,如圖1A、圖1B及圖3所示,由于半導(dǎo)體器件10如上述那樣是垂直CCD,所以在垂直方向排列的多個光電二極管20的每列上,沿相應(yīng)列配置半導(dǎo)體器件10。此外,在半導(dǎo)體器件10和光電二極管20的垂直方向的列之間也形成有元件分離區(qū)域11及12。再有,在本實(shí)施方式1中,光電二極管20中所積蓄的電荷經(jīng)由元件分離區(qū)域11而被轉(zhuǎn)移到半導(dǎo)體器件10。
下面,說明有關(guān)本實(shí)施方式1的半導(dǎo)體器件的結(jié)構(gòu)。如圖1B、圖2A及圖3所示,本實(shí)施方式1的半導(dǎo)體器件(電荷轉(zhuǎn)移器件)10具有在半導(dǎo)體襯底1上隔著絕緣層3而配置了轉(zhuǎn)移電極2a~2c的結(jié)構(gòu)。在圖1B及圖2A中僅表示了一部分的轉(zhuǎn)移電極,但實(shí)際上與像素?cái)?shù)相對應(yīng)的多個轉(zhuǎn)移電極沿轉(zhuǎn)移方向排列著(參照圖1)。7a~7c是用于對各轉(zhuǎn)移電極2a~2c施加脈沖電壓的端子(參照圖2A)。
此外,如圖2A及圖3所示,半導(dǎo)體襯底1在與轉(zhuǎn)移電極2a~2c的正下方的半導(dǎo)體襯底1的區(qū)域重疊的位置,具有p型的第1半導(dǎo)體區(qū)域(p層)、n型的第2半導(dǎo)體區(qū)域(n層)5、p型的第3半導(dǎo)體區(qū)域(p層)6。第2半導(dǎo)體區(qū)域5形成在第1半導(dǎo)體區(qū)域4之上,具有作為CCD的溝道部分的功能。而且,第3半導(dǎo)體區(qū)域6被形成在第2半導(dǎo)體區(qū)域5之上。
這里,對背景技術(shù)中圖9所示的以往例和本實(shí)施方式1的半導(dǎo)體器件進(jìn)行比較。從圖2及圖9可知,在本實(shí)施方式1中,以往例中不存在的第3半導(dǎo)體區(qū)域6被形成在半導(dǎo)體襯底1的表層。而且,第3半導(dǎo)體區(qū)域6的導(dǎo)電型是第2半導(dǎo)體區(qū)域5的導(dǎo)電型的相反導(dǎo)電型。
因此,在對轉(zhuǎn)移電極2b施加電壓,而使第2半導(dǎo)體區(qū)域5及第3半導(dǎo)體區(qū)域6耗盡時,由于存在第3半導(dǎo)體區(qū)域6,而在半導(dǎo)體襯底1的襯底面的垂直于襯底面的方向的電場比以往例變?nèi)?。因此,如圖2B所示,在轉(zhuǎn)移電極2a~2c和第2半導(dǎo)體區(qū)域5之間(A-B′間)的電位梯度比以往例(參照圖9C)變平緩。此外,半導(dǎo)體襯底1的襯底面和絕緣層3的界面的電位也比以往例變小。
這樣的結(jié)果,第2半導(dǎo)體區(qū)域5的耗盡時的電位的最大點(diǎn)8的位置比不存在第3半導(dǎo)體區(qū)域6的以往例(參照圖9B)變深。因此,由于邊緣電場變強(qiáng),而且轉(zhuǎn)移電荷也被積蓄在比以往例深的位置,所以根據(jù)本實(shí)施方式1,與以往例相比,能夠提高電荷轉(zhuǎn)移器件中的轉(zhuǎn)移效率。
此外,其結(jié)果是,由于轉(zhuǎn)移效率的提高,不需要加深作為CCD的溝道部分的第2半導(dǎo)體區(qū)域5的深度(參照背景技術(shù)),所以能夠抑制動作上產(chǎn)生不妥。而且,由于不需要降低第2半導(dǎo)體區(qū)域5的雜質(zhì)濃度(參照背景技術(shù)),所以還能夠抑制轉(zhuǎn)移電荷量的下降。
此外,由于使第2半導(dǎo)體區(qū)域5中的電位的最大點(diǎn)8(參照圖2B)的位置比以往例更深,所以在第3半導(dǎo)體區(qū)域6中,需要確保一定的雜質(zhì)濃度。因此,在第3半導(dǎo)體區(qū)域6的形成中,優(yōu)選雜質(zhì)通過離子注入而導(dǎo)入。此外,離子注入優(yōu)選例如將加速能量設(shè)定為50Kev~200Kev、摻雜量設(shè)定為5×1011個/cm2~8×1012個/cm2來進(jìn)行。此外,由于本實(shí)施方式1的半導(dǎo)體器件為電荷轉(zhuǎn)移器件,所以優(yōu)選將加速能量設(shè)定為60Kev~150Kev、摻雜量設(shè)定為1×1012個/cm2~8×1012個/cm2來進(jìn)行。
而且,從抑制轉(zhuǎn)移電荷量的下降的觀點(diǎn)來看,優(yōu)選第3半導(dǎo)體區(qū)域6在半導(dǎo)體襯底1和絕緣層3的界面附近,盡可能淺地(空間上薄)形成。但是,在將第3半導(dǎo)體區(qū)域6形成得淺的情況下,因半導(dǎo)體器件10的制造工序中產(chǎn)生的熱,第3半導(dǎo)體區(qū)域6的雜質(zhì)會容易擴(kuò)散到第2半導(dǎo)體區(qū)域5。因此,第3半導(dǎo)體區(qū)域6優(yōu)選使用原子半徑比較大、熱引起的擴(kuò)散的行進(jìn)慢的物質(zhì)作為雜質(zhì)而形成。作為這樣的雜質(zhì),例如可列舉銦(In)、鎵(Ga)、鉈(Tl)等。
此外,形成第3半導(dǎo)體區(qū)域6時的銦(In)、鎵(Ga)、鉈(Tl)等雜質(zhì)的離子注入,可以將這樣的雜質(zhì)離子化為一價的離子來進(jìn)行,也可以離子化為二價的離子來進(jìn)行。
例如,在離子化為一價的離子的情況下,盡管需要比較高的加速能量(Kev),但容易區(qū)分被加速的離子。因此,在注入時,由于能夠抑制不是注入對象的雜質(zhì)離子的混入,所以能夠?qū)崿F(xiàn)高純度的離子注入。另一方面,在離子化為二價的離子的情況下,能夠以比較低的加速能量(Kev)進(jìn)行離子注入。
此外,銦(In)、鎵(Ga)、鉈(Tl)等這樣的原子半徑比較大、熱引起的擴(kuò)散的行進(jìn)慢的物質(zhì),作為用于形成第3半導(dǎo)體區(qū)域6以外的p型的半導(dǎo)體區(qū)域的雜質(zhì)也是有效的。
例如,如圖1A及圖3所示,在固體攝像器件的光電二極管20中,在光電變換區(qū)域14的上層,形成有p型的半導(dǎo)體區(qū)域15。p型的半導(dǎo)體區(qū)域15是高濃度雜質(zhì)層,為了抑制界面上產(chǎn)生的暗電流而形成。此外,半導(dǎo)體區(qū)域15最好形成得淺。這是因?yàn)榘雽?dǎo)體區(qū)域15的p型雜質(zhì)分布的區(qū)域和光電變換區(qū)域14的n型雜質(zhì)分布的區(qū)域的重疊越少,越能夠提高飽和特性,即增大光電變換區(qū)域14中所積蓄的電荷量,或能夠抑制所謂的白斑的發(fā)生(參照日本特開平4-218966號公報(bào))。
但是,半導(dǎo)體區(qū)域15中存在的雜質(zhì)也與第3半導(dǎo)體區(qū)域6的雜質(zhì)同樣,有可能因制造工序中產(chǎn)生的熱而向光電變換區(qū)域14擴(kuò)散,這種情況下,上述重疊會擴(kuò)大。因此,即使在半導(dǎo)體區(qū)域15的形成中,也優(yōu)選將銦(In)、鎵(Ga)、鉈(Tl)等這樣的原子半徑比較大、熱引起的擴(kuò)散的推進(jìn)慢的物質(zhì)用作雜質(zhì)。
此外,如上述那樣,圖1A及圖3所示的元件分離區(qū)域11及12、圖1及圖4所示的元件分離區(qū)域13是導(dǎo)入p型雜質(zhì)而形成的半導(dǎo)體區(qū)域。因此,元件分離區(qū)域11~13中的雜質(zhì)也與第3半導(dǎo)體區(qū)域6的雜質(zhì)同樣,有可能因制造工序中產(chǎn)生的熱而擴(kuò)散。
而且,元件分離區(qū)域11~13中的雜質(zhì)擴(kuò)散時,因擴(kuò)散的雜質(zhì),位于元件分離區(qū)域11~13的周圍的、作為垂直CCD的溝道部分的第2半導(dǎo)體區(qū)域5和光電變換區(qū)域14變狹窄。這種情況下,會產(chǎn)生這些區(qū)域的飽和特性的下降,即,在這些區(qū)域中處理的最大電荷量的下降。
因此,即使在元件分離區(qū)域11~13的形成中,也優(yōu)選將銦(In)、鎵(Ga)、鉈(Tl)等這樣的原子半徑比較大、熱引起的擴(kuò)散的推進(jìn)慢的物質(zhì)用作雜質(zhì)。
此外,在本實(shí)施方式1,即使在n型的第2半導(dǎo)體區(qū)域5和光電變換區(qū)域14中,也優(yōu)選抑制n型雜質(zhì)因熱而產(chǎn)生的擴(kuò)散。這是因?yàn)榧词筽型雜質(zhì)因熱引起的擴(kuò)散被抑制,但如果n型雜質(zhì)因熱而最大地?cái)U(kuò)散時,擴(kuò)散深度(所謂的xj)變深,溝道電位升高而產(chǎn)生不能正常地動作的問題,其結(jié)果,作為電荷轉(zhuǎn)移器件的功能受到損失。再有,也可考慮預(yù)先降低雜質(zhì)濃度的措施,以使在受熱后溝道電位合適,來取代對n型雜質(zhì)因熱引起的擴(kuò)散進(jìn)行抑制。但是,這種情況下會發(fā)生可轉(zhuǎn)移的電荷量減少的新問題。因此,即使作為n型雜質(zhì),也優(yōu)選將原子半徑比較大、熱引起的擴(kuò)散的推進(jìn)慢的物質(zhì)用作雜質(zhì)。
下面,使用圖5及圖6說明有關(guān)本發(fā)明的實(shí)施方式1的半導(dǎo)體器件(電荷轉(zhuǎn)移器件)的制造方法。圖5及圖6是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體器件的制造方法的剖面圖。圖5A~圖5C表示一連串的主要的制造工序,圖6A~圖6C表示在圖5C所示的工序后所實(shí)施的一連串的主要制造工序。
再有,在以下說明中,在說明本實(shí)施方式1的半導(dǎo)體器件10的制造方法的同時,還說明有關(guān)具有半導(dǎo)體器件10的固體攝像器件的制造方法。此外,圖5及圖6所示的剖面與圖3所示的剖面同樣,是沿圖1中的線L-L′剖切所得的剖面。
首先,如圖5A所示,在半導(dǎo)體襯底1上,在設(shè)置了使p阱8的形成區(qū)域露出的掩膜(未圖示)后,離子注入p型雜質(zhì),而形成p阱8。而且,在將用于p阱8形成的掩膜除去,并在半導(dǎo)體襯底1上設(shè)置了使第1半導(dǎo)體區(qū)域4的形成區(qū)域露出的掩膜(未圖示)后,離子注入p型雜質(zhì),而形成p型的第1半導(dǎo)體區(qū)域4。然后,除去用于第1半導(dǎo)體區(qū)域4形成的掩膜。
在圖5A的例子,離子注入硼(B)而形成p阱8及第1半導(dǎo)體區(qū)域4。此外,形成p阱8時的離子注入優(yōu)選將加速能量設(shè)定為1000Kev~3000Kev、摻雜量設(shè)定為2×1011個/cm2~5×1011個/cm2而進(jìn)行。進(jìn)而,形成第1半導(dǎo)體區(qū)域4時的離子注入優(yōu)選將加速能量設(shè)定為200Kev~500Kev、摻雜量設(shè)定為2×1011個/cm2~10×1011個/cm2而進(jìn)行。
接著,如圖5B所示,在半導(dǎo)體襯底1上,在設(shè)置了使元件分離區(qū)域11的形成區(qū)域露出的掩膜(未圖示)后,離子注入p型雜質(zhì),而形成元件分離區(qū)域11。進(jìn)而,在除去用于元件分離區(qū)域11形成的掩膜,在半導(dǎo)體襯底1上,設(shè)置了使元件分離區(qū)域12的形成區(qū)域露出的掩膜(未圖示)后,離子注入p型雜質(zhì),而形成元件分離區(qū)域12。然后,除去用于元件分離區(qū)域12形成的掩膜。
在圖5B的例子,離子注入因熱引起的擴(kuò)散的推進(jìn)與硼(B)相比慢的銦(In)而形成元件分離區(qū)域11及12。此外,由于元件分離區(qū)域11為讀出側(cè),所以其形成時的離子注入優(yōu)選將加速能量設(shè)定為1000Kev~3000Kev、摻雜量設(shè)定為1.5×1012個/cm2~5×1012個/cm2而進(jìn)行。由于元件分離區(qū)域12為非讀出側(cè),所以其形成時的離子注入優(yōu)選將加速能量設(shè)定為300Kev~1000Kev、摻雜量設(shè)定為3×1012個/cm2~10×1012個/cm2而進(jìn)行。
接著,如圖5C所示,在半導(dǎo)體襯底1上,在設(shè)置了使多個光電變換區(qū)域14的形成區(qū)域露出的掩膜(未圖示)后,離子注入n型雜質(zhì),而形成多個光電變換區(qū)域14。進(jìn)而,除去用于光電變換區(qū)域14形成的掩膜,在半導(dǎo)體襯底1上,設(shè)置了使第2半導(dǎo)體區(qū)域5的形成區(qū)域露出的掩膜(未圖示)后,離子注入n型雜質(zhì),而形成作為CCD的溝道部分的第2半導(dǎo)體區(qū)域5。再有,用于第2半導(dǎo)體區(qū)域5形成的掩膜還在以下的圖6A所示的工序中被使用。
在圖5C的例子中,離子注入砷(As)而形成光電變換區(qū)域14及第2半導(dǎo)體區(qū)域5。而且,形成光電變換區(qū)域14時的離子注入優(yōu)選將加速能量設(shè)定為400Kev~1000Kev、摻雜量設(shè)定為3×1012個/cm2~8×1012個/cm2而進(jìn)行。而且,形成第2半導(dǎo)體區(qū)域5時的離子注入優(yōu)選將加速能量設(shè)定為80Kev~200Kev、摻雜量設(shè)定為3×1012個/cm2~8×1012個/cm2而進(jìn)行。
接著,如圖6A所示,在殘留了圖5C的工序中所使用的掩膜的狀態(tài)下,對半導(dǎo)體襯底1離子注入p型雜質(zhì),而在第2半導(dǎo)體區(qū)域5之上形成p型的第3半導(dǎo)體區(qū)域6。然后,除去掩膜。
在圖6A的例子中,離子注入與硼(B)相比因熱引起的擴(kuò)散的推進(jìn)慢的銦(In)而形成第3半導(dǎo)體區(qū)域6。此外,如上述那樣,形成第3半導(dǎo)體區(qū)域6時的離子注入優(yōu)選將加速能量設(shè)定為60Kev~150Kev、摻雜量設(shè)定為1×1012個/cm2~8×1012個/cm2而進(jìn)行。
接著,如圖6B所示,在形成了第3半導(dǎo)體區(qū)域6的區(qū)域上,通過氧化硅膜(SiO2)等而形成絕緣層3,并在其上形成轉(zhuǎn)移電極2b。在圖6B的例子中,絕緣層3通過對半導(dǎo)體襯底1的襯底面形成絕緣膜、對絕緣膜上利用光刻法形成適合于絕緣層3的形狀的抗蝕劑圖形、以及腐蝕而形成。此外,轉(zhuǎn)移電極2b通過在絕緣層3之上生長多晶硅膜、利用光刻法形成適合于轉(zhuǎn)移電極2b的形狀的抗蝕劑圖形、及腐蝕而形成。
圖6B中雖未示出,但轉(zhuǎn)移電極2a及2c也與轉(zhuǎn)移電極2b同樣是多晶硅電極。轉(zhuǎn)移電極2a及2c通過形成多晶硅的轉(zhuǎn)移電極2b后,進(jìn)行轉(zhuǎn)移電極2b的氧化或利用淀積的絕緣層3的形成,進(jìn)而,進(jìn)行對絕緣層3之上的多晶硅膜的成膜、多晶硅膜的腐蝕而形成。這樣的電極結(jié)構(gòu)被稱為所謂的‘多晶硅重疊電極結(jié)構(gòu)’。再有,轉(zhuǎn)移電極2a~2c不限于本實(shí)施方式的例子。
接著,如圖6C所示,將轉(zhuǎn)移電極2a~2c及絕緣層3作為掩膜,離子注入p型雜質(zhì),而形成半導(dǎo)體區(qū)域15。在圖6C的例子中,離子注入與硼(B)相比因熱引起的擴(kuò)散的推進(jìn)慢的銦(In)而形成半導(dǎo)體區(qū)域15。此外,形成半導(dǎo)體區(qū)域15時的離子注入優(yōu)選將加速能量設(shè)定為60Kev~200Kev、摻雜量設(shè)定為5×1012個/cm2~8×1012個/cm2而進(jìn)行。
然后,形成未圖示的絕緣層和金屬布線,而完成固體攝像器件。此外,雖未圖示,但在上述各工序中的離子注入實(shí)施后,優(yōu)選實(shí)施退火。這是因?yàn)樵趯?shí)施了退火的情況下,能夠進(jìn)一步抑制被注入的雜質(zhì)的擴(kuò)散。此外,作為退火的具體方法,可列舉對半導(dǎo)體襯底極短時間地照射紅外線或激光束等的電磁波而加熱的RTA(Rapid Thermal Anneal)等。
再有,在本實(shí)施方式1中,說明了有關(guān)半導(dǎo)體襯底1為n型硅襯底的例子,但本發(fā)明不限于此,也可以應(yīng)用于半導(dǎo)體襯底為p型硅襯底的情況。此外,在這種情況下,與本實(shí)施方式1的例子同樣,能夠取得本發(fā)明的效果。而且,這種情況下,第1半導(dǎo)體區(qū)域4及第3半導(dǎo)體區(qū)域6的導(dǎo)電型為n型,第2半導(dǎo)體區(qū)域5的導(dǎo)電型為p型。
(實(shí)施方式2)下面,對于本發(fā)明的實(shí)施方式2的半導(dǎo)體器件及半導(dǎo)體器件的制造方法,參照圖7及圖8進(jìn)行說明。本實(shí)施方式2的半導(dǎo)體器件是埋入溝道型MOS晶體管。
首先,用圖7說明有關(guān)本實(shí)施方式2的半導(dǎo)體器件的結(jié)構(gòu)。圖7是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體器件的圖,圖7A是概略性地表示本發(fā)明的實(shí)施方式2的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖,圖7B是表示圖7A所示的半導(dǎo)體器件的電位分布的圖。
此外,圖7B所示的電位分布沿圖7A中的線X-X′而求得。圖7B中的A點(diǎn)、B點(diǎn)、B′點(diǎn)、C點(diǎn)對應(yīng)于圖7A中所示的線X-X′上的A點(diǎn)、B點(diǎn)、B′點(diǎn)、C點(diǎn)。
如圖7A所示,本實(shí)施方式2的半導(dǎo)體器件(埋入溝道型MOS晶體管)具有在半導(dǎo)體襯底31上隔著柵極絕緣膜33而配置了柵電極32的結(jié)構(gòu)。在本實(shí)施方式2中,半導(dǎo)體襯底31是p型硅襯底,在半導(dǎo)體襯底31中形成有p型的第1半導(dǎo)體區(qū)域34。
此外,半導(dǎo)體襯底31在與柵電極32的正下方的半導(dǎo)體襯底31的區(qū)域重疊的位置,具有n型的第2半導(dǎo)體區(qū)域35和p型的第3半導(dǎo)體區(qū)域36。第1半導(dǎo)體區(qū)域34也處于與柵電極32的正下方的半導(dǎo)體襯底31的區(qū)域重疊的位置。
第2半導(dǎo)體區(qū)域35被形成在第1半導(dǎo)體區(qū)域34之上,具有作為埋入溝道型MOS晶體管的溝道部分的功能。因此,在圖7A所示的半導(dǎo)體器件中,即使是柵極施加電壓為0V的情況,也形成溝道。此外,第3半導(dǎo)體區(qū)域36被形成在第2半導(dǎo)體區(qū)域35之上。另外,在半導(dǎo)體襯底3 1中,以夾著第2半導(dǎo)體區(qū)域35及第3半導(dǎo)體區(qū)域36的方式形成有作為源極的半導(dǎo)體區(qū)域37和作為漏極的半導(dǎo)體區(qū)域38。
這里,對背景技術(shù)中圖10所示的以往例和本實(shí)施方式2的半導(dǎo)體器件進(jìn)行比較。從圖7和圖10可知,即使在本實(shí)施方式2中,也與實(shí)施方式1同樣,在半導(dǎo)體襯底1的表層形成了以往例中不存在的第3半導(dǎo)體區(qū)域36。此外,第3半導(dǎo)體區(qū)域36的導(dǎo)電型是第2半導(dǎo)體區(qū)域35的導(dǎo)電型的相反導(dǎo)電型。
因此,在本實(shí)施方式2中,也對柵電極32施加電壓而使第2半導(dǎo)體區(qū)域35及第3半導(dǎo)體區(qū)域36耗盡時,第2半導(dǎo)體區(qū)域35中的電位的最大點(diǎn)39的位置也比不存在第3半導(dǎo)體區(qū)域36的以往例(參照圖10B)更深。
因此,與以往例不同,電荷被積蓄在從半導(dǎo)體襯底31和柵極絕緣膜33的界面(B點(diǎn))分離的位置,不與界面接觸地移動。因此,根據(jù)本實(shí)施方式2,與以往例相比,能夠抑制埋入溝道型MOS晶體管的驅(qū)動時產(chǎn)生的噪聲。
此外,在本實(shí)施方式2中,也與實(shí)施方式1同樣,為了使第2半導(dǎo)體區(qū)域35中的電位的最大點(diǎn)39(參照圖7B)的位置比以往例更深,在第3半導(dǎo)體區(qū)域36中,需要確保一定的雜質(zhì)濃度。因此,在第3半導(dǎo)體區(qū)域36的形成中,優(yōu)選通過離子注入而導(dǎo)入雜質(zhì)。離子注入優(yōu)選例如將加速能量設(shè)定為50Kev~200Kev、摻雜量設(shè)定為5×1011個/cm2~8×1012個/cm2而進(jìn)行。此外,由于本實(shí)施方式2的半導(dǎo)體器件是埋入溝道型MOS晶體管,所以特別優(yōu)選設(shè)定為60Kev~150Kev、1×1012個/cm2~8×1012個/cm2而進(jìn)行。
而且,在本實(shí)施方式2中,由于半導(dǎo)體器件是埋入溝道型MOS晶體管,所以第2半導(dǎo)體區(qū)域35以比實(shí)施方式1中圖2所示的第2半導(dǎo)體區(qū)域5更低的濃度形成。因此,在本實(shí)施方式2中,第3半導(dǎo)體區(qū)域36的雜質(zhì)與實(shí)施方式1的情況相比,處于因半導(dǎo)體器件10的制造工序中產(chǎn)生的熱而容易擴(kuò)散到第2半導(dǎo)體區(qū)域5的狀態(tài)。
因此,在本實(shí)施方式2中,第3半導(dǎo)體區(qū)域36也優(yōu)選例如將銦(In)、鎵(Ga)、鉈(Tl)等這樣的原子半徑比較大、熱引起的擴(kuò)散的推進(jìn)慢的物質(zhì)作為雜質(zhì)而形成。此外,在本實(shí)施方式2中,形成第3半導(dǎo)體區(qū)域36時的銦(In)、鎵(Ga)、鉈(Tl)等這樣的雜質(zhì)的離子注入,可以將這樣的雜質(zhì)離子化為1價的離子而進(jìn)行,也可以離子化為2價離子而進(jìn)行。
此外,在本實(shí)施方式2中,也優(yōu)選抑制n型的第2半導(dǎo)體區(qū)域35中的n型雜質(zhì)的熱引起的擴(kuò)散。這是因?yàn)榕c實(shí)施方式1的情況相同,即使p型雜質(zhì)的熱引起的擴(kuò)散被抑制,但n型雜質(zhì)因熱而較大地?cái)U(kuò)散時,擴(kuò)散深度(所謂的xj)變深,溝道電位升高而產(chǎn)生不能正常地動作的問題,其結(jié)果,作為埋入溝道型MOS晶體管的功能受到損失。因此,即使作為n型雜質(zhì),也優(yōu)選使用原子半徑比較大、熱引起的擴(kuò)散的推進(jìn)慢的物質(zhì)。例如,可列舉砷(As)。
下面,用圖8說明有關(guān)本發(fā)明的實(shí)施方式2的半導(dǎo)體器件(埋入溝道型MOS晶體管)的制造方法。圖8是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體器件的制造方法的剖面圖,圖8A~圖8D表示一連串的主要的制造工序。
首先,如圖8A所示,在形成了p型區(qū)域34的半導(dǎo)體襯底(p型硅襯底)31上,設(shè)置了使第2半導(dǎo)體區(qū)域35的形成區(qū)域露出的掩膜30后,離子注入n型雜質(zhì),而形成n型的第2半導(dǎo)體區(qū)域35。
在圖8A的例子中,離子注入砷(As)而形成第2半導(dǎo)體區(qū)域35。此外,形成第2半導(dǎo)體區(qū)域35時的離子注入優(yōu)選將加速能量設(shè)定為30Kev~200Kev、摻雜量設(shè)定為5×1011個/cm2~15×1011個/cm2而進(jìn)行。
接著,如圖8B所示,在殘留了掩膜30的狀態(tài)下,對半導(dǎo)體襯底31離子注入p型雜質(zhì),而在第2半導(dǎo)體區(qū)域35之上形成第3半導(dǎo)體區(qū)域36。然后,除去掩膜30。
在圖8B的例子中,離子注入與硼(B)相比因熱引起的擴(kuò)散的推進(jìn)慢的銦(In)而形成第3半導(dǎo)體區(qū)域36。此外,如上述那樣,形成第3半導(dǎo)體區(qū)域36時的離子注入優(yōu)選將加速能量設(shè)定為60Kev~150Kev、摻雜量設(shè)定為1×1012個/cm2~8×1012個/cm2而進(jìn)行。
接著,如圖8C所示,在半導(dǎo)體襯底31的形成了第3半導(dǎo)體區(qū)域36的區(qū)域上,形成柵極絕緣膜33和柵電極32。具體地說,將絕緣膜成膜在半導(dǎo)體襯底1的襯底面,并在絕緣膜之上成膜多晶硅膜,然后,通過光刻法形成抗蝕劑圖形后進(jìn)行腐蝕。
接著,如圖8D所示,將柵極絕緣膜33和柵電極32作為掩膜,離子注入n型雜質(zhì),而形成作為源極的半導(dǎo)體區(qū)域37和作為漏極的半導(dǎo)體區(qū)域38。在圖8D的例子中,離子注入砷(As)而形成半導(dǎo)體區(qū)域37和38。此外,形成半導(dǎo)體區(qū)域37及38時的離子注入優(yōu)選將加速能量設(shè)定為10Kev~50Kev、摻雜量設(shè)定為1×1015個/cm2~5×1015個/cm2而進(jìn)行。
然后,形成未圖示的絕緣層和金屬布線,完成埋入溝道型MOS晶體管。此外,在本實(shí)施方式2中,也與實(shí)施方式1同樣,優(yōu)選在上述各工序中的離子注入的實(shí)施后,實(shí)施退火。
再有,在本實(shí)施方式2中,說明了有關(guān)半導(dǎo)體襯底31為p型硅襯底的例子,但本發(fā)明不限于此,也可以應(yīng)用于半導(dǎo)體襯底為n型硅襯底的情況。而且,在這種情況下,與本實(shí)施方式2的例子同樣,能夠獲得本發(fā)明的效果。
工業(yè)上的利用可能性本發(fā)明能夠應(yīng)用于以CCD為代表的電荷轉(zhuǎn)移器件或MOS晶體管這樣的半導(dǎo)體器件,而且還可以應(yīng)用于這樣的半導(dǎo)體器件的制造方法。
權(quán)利要求書(按照條約第19條的修改)1.(修改后)一種固體攝像器件,具有設(shè)置在半導(dǎo)體襯底上的光電二極管、以及在所述半導(dǎo)體襯底上隔著絕緣層而設(shè)置的轉(zhuǎn)移電極,其特征在于所述半導(dǎo)體襯底在與所述轉(zhuǎn)移電極的正下方的所述半導(dǎo)體襯底的區(qū)域重疊的位置,具有一導(dǎo)電型的第1半導(dǎo)體區(qū)域、導(dǎo)電型與一導(dǎo)電型相反的第2半導(dǎo)體區(qū)域、以及一導(dǎo)電型的第3半導(dǎo)體區(qū)域,所述第2半導(dǎo)體區(qū)域在所述第1半導(dǎo)體區(qū)域上被作為讀出在所述光電二極管中產(chǎn)生的電荷的溝道部分而形成,所述第3半導(dǎo)體區(qū)域是在所述第2半導(dǎo)體區(qū)域上的、所述半導(dǎo)體襯底和所述絕緣層的界面附近,使用原子半徑比較大、并且熱引起的擴(kuò)散的行進(jìn)慢的物質(zhì)作為雜質(zhì)而形成。
2.(修改后)如權(quán)利要求1所述的固體攝像器件,其中,所述第3半導(dǎo)體區(qū)域是導(dǎo)入了銦、鎵及鉈中至少一種的p型區(qū)域。
3.(修改后)如權(quán)利要求1所述的固體攝像器件,其中,所述第2半導(dǎo)體區(qū)域是導(dǎo)入了砷的n型區(qū)域。
4.(刪除)5.(刪除)6.(刪除)7.(修改后)一種固體攝像器件的制造方法,該固體攝像器件具有設(shè)置在半導(dǎo)體襯底上的光電二極管、以及在所述半導(dǎo)體襯底上隔著絕緣層而設(shè)置的轉(zhuǎn)移電極,其特征在于,至少具有(a)在所述半導(dǎo)體襯底上的與所述轉(zhuǎn)移電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第1半導(dǎo)體區(qū)域的工序;(b)在所述第1半導(dǎo)體區(qū)域上的與所述轉(zhuǎn)移電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入與一導(dǎo)電型相反的導(dǎo)電型的雜質(zhì),而形成作為讀出所述光電二極管中產(chǎn)生的電荷的溝道部分的第2半導(dǎo)體區(qū)域的工序;及
(c)在所述第2半導(dǎo)體區(qū)域上的與所述轉(zhuǎn)移電極的正下方的區(qū)域重疊的區(qū)域中的、所述半導(dǎo)體襯底和所述絕緣層的界面附近,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第3半導(dǎo)體區(qū)域的工序,所述(c)工序中的一導(dǎo)電型的雜質(zhì)是原子半徑比較大、并且熱引起的擴(kuò)散的行進(jìn)慢的物質(zhì)。
8.(修改后)如權(quán)利要求7所述的固體攝像器件的制造方法,其中,所述(c)工序中的一導(dǎo)電型的雜質(zhì)的導(dǎo)入通過離子注入而進(jìn)行,所述離子注入的加速能量被設(shè)定為50Kev~200Kev,摻雜量被設(shè)定為5×1011個/cm2~8×1012個/cm2。
9.(修改后)如權(quán)利要求7所述的固體攝像器件的制造方法,其中,所述(c)工序中的一導(dǎo)電型的雜質(zhì)是銦、鎵及鉈中的至少一種。
10.(修改后)如權(quán)利要求8所述的固體攝像器件的制造方法,其中,在所述(c)工序的離子注入中,所述雜質(zhì)被離子化為二價的離子。
11.(修改后)如權(quán)利要求8所述的固體攝像器件的制造方法,其中,在所述(c)工序的離子注入中,所述雜質(zhì)被離子化為一價的離子。
12.(修改后)如權(quán)利要求7所述的固體攝像器件的制造方法,其中,所述(b)工序中的與一導(dǎo)電型相反的導(dǎo)電型的雜質(zhì)是砷。
13.(修改后)如權(quán)利要求8所述的固體攝像器件的制造方法,其中,還具有在所述(c)的工序的離子注入后,加熱所述半導(dǎo)體襯底的工序。
14.(追加)如權(quán)利要求1所述的固體攝像器件,其中,所述第1半導(dǎo)體區(qū)域使用熱引起的擴(kuò)散的行進(jìn)慢的物質(zhì)作為雜質(zhì)而形成。
15.(追加)如權(quán)利要求14所述的固體攝像器件,其中,所述第1半導(dǎo)體區(qū)域是導(dǎo)入了銦的p型區(qū)域。
16.(追加)一種固體攝像器件,具有設(shè)置在半導(dǎo)體襯底上的光電二極管及MOS晶體管,所述MOS晶體管的柵電極隔著絕緣層而被設(shè)置在所述半導(dǎo)體襯底上,其特征在于
所述半導(dǎo)體襯底在與所述柵電極的正下方的所述半導(dǎo)體襯底的區(qū)域重疊的位置,具有一導(dǎo)電型的第1半導(dǎo)體區(qū)域、與一導(dǎo)電型相反的導(dǎo)電型的第2半導(dǎo)體區(qū)域、以及一導(dǎo)電型的第3半導(dǎo)體區(qū)域,所述第2半導(dǎo)體區(qū)域在所述第1半導(dǎo)體區(qū)域上,被作為所述MOS晶體管中的讀出在所述光電二極管中產(chǎn)生的電荷的溝道部分而形成,所述第3半導(dǎo)體區(qū)域在所述第2半導(dǎo)體區(qū)域上的、所述半導(dǎo)體襯底和所述絕緣層的界面附近,使用原子半徑比較大、并且熱引起的擴(kuò)散的行進(jìn)慢的物質(zhì)作為雜質(zhì)而形成,作為所述MOS晶體管的源極區(qū)域的半導(dǎo)體區(qū)域和作為漏極的半導(dǎo)體區(qū)域,形成在與所述第2半導(dǎo)體區(qū)域及所述第3半導(dǎo)體區(qū)域相鄰的位置上。
17.(追加)如權(quán)利要求16所述的固體攝像器件,其中,所述第3半導(dǎo)體區(qū)域是導(dǎo)入了銦、鎵及鉈中至少一種的p型區(qū)域。
18.(追加)如權(quán)利要求16所述的固體攝像器件,其中,所述第2半導(dǎo)體區(qū)域是導(dǎo)入了砷的n型區(qū)域。
19.(追加)如權(quán)利要求16所述的固體攝像器件,其中,所述第1半導(dǎo)體區(qū)域使用熱引起的擴(kuò)散的行進(jìn)慢的物質(zhì)作為雜質(zhì)而形成。
20.(追加)如權(quán)利要求19所述的固體攝像器件,其中,所述第1半導(dǎo)體區(qū)域是導(dǎo)入了銦的p型區(qū)域。
權(quán)利要求
1.一種半導(dǎo)體器件,具有在半導(dǎo)體襯底上隔著絕緣層配置了電極的結(jié)構(gòu),其特征在于所述半導(dǎo)體襯底在與所述電極的正下方的所述半導(dǎo)體襯底的區(qū)域重疊的位置,具有一導(dǎo)電型的第1半導(dǎo)體區(qū)域、導(dǎo)電型與一導(dǎo)電型相反的第2半導(dǎo)體區(qū)域、以及一導(dǎo)電型的第3半導(dǎo)體區(qū)域,所述第2半導(dǎo)體區(qū)域被形成在所述第1半導(dǎo)體區(qū)域上,所述第3半導(dǎo)體區(qū)域被形成在所述第2半導(dǎo)體區(qū)域上,以使所述第2半導(dǎo)體區(qū)域耗盡時的電位的最大點(diǎn)的位置比不存在所述第3半導(dǎo)體區(qū)域的情況變深。
2.如權(quán)利要求1所述的半導(dǎo)體器件,其中,所述第3半導(dǎo)體區(qū)域是導(dǎo)入了銦、鎵及鉈中至少一種的p型區(qū)域。
3.如權(quán)利要求1所述的半導(dǎo)體器件,其中,所述第2半導(dǎo)體區(qū)域是導(dǎo)入了砷的n型區(qū)域。
4.如權(quán)利要求1所述的半導(dǎo)體器件,其中,該半導(dǎo)體器件是電荷轉(zhuǎn)移器件,所述第2半導(dǎo)體區(qū)域具有作為所述電荷轉(zhuǎn)移器件的溝道部分的功能,所述電極存在多個,多個所述電極具有作為所述電荷轉(zhuǎn)移器件的轉(zhuǎn)移電極的功能。
5.如權(quán)利要求1所述的半導(dǎo)體器件,其中,該半導(dǎo)體器件是MOS晶體管,所述第2半導(dǎo)體區(qū)域具有作為所述MOS晶體管的溝道部分的功能,所述電極具有作為所述MOS晶體管的柵電極的功能,所述MOS晶體管的作為源極區(qū)域的半導(dǎo)體區(qū)域和作為漏極的半導(dǎo)體區(qū)域,形成在與所述第2半導(dǎo)體區(qū)域及所述第3半導(dǎo)體區(qū)域相鄰的位置。
6.如權(quán)利要求1所述的半導(dǎo)體器件,其中,所述第2半導(dǎo)體區(qū)域和所述第3半導(dǎo)體區(qū)域通過向所述電極施加電壓而耗盡。
7.一種半導(dǎo)體器件的制造方法,該半導(dǎo)體器件具有在半導(dǎo)體襯底上隔著絕緣層配置了電極的結(jié)構(gòu),其特征在于,至少具有(a)在所述半導(dǎo)體襯底上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第1半導(dǎo)體區(qū)域的工序;(b)在所述第1半導(dǎo)體區(qū)域上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入與一導(dǎo)電型相反的導(dǎo)電型的雜質(zhì),而形成第2半導(dǎo)體區(qū)域的工序;以及(c)在所述第2半導(dǎo)體區(qū)域上的與所述電極的正下方的區(qū)域重疊的區(qū)域中,導(dǎo)入一導(dǎo)電型的雜質(zhì),而形成第3半導(dǎo)體區(qū)域的工序,所述(c)工序中的一導(dǎo)電型的雜質(zhì)的導(dǎo)入,通過所形成的所述第3半導(dǎo)體區(qū)域來而進(jìn)行,以使所述第2半導(dǎo)體區(qū)域的耗盡時的電位的最大點(diǎn)的位置比不存在所述第3半導(dǎo)體區(qū)域的情況變深。
8.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法,其中,所述(c)工序中的一導(dǎo)電型的雜質(zhì)的導(dǎo)入通過離子注入而進(jìn)行,所述離子注入的加速能量被設(shè)定為50Kev~200Kev,摻雜量被設(shè)定為5×1011個/cm2~8×1012個/cm2。
9.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法,其中,所述(c)工序中的一導(dǎo)電型的雜質(zhì)是銦、鎵及鉈中的至少一種。
10.如權(quán)利要求8所述的半導(dǎo)體器件的制造方法,其中,在所述(c)工序的離子注入中,所述雜質(zhì)被離子化為二價的離子。
11.如權(quán)利要求8所述的半導(dǎo)體器件的制造方法,其中,在所述(c)工序的離子注入中,所述雜質(zhì)被離子化為一價的離子。
12.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法,其中,所述(b)工序中的與一導(dǎo)電型相反的導(dǎo)電型的雜質(zhì)是砷。
13.如權(quán)利要求8所述的半導(dǎo)體器件的制造方法,其中,還具有在所述(c)的工序的離子注入后,加熱所述半導(dǎo)體襯底的工序。
全文摘要
在具有在半導(dǎo)體襯底(1)上隔著絕緣層(3)而配置了轉(zhuǎn)移電極(2a~2c)的結(jié)構(gòu)的半導(dǎo)體器件(10)中,在半導(dǎo)體襯底(1)的與轉(zhuǎn)移電極(2a~2c)的正下方的區(qū)域重疊的位置,包括一導(dǎo)電型的第1半導(dǎo)體區(qū)域(4)、與一導(dǎo)電型相反的導(dǎo)電型的第2半導(dǎo)體區(qū)域(5)、以及一導(dǎo)電型的第3半導(dǎo)體區(qū)域(6)。第2半導(dǎo)體區(qū)域(5)形成在第1半導(dǎo)體區(qū)域(4)上。第3半導(dǎo)體區(qū)域(6)形成在第2半導(dǎo)體區(qū)域(5)上,以使第2半導(dǎo)體區(qū)域(5)的耗盡時的電位的最大點(diǎn)(8)的位置比不存在第3半導(dǎo)體區(qū)域(6)的情況變深。
文檔編號H04N5/335GK101015065SQ20058002807
公開日2007年8月8日 申請日期2005年12月14日 優(yōu)先權(quán)日2004年12月28日
發(fā)明者黑田隆男 申請人:松下電器產(chǎn)業(yè)株式會社