專利名稱：多指狀晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體組件結(jié)構(gòu)，具體涉及一種多指狀晶體管結(jié)構(gòu)，其適于用作靜電放電保護(hù)組件。
背景技術(shù)：
由于集成電路組件的尺寸愈來愈小，其更加容易受到靜電放電(electrostatic discharge，ESD)電流的破壞，尤其是厚度最薄的柵氧化層。因此，集成電路上一般都設(shè)置額外的ESD保護(hù)組件，其中一種即是多指狀晶體管(multi-finger transistor)，這類晶體管通常由多個(gè)N型金屬氧化物半導(dǎo)體晶體管(NMOS transistor)組成。
請(qǐng)參照?qǐng)D1，該圖示出了現(xiàn)有的多指狀晶體管結(jié)構(gòu)，其中圖1(A)為上視圖，圖1(B)/(C)則分別為沿圖1(A)中B-B’/C-C’線剖切的剖面圖。如圖1所示，多指狀晶體管100位于P型基底10上，它包括多個(gè)柵極110、N型源極區(qū)120、N型漏極區(qū)130、場(chǎng)氧化層140及漂移區(qū)150。其中，P型基底10中有兩個(gè)電性接觸區(qū)12，它們位于多指狀晶體管100的兩側(cè)。柵極110通過柵介電層108與基底10相隔，且柵極110下方設(shè)有通道區(qū)106。源/漏極區(qū)120/130與通道區(qū)106之間隔有場(chǎng)氧化層140，且漂移區(qū)150位于源/漏極區(qū)120/130與通道區(qū)106之間的場(chǎng)氧化層140的下方。另外，圖1(A)中的點(diǎn)線方框表示用以定義漂移區(qū)150的掩模層開口的輪廓。
再者，圖1(B)示出了多指狀晶體管100中的多個(gè)NPN寄生雙極結(jié)式晶體管(bipolar junction transistor，BJT)，其中每一個(gè)BJT皆由一N型漏極區(qū)130(集電極)、一N型源極區(qū)120(發(fā)射極)，以及P型基底10(基極)所構(gòu)成。
如圖1所示，由于中間的NMOS距離電性接觸區(qū)12較遠(yuǎn)，所以其寄生BJT的基極電阻(Rsub)較高；同時(shí)，由于各漏極130的擊穿電壓相同，所以自各漏極130流至基底10的擊穿電流皆相同。因此，當(dāng)發(fā)生ESD時(shí)，中間的寄生BJT其集電極(漏極130)與基極(基底10)之接面電壓會(huì)比較高(因V＝IR的關(guān)系)，使其較先被開啟，如Hsu等人在″An Analytical Breakdown Model forShort-Channel MOSFET′S″(IEEE Trans.Electron Device November 1982)一文中所述的那樣。因此，ESD電流將集中在中間的NMOS上，使其漏極容易產(chǎn)生接觸尖峰(contact spiking)或結(jié)擊穿(junction punch)等損傷，致使此多指狀晶體管的ESD防護(hù)能力大為降低。
為此，美國專利5,831,316號(hào)提出了一種解決方法，即，將P井或P型基底的電性接觸區(qū)分布在多指狀晶體管的源極區(qū)內(nèi)，以使每一個(gè)寄生BJT的基極電阻相同。然而，這種方法將大大增加多指狀晶體管的面積，不利于組件的縮小化。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提出一種多指狀晶體管，其漂移區(qū)的特殊結(jié)構(gòu)可使各寄生BJT在ESD發(fā)生時(shí)能同時(shí)被開啟，從而防止中間晶體管的漏極區(qū)遭到破壞。
本發(fā)明的多指狀晶體管包括多個(gè)并列的晶體管。每一個(gè)晶體管包括柵介電層、柵極、源/漏極區(qū)，以及漂移區(qū)，其中柵介電層與柵極位于一基底上，源/漏極區(qū)位于柵極兩側(cè)的基底中，且漂移區(qū)位于源/漏極區(qū)外圍的基底中，并分隔源/漏極區(qū)與柵極下方的通道區(qū)。各漂移區(qū)自源/漏極區(qū)的側(cè)邊延伸出的寬度隨相應(yīng)的晶體管與基底電性接觸區(qū)的距離的增加而增加。亦即，當(dāng)電性接觸區(qū)位于多指狀晶體管的晶體管排列方向上的兩側(cè)邊時(shí)，漂移區(qū)延伸寬度從多指狀晶體管的邊緣部分朝中間部分遞增。另外，上述漂移區(qū)例如可以位于隔離層之下。
在本發(fā)明的多指狀晶體管中，當(dāng)漂移區(qū)自漏極區(qū)側(cè)邊延伸出的寬度愈大時(shí)，漏極區(qū)的擊穿電壓也愈大，使其在ESD現(xiàn)象發(fā)生時(shí)的基底電流愈小。因此，離基底電性接觸區(qū)較遠(yuǎn)之晶體管的漏極區(qū)的基底電流比較小，從而能抵消其寄生BJT的基極電阻較大的效應(yīng)。于是，各寄生BJT即可同時(shí)被開啟，使得ESD電流不致集中在部分晶體管上，而能確保多指狀晶體管的靜電保護(hù)功能。再者，由于本發(fā)明未設(shè)置額外的基底電性接觸區(qū)，所以不存在現(xiàn)有的解決方法中組件面積增加的問題。


為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式并結(jié)合附圖作詳細(xì)說明。附圖中圖1示出了現(xiàn)有的多指狀晶體管結(jié)構(gòu)，其中圖1(A)為上視圖，圖1(B)/(C)則分別為沿圖1(A)中B-B’/C-C’線剖切的剖面圖；圖2示出了本發(fā)明優(yōu)選實(shí)施方式的多指狀晶體管結(jié)構(gòu)，其中圖2(A)為上視圖，圖2(B)/(C)分別為沿圖2(A)中B-B’/C-C’線剖切的剖面圖；圖3示出了本發(fā)明優(yōu)選實(shí)施方式中漂移區(qū)的形成方法，其中圖3(A)為第一階段完成后的結(jié)構(gòu)的上視圖，圖3(B)/(C)分別為沿圖3(A)中B-B’/C-C’線剖切的剖面圖，圖3(D)/(E)為第二階段完成后的結(jié)構(gòu)分別沿圖3(A)中B-B’/C-C’線剖切的剖面圖；圖4示出了本發(fā)明優(yōu)選實(shí)施方式中用以定義漂移區(qū)的掩模開口形狀的另一實(shí)例。
附圖標(biāo)號(hào)說明10、20基底12、22基底電性接觸區(qū)100、200 多指狀晶體管106、260 通道區(qū)108、208 柵介電層110、210 柵極120、220 源極區(qū)130、230 漏極區(qū)140、240 場(chǎng)氧化層150、250 漂移區(qū)202 掩模層204 光致抗蝕劑層206 光致抗蝕劑開口400 掩模層開口410 漏極區(qū)預(yù)定區(qū)W 寬度具體實(shí)施方式
請(qǐng)參照?qǐng)D2，該圖示出了本發(fā)明優(yōu)選實(shí)施方式的多指狀晶體管結(jié)構(gòu)，其中圖2(A)為上視圖，圖2(B)/(C)分別為沿圖2(A)中B-B’/C-C’線剖切的剖面圖。
如圖2所示，多指狀晶體管200位于P型基底或P井20上，其包括多個(gè)柵極210、N型源極區(qū)220、N型漏極區(qū)230、場(chǎng)氧化層240，以及漂移區(qū)250。其中，P井20中有兩個(gè)電性接觸區(qū)22，它們位于多指狀晶體管200的NMOS晶體管排列方向上的兩側(cè)。各柵極210的同側(cè)末端皆電性相連，并以柵介電層208與基底相隔，而下方設(shè)有通道區(qū)260。源極區(qū)220與漏極區(qū)230位于各柵極210之間的P井20中，且交替排列，其中任一漏極區(qū)230或非最外側(cè)的任一源極區(qū)220為兩個(gè)NMOS所共享，且漏極區(qū)230的寬度大于源極區(qū)220，如圖2(B)所示。場(chǎng)氧化層240位于除源/漏極區(qū)220/230與通道區(qū)260以外的區(qū)域上，并隔開源/漏極區(qū)220/230與通道區(qū)260。此場(chǎng)氧化層240有一部分被柵極210所覆蓋，而漂移區(qū)250則位于場(chǎng)氧化層240之下。另外，圖2(A)中的點(diǎn)線表示用以定義漂移區(qū)250的掩模層開口的輪廓，此點(diǎn)將于稍后說明。
請(qǐng)繼續(xù)參照?qǐng)D2，對(duì)兩側(cè)翼部分的NMOS而言，其漂移區(qū)250僅位于源/漏極區(qū)220/230與柵極210之間；而對(duì)中間的NMOS而言，其漂移區(qū)250則包圍漏極區(qū)230。換言之，中間NMOS的漂移區(qū)250自漏極區(qū)230之側(cè)邊延伸一寬度W，如圖2(C)所示。由于中間NMOS的漏極區(qū)230兩側(cè)多出一段漂移區(qū)250，所以其接面空乏區(qū)的曲率會(huì)降低，致使其擊穿電壓高于兩側(cè)翼的NMOS的漏極區(qū)230。
此外，圖2(B)亦示出了多指狀晶體管200中的多個(gè)寄生BJT，其中每一個(gè)由一N型漏極區(qū)230(集電極)、一N型源極區(qū)220(發(fā)射極)，以及P井20(基極)所構(gòu)成。由于電性接觸區(qū)22位于多指狀晶體管200的兩側(cè)，所以愈在中間的寄生BJT其基極電阻Rsub愈大。
接著請(qǐng)參照?qǐng)D3，該圖示出了本發(fā)明優(yōu)選實(shí)施方式中漂移區(qū)250的形成方法，其中圖3(A)為第一階段完成后的結(jié)構(gòu)的上視圖，且圖3(B)/(C)為其分別沿圖3(A)中B-B’/C-C’線剖切的剖面圖。另外，圖3(D)/(E)為第二階段完成后的結(jié)構(gòu)的沿圖3(A)中B-B’/C-C’線剖切的剖面圖。
請(qǐng)參照?qǐng)D3(A)/(B)/(C)，首先在基底20上形成已構(gòu)圖的掩模層202，其大致覆蓋住將形成通道區(qū)260及源/漏極區(qū)220/230的區(qū)域(請(qǐng)比對(duì)圖2(A))，再于基底20上形成已構(gòu)圖的光致抗蝕劑層204，其具有中間部分較寬而分作三個(gè)區(qū)段的開口206，所述開口206的各區(qū)段的寬度與稍后將形成的漂移區(qū)250的延伸寬度相對(duì)應(yīng)。然后，以掩模層202與光致抗蝕劑層204為掩模，在裸露的基底20中形成漂移區(qū)250，其方法例如為離子注入法。
接著，請(qǐng)參照?qǐng)D3(D)/(E)，在除去光致抗蝕劑層204之后，進(jìn)行一熱氧化工序，以在未被掩模層202覆蓋的基底20上形成場(chǎng)氧化層240，如此一來，使漂移區(qū)250位于場(chǎng)氧化層240之下。
接下來的工序是形成柵氧化層、定義柵極，以及源/漏極區(qū)等，請(qǐng)參照?qǐng)D2。其中，柵氧化層208的形成方法例如是濕式熱氧化法，柵極210的材料例如可以是以低壓化學(xué)氣相沉積法(LPCVD)所形成的多晶硅。
另外，當(dāng)多指狀晶體管所包含的晶體管數(shù)目更多、而使中間與邊緣晶體管的基極電阻的差距更大時(shí)，漂移區(qū)的延伸寬度亦可有更多段的變化。詳細(xì)地說，多指狀晶體管可在其晶體管排列方向上分為2m+1個(gè)區(qū)段(m＝1，2或其它正整數(shù))，其中最邊緣區(qū)段的漂移區(qū)延伸寬度最小，而朝中間區(qū)段逐段遞增。
舉例來說，當(dāng)m＝2時(shí)，用來定義漂移區(qū)的掩模開口形狀可如圖4所示。在圖4中，掩模開口標(biāo)號(hào)為400，而標(biāo)號(hào)410為預(yù)定形成漏極區(qū)的區(qū)域。掩模開口400分為五個(gè)區(qū)段，其中最邊緣的兩個(gè)區(qū)段所對(duì)應(yīng)的漂移區(qū)延伸寬度為0，并朝中間區(qū)段逐段遞增。亦即，中間區(qū)段所對(duì)應(yīng)的漂移區(qū)延伸寬度最大，例如為1.0μm；與中間區(qū)段相鄰的兩區(qū)段所對(duì)應(yīng)的漂移區(qū)延伸寬度次之，例如為0.5μm。
如上所述，在本發(fā)明優(yōu)選實(shí)施方式的多指狀晶體管中，當(dāng)漂移區(qū)自漏極區(qū)的側(cè)邊延伸出的寬度愈大時(shí)，漏極區(qū)的擊穿電壓也愈大，使其在ESD現(xiàn)象發(fā)生時(shí)的基底電流愈小。因此，中間的NMOS漏極區(qū)的基底電流比較小，能夠抵消其寄生BJT的基極電阻Rsub較大的效應(yīng)。如此，各寄生BJT即可同時(shí)被開啟，使ESD電流不致集中在部分的NMOS上，而能確保多指狀晶體管的靜電保護(hù)功能。再者，由于本發(fā)明并未設(shè)置額外的基底電性接觸區(qū)，所以也不存在前述組件面積增加的問題。
另外，雖然上述本發(fā)明的優(yōu)選實(shí)施方式是在電性接觸區(qū)位于多指狀晶體管兩側(cè)的情況下，采用漂移區(qū)延伸寬度由多指狀晶體管邊緣部分朝中間部分遞增的作法，但依照本發(fā)明的原理，亦可應(yīng)用在電性接觸區(qū)不是位于多指狀晶體管兩側(cè)的情形。詳細(xì)地說，不論電性接觸區(qū)的位置如何，只要使漂移區(qū)的延伸寬度隨晶體管與電性接觸區(qū)間的距離增加而增加，就可以基底電流漸減的效應(yīng)抵消基極電阻Rsub漸增的效應(yīng)，而使各寄生BJT同時(shí)被開啟，以減少多指狀晶體管被破壞的幾率。
雖然本發(fā)明已以優(yōu)選實(shí)施方式披露如上，但其并非是對(duì)本發(fā)明的限制，任何本領(lǐng)域普通技術(shù)人員在不超出本發(fā)明的構(gòu)思和保護(hù)范圍的前提下，均可作出各種改型與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)以所附的權(quán)利要求書要求保護(hù)的范圍為準(zhǔn)。
權(quán)利要求
1.一種多指狀晶體管，包括多個(gè)并列的晶體管，每一晶體管包括一柵介電層與一柵極，位于一基底上；一源/漏極區(qū)，位于所述柵極兩側(cè)的所述基底中；以及一漂移區(qū)，位于所述源/漏極區(qū)外圍的所述基底中、并分隔該源/漏極區(qū)與所述柵極下方的一通道區(qū)，其中，各漂移區(qū)自源/漏極區(qū)側(cè)邊延伸的寬度從所述多指狀晶體管的邊緣部分朝中間部分遞增。
2.如權(quán)利要求1所述的多指狀晶體管，其中，在所述晶體管的排列方向上分為2m+1個(gè)區(qū)段，其中m為正整數(shù)，且最邊緣區(qū)段的漂移區(qū)延伸寬度最小，該寬度朝中間區(qū)段逐段遞增。
3.如權(quán)利要求2所述的多指狀晶體管，其中，m為1或2。
4.如權(quán)利要求2所述的多指狀晶體管，其中，最邊緣區(qū)段的漂移區(qū)延伸寬度為0。
5.如權(quán)利要求1所述的多指狀晶體管，其中，任一晶體管的所述漂移區(qū)位于一隔離層下，且該晶體管的所述柵極覆蓋部分所述隔離層。
6.如權(quán)利要求5所述的多指狀晶體管，其中，所述隔離層包括一場(chǎng)氧化層。
7.如權(quán)利要求1所述的多指狀晶體管，其中，兩相鄰晶體管共享一源極區(qū)或一漏極區(qū)。
8.如權(quán)利要求7所述的多指狀晶體管，其中所述漏極區(qū)的寬度大于所述源極區(qū)的寬度。
9.一種多指狀晶體管，包括多個(gè)并列的晶體管，每一晶體管包括一柵介電層與一柵極，其位于一基底上，該基底上有一電性接觸區(qū)；一源/漏極區(qū)，位于所述柵極兩側(cè)的所述基底中；以及一漂移區(qū)，位于所述源/漏極區(qū)外圍的所述基底中，并分隔該源/漏極區(qū)與所述柵極下方之一通道區(qū)，其中，各漂移區(qū)自源/漏極區(qū)側(cè)邊延伸的寬度隨對(duì)應(yīng)的所述晶體管與電性接觸區(qū)間的距離增加而增加。
10.如權(quán)利要求9所述的多指狀晶體管，其中，任一晶體管的所述漂移區(qū)位于一隔離層下，且該晶體管的所述柵極覆蓋部分所述隔離層。
11.如權(quán)利要求10所述的多指狀晶體管，其中，所述隔離層包括一場(chǎng)氧化層。
12.如權(quán)利要求9所述的多指狀晶體管，其中，兩相鄰晶體管共享一源極區(qū)或一漏極區(qū)。
13.如權(quán)利要求12所述的多指狀晶體管，其中，所述漏極區(qū)的寬度大于所述源極區(qū)的寬度。
全文摘要
本發(fā)明公開了一種多指狀晶體管，它包括多個(gè)并列的晶體管。每一個(gè)晶體管包括柵介電層與柵極、源/漏極區(qū)，以及位于源/漏極區(qū)外圍基底中的漂移區(qū)，其中漂移區(qū)分隔源/漏極區(qū)與柵極下的通道區(qū)。在所述多指狀晶體管中，漂移區(qū)自源/漏極區(qū)側(cè)邊延伸出的寬度從多指狀晶體管的邊緣部分朝中間部分遞增。
文檔編號(hào)H01L29/78GK1612354SQ200310102660
公開日2005年5月4日 申請(qǐng)日期2003年10月28日 優(yōu)先權(quán)日2003年10月28日
發(fā)明者鄭志男 申請(qǐng)人:聯(lián)華電子股份有限公司