專利名稱：半導(dǎo)體存儲裝置及便攜式電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種半導(dǎo)體存儲裝置及便攜式電子設(shè)備。具體而言，涉及到一種由場效應(yīng)晶體管排列而形成的半導(dǎo)體存儲裝置及具有這種半導(dǎo)體存儲裝置的便攜式電子設(shè)備，其中上述場效應(yīng)晶體管具有存儲功能體，該存儲功能體具有保持電荷或者極化的功能。
背景技術(shù)：
作為現(xiàn)有的非易失性存儲器的代表，以閃速存儲器為例進行如下說明。圖41是閃速存儲器單元的一個示例的概要截面圖。
在該閃速存儲器中，如圖41所示，在半導(dǎo)體襯底901上經(jīng)由柵絕緣膜908依次形成浮動?xùn)?02、絕緣膜907、字線(控制柵)903，在浮動?xùn)?02的兩側(cè)形成基于擴散區(qū)的源線904及位線905，從而構(gòu)成存儲器單元。在該存儲器單元的周圍形成元件分離區(qū)906(參照特開平5-304277號公報)。
上述閃速存儲器單元以浮動?xùn)?02中的電荷量的多或少來保持存儲。在排列上述存儲器單元而構(gòu)成的存儲單元陣列中，通過選擇特定的字線、位線并施加預(yù)定的電壓，可以進行所需的存儲器單元的改寫、讀出動作。
圖42表示在這樣的閃速存儲器中，浮動?xùn)?02中的電荷量發(fā)生變化時，漏極電流(Id)對柵極電壓(Vg)的特性的示意圖。當(dāng)浮動?xùn)胖械呢撾姾闪吭黾訒r，閾值增大，Id-Vg曲線相對于同一漏極電流Id，從圖42中實線所示的曲線開始和Vg增加的方向大致平行地移動，并形成點線所示的曲線。
但是在上述現(xiàn)有技術(shù)下的閃速存儲器中，由于字線(柵電極)和溝道區(qū)之間存在浮動?xùn)牛虼藶榱朔乐箯纳鲜龈訓(xùn)?02泄漏電荷，很難減小用于隔開浮動?xùn)?02和字線903的絕緣膜907、及隔開浮動?xùn)?02和溝道區(qū)的絕緣膜908的厚度。因此，實效性的柵絕緣膜的薄膜化是困難的，從而妨礙了存儲器單元的微型化。

發(fā)明內(nèi)容
本發(fā)明的課題在于提供一種易于微型化的非易失性存儲器。
為了解決上述課題，本發(fā)明的第一個方面所涉及的半導(dǎo)體存儲裝置的特征在于具有半導(dǎo)體層；經(jīng)由柵絕緣膜形成在該半導(dǎo)體層上的單一的柵電極；配置在該柵電極下面的溝道區(qū)；配置在該溝道區(qū)的兩側(cè)的擴散區(qū)；形成在該柵電極的兩側(cè)、并具有保持電荷的功能的存儲功能體。
在本說明書中，“單一的柵電極”是指通過單層或多層的導(dǎo)電膜、不會分離為多個部分而形成為一體的柵電極。
根據(jù)上述構(gòu)造，存儲功能體獨立于柵絕緣膜而形成，且形成在柵電極的兩側(cè)。因此可以進行2位動作。進一步，由于各存儲功能體通過柵電極被分離因此可以有效地抑制改寫時的干擾。并且，由于和存儲功能體分離，因此可以使柵絕緣膜薄膜化，從而可抑制短溝道效果。因此易于實現(xiàn)存儲元件的微型化。
并且，本發(fā)明的第二個方面涉及的半導(dǎo)體存儲裝置的特征在于，具有半導(dǎo)體層；經(jīng)由柵絕緣膜形成在該半導(dǎo)體層上的單一的柵電極；配置在該柵電極下面的溝道區(qū)；配置在該溝道區(qū)的兩側(cè)的擴散區(qū)；二個電荷存儲區(qū)，其中，該電荷存儲區(qū)是和該半導(dǎo)體層的表面平行的膜狀，且分別橫跨于該溝道區(qū)的一部分和各擴散區(qū)的一部分之上而存在。
根據(jù)上述構(gòu)造，柵電極經(jīng)由柵絕緣膜形成在半導(dǎo)體層上，且二個電荷存儲區(qū)分別橫跨溝道區(qū)的一部分和擴散區(qū)的一部分之上而存在，因此可進行2位動作，可有效地抑制改寫時的干擾，且可使柵絕緣膜薄膜化從而可抑制短溝道效果。進一步，由于二個電荷存儲區(qū)分別橫跨溝道區(qū)的一部分和擴散區(qū)的一部分之上而存在，因此半導(dǎo)體存儲裝置可進行調(diào)整的讀出動作。并且，由于電荷存儲區(qū)是和該半導(dǎo)體層的表面平行的膜狀，因此可提高半導(dǎo)體存儲裝置的可靠性，實現(xiàn)改寫的高速化。
并且，本發(fā)明的第三個方面所涉及的半導(dǎo)體存儲裝置中，具有沿著字線排列的多個存儲元件，在該字線的兩側(cè)，分別形成具有保持電荷功能的二個存儲功能體，使其沿著該字線延伸，該半導(dǎo)體存儲裝置的特征在于上述多個存儲元件分別具有半導(dǎo)體層；上述字線的一部分；形成在該半導(dǎo)體層和該字線的一部分之間的柵絕緣膜；配置在該字線的一部分的下面的溝道區(qū)；配置在該溝道區(qū)的兩側(cè)的擴散區(qū)；橫跨該溝道區(qū)的一部分和各擴散區(qū)的一部分而存在的上述各存儲功能體的一部分。
上述構(gòu)造相當(dāng)于排列多個本發(fā)明的上述第一個方面涉及的半導(dǎo)體存儲裝置，具有和上述第一個方面涉及的半導(dǎo)體存儲裝置同樣的作用、效果。此外，由于字線及存儲功能體通過多個存儲元件被共享，因此可以減小各存儲元件的面積，實現(xiàn)存儲元件的高密度化。
在一個實施方式中其特征在于，上述字線為單一的字線，上述存儲功能體僅配置在該單一的字線的兩側(cè)，該存儲功能體由一種以上的絕緣體材料構(gòu)成。
這里的“單一的字線”和“單一的柵電極”的定義相同，是指通過單層或多層導(dǎo)電膜不被分離為多個部分而形成為一體的字線。
在上述構(gòu)造中，存儲功能體由絕緣體材料構(gòu)成，僅形成在單一的字線的兩側(cè)。因此，排列上述存儲元件而形成的半導(dǎo)體存儲裝置的制造工序可以簡化，可提高成品率。并且，和字線由多個分離的部分形成時相比，易于實現(xiàn)存儲元件的微型化，因此可提高半導(dǎo)體裝置的集成度。此外，寫入動作也可順利進行。
在一個實施方式中其特征在于進行上述存儲元件信息改寫時所選擇的字線僅是上述單一的字線。
根據(jù)上述方式，可以使存儲動作所需的字線個數(shù)為最小，因此可以使存儲單元陣列高密度地集成。
本發(fā)明的上述第一個方面所涉及的半導(dǎo)體存儲裝置的一個實施例中其特征在于，上述各存儲功能體由一種以上的絕緣體材料構(gòu)成，該存儲功能體的至少一部分形成為和上述擴散區(qū)的一部分重疊。
根據(jù)上述構(gòu)造，存儲功能體由絕緣體材料構(gòu)成，形成在單一的柵電極的兩個側(cè)壁，并且其至少一部分形成為和上述擴散區(qū)的一部分重疊。因此，存儲元件的制造工序可以簡化，可提高成品率。并且，易于實現(xiàn)存儲元件的微型化。此外，寫入到存儲元件的動作也可順利進行。
根據(jù)一個實施方式，其特征在于半導(dǎo)體層由SOI層構(gòu)成。
根據(jù)上述實施方式，可以明顯減小擴散區(qū)和主體區(qū)的結(jié)電容，從而可實現(xiàn)存儲元件的高速化并降低消耗電力。
并且根據(jù)一個實施方式其特征在于，半導(dǎo)體層含有阱區(qū)。
根據(jù)上述實施方式，可以使柵絕緣膜下的雜質(zhì)濃度最適合于存儲動作(改寫動作及讀出動作)，同時易于控制其他電特性(耐壓、結(jié)電容、短溝道效果)。
并且根據(jù)一個實施方式其特征在于，存儲功能體包括具有存儲電荷功能的電荷保持膜和絕緣體。
根據(jù)上述實施方式，可以防止電荷的散逸以提高保持特性。并且和存儲功能體僅由電荷保持膜構(gòu)成時相比，可以適度減小電荷保持膜的體積。通過適度減小電荷保持膜的體積，可以限制電荷保持膜內(nèi)的電荷移動，從而可抑制存儲保持時由于電荷移動所產(chǎn)生的特性變化。因此，可以改善存儲器的保持特性。
并且根據(jù)一個實施方式，其特征在于，上述電荷保持膜包括第一部分，該第一部分具有和柵絕緣膜的表面大致平行的表面。
根據(jù)上述實施方式，通過存儲在電荷保持膜中的電荷的多少，可以有效地抑制偏移區(qū)中的反轉(zhuǎn)層的易形成性。因此可增強存儲的效果。并且，由于電荷保持膜的第一部分和柵絕緣膜表面大致平行地配置，因此即使偏移量波動的情況下也可以使存儲效果的變化保持較小的幅度。因此，可抑制存儲效果的波動。進一步，由于電荷保持膜的第一部分是和柵絕緣膜表面大致平行配置的膜狀，因此可抑制向上的電荷移動。因此可抑制存儲保持時由于電荷移動引起的特性變化。所以可獲得存儲效果較少出現(xiàn)大幅波動的、具有良好保持特性的半導(dǎo)體存儲裝置。
并且，存儲效果是指，根據(jù)保持在電荷保持膜中的電荷的多少，在向柵電極(字線)施加電壓時，通過溝道區(qū)從擴散層區(qū)的一方向另一方流動的電流量發(fā)生變化，當(dāng)存儲效果較大時，上述電流量的變化也較大。
并且根據(jù)一個實施方式，其特征在于上述電荷保持膜包括第二部分，該第二部分和柵電極或者字線的側(cè)面大致平行地延伸。
根據(jù)上述實施方式，可以防止半導(dǎo)體存儲裝置的保持特性的惡化，同時可提高改寫速度。
并且根據(jù)一個實施方式，其特征在于上述絕緣體包括絕緣膜，該絕緣膜隔開柵電極或字線和電荷保持膜的第二部分，該電荷保持膜的第二部分和該柵電極或者字線的側(cè)面大致平行地延伸。
根據(jù)上述實施方式，可以抑制和柵電極側(cè)面大致平行延伸的電荷保持膜的第二部分與柵電極之間的電荷出入。因此，可提高半導(dǎo)體存儲裝置的可靠性。
并且，根據(jù)一個實施方式，其特征在于上述絕緣體包括隔開上述電荷保持膜的第一部分和溝道區(qū)或半導(dǎo)體層的絕緣膜。
根據(jù)上述實施方式，存儲在和柵絕緣膜表面大致平行的上述電荷保持膜的第一部分中的電荷的散逸受到了抑制，因此可進一步得到具有良好保持特性的半導(dǎo)體存儲裝置。
根據(jù)一個實施方式，其特征在于隔開上述電荷保持膜的第一部分和溝道區(qū)或半導(dǎo)體層的絕緣膜的膜厚比柵絕緣膜的膜厚薄，且為0.8nm或0.8nm以上。
根據(jù)上述實施方式，可以不降低存儲的耐壓性能而降低寫入動作及刪除動作的電壓，或者可提高寫入動作及刪除動作的速度，從而可增強存儲效果。
并且，根據(jù)一個實施方式，其特征在于隔開上述電荷保持膜的第一部分和溝道區(qū)或半導(dǎo)體層的絕緣膜的膜厚比柵絕緣膜的膜厚厚，且為20nm或20nm以下。
根據(jù)上述實施方式，可以在不使存儲器的短溝道效果惡化的同時發(fā)送保持特性。
根據(jù)一個實施方式，上述各擴散區(qū)相對于柵電極或者字線實效性地偏移。擴散區(qū)的兩方偏移和擴散區(qū)僅一方偏移相比，可以極其有效地抑制短溝道效果。進一步，可減少擴散區(qū)僅一方偏移時所必須的工序，并無需加入上述工序所需的余量。
各存儲功能體為了確保上述各擴散區(qū)的預(yù)定的偏移量，也可含有形成在距離柵電極(或者字線)最遠一側(cè)的絕緣膜。這樣一來，可以維持充分的存儲效果，并可應(yīng)對更進一步的微型化。
并且，本發(fā)明的第四個方面所涉及的便攜式電子設(shè)備的特征在于具有上述任意一種構(gòu)成的半導(dǎo)體存儲裝置。
根據(jù)上述發(fā)明，存儲單元和邏輯電路單元的混載程序變得簡易，且由于將可高速讀出的半導(dǎo)體存儲裝置用于便攜式電子設(shè)備，因此可提高便攜式電子設(shè)備的動作速度，并降低制造成本。


圖1是本發(fā)明的實施方式1的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖2A是上述實施方式1的半導(dǎo)體存儲裝置中的存儲元件的變形例的主要部分的概要截面圖。
圖2B是上述實施方式1的半導(dǎo)體存儲裝置中的存儲元件的變形例的主要部分的概要截面圖。
圖3是用于說明上述實施方式1的半導(dǎo)體存儲裝置中的存儲元件的寫入動作的圖。
圖4是用于說明上述實施方式1的半導(dǎo)體存儲裝置中的存儲元件的寫入動作的圖。
圖5是用于說明上述實施方式1的半導(dǎo)體存儲裝置中的存儲元件的刪除動作的圖。
圖6是用于說明上述實施方式1的半導(dǎo)體存儲裝置中的存儲元件的刪除動作的圖。
圖7是用于說明上述實施方式1的半導(dǎo)體存儲裝置中的存儲元件的讀出動作的圖。
圖8是本發(fā)明的實施方式2的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖9是上述實施方式2的半導(dǎo)體存儲裝置的主要部分的擴大概要截面圖。
圖10是本發(fā)明的實施方式2的半導(dǎo)體存儲裝置的變形例的主要部分的擴大概要截面圖。
圖11是表示上述實施方式2的半導(dǎo)體存儲裝置中的存儲元件的電特性的圖表。
圖12是上述實施方式2的半導(dǎo)體存儲裝置中的存儲元件的變形例的主要部分的概要截面圖。
圖13是本發(fā)明的實施方式3的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖14是本發(fā)明的實施方式4的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖15是本發(fā)明的實施方式5的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖16是本發(fā)明的實施方式6的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖17是本發(fā)明的實施方式7的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖18是本發(fā)明的實施方式8的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖19是表示本發(fā)明的實施方式9的半導(dǎo)體存儲裝置中的存儲元件的電特性的圖表。
圖20是圖8的存儲元件中的電荷存儲區(qū)的概要示意圖。
圖21是本發(fā)明的實施方式10的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖22是本發(fā)明的實施方式11的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖23是本發(fā)明的實施方式12的半導(dǎo)體存儲裝置中的存儲元件的主要部分的概要截面圖。
圖24是本發(fā)明的半導(dǎo)體存儲裝置中的存儲元件進行非飽和特性區(qū)動作時的等效電路圖。
圖25是讀出上述存儲元件右側(cè)的存儲功能體時的等效電路圖。
圖26是讀出上述存儲元件左側(cè)的存儲功能體時的等效電路圖。
圖27是讀出上述存儲元件右側(cè)的存儲功能體時的其他的等效電路圖。
圖28是進行上述存儲元件的讀出動作的情況下，使柵極電壓Vg變化時，對讀出電流Id如何變化進行示意性說明的圖表。
圖29是表示上述存儲元件的存儲功能體分別處于刪除狀態(tài)及寫入狀態(tài)時的讀出電流曲線的圖表。
圖30是本發(fā)明的實施方式12中的存儲器單元陣列的概要平面圖。
圖31是圖30的31-31線概要截面圖。
圖32是圖30的32-32線概要截面圖。
圖33是上述實施方式12中的存儲器單元陣列的等效電路圖。
圖34是圖33所示的存儲器單元陣列的變形例的概要平面圖。
圖35是圖33所示的存儲器單元陣列的變形例的概要平面圖。
圖36是說明作為本發(fā)明的實施方式13的集成電路的比例縮放圖。
圖37是上述集成電路的比例縮放的一個示例。
圖38是上述集成電路的比例縮放的另一示例。
圖39是上述集成電路的比例縮放的其他示例。
圖40是作為本發(fā)明的實施方式14的便攜式電子設(shè)備的一個示例的移動電話的框圖。
圖41是現(xiàn)有的閃速存儲器的主要部分的概要截面圖。
圖42是表示現(xiàn)有的閃速存儲器的電特性的圖表。
具體實施例方式
首先，對本發(fā)明的半導(dǎo)體存儲裝置中所使用的存儲元件進行以下概要說明。
本發(fā)明的半導(dǎo)體存儲裝置所使用的存儲元件主要由作為擴散區(qū)的第一導(dǎo)電型區(qū)、第二導(dǎo)電型區(qū)、橫跨第一及第二導(dǎo)電型區(qū)配置的電荷存儲區(qū)、經(jīng)由柵絕緣膜設(shè)置的柵電極(或字線)構(gòu)成，或者主要由半導(dǎo)體層、柵絕緣膜、形成在柵絕緣膜上的柵電極(或者字線)、形成在柵電極(或者字線)兩側(cè)的存儲功能體、溝道區(qū)、配置在溝道區(qū)兩側(cè)的擴散區(qū)構(gòu)成。上述溝道區(qū)通常是指和半導(dǎo)體層為相同導(dǎo)電型的區(qū)域的、柵電極(或者字線)之下的區(qū)域，擴散區(qū)表示溝道區(qū)和逆導(dǎo)電型區(qū)。
該存儲元件的作用在于通過在一個電荷保持膜中存儲2值或2值以上的信息來存儲4值或4值以上的信息，并且通過存儲功能體的可變電阻效果，作為兼有選擇晶體管和存儲晶體管功能的存儲單元而發(fā)揮作用。但是該存儲元件并不是必須要存儲4值或4值以上的信息來發(fā)揮作用的，例如也可以存儲2值的信息來發(fā)揮作用。
本發(fā)明的半導(dǎo)體存儲裝置優(yōu)選形成在作為半導(dǎo)體層的半導(dǎo)體襯底上，或者形成在第一導(dǎo)電型的阱區(qū)上，上述第一導(dǎo)電型的阱區(qū)形成于半導(dǎo)體襯底內(nèi)。
作為半導(dǎo)體襯底只要是半導(dǎo)體裝置中所使用物質(zhì)即可，沒有特別的限定，例如硅、鍺等元素半導(dǎo)體、硅鍺、GaAs、InGaAs、ZnSe、GaN等化合物半導(dǎo)體形成的塊襯底。并且，作為表面具有半導(dǎo)體層的材料可以使用SOI(Silicon on Insulator)襯底、SOS(Silicon on Sapphire)襯底或者多層SOI襯底等各種襯底、玻璃、塑料襯底上具有半導(dǎo)體層的材料等。其中優(yōu)選硅襯底或者表面上形成有硅層的SOI襯底。半導(dǎo)體襯底或者半導(dǎo)體層在內(nèi)部流過的電流量不同，可以是單結(jié)晶(例如利用外延生長法獲得)、多結(jié)晶或者非晶中的任意一種。
該半導(dǎo)體層中優(yōu)選形成元件分離區(qū)，并且也可以是晶體管、電容器、電阻等元件、它們所組成的電路、半導(dǎo)體裝置、層間絕緣膜被組合，形成單一或者多層的結(jié)構(gòu)。并且，元件分離區(qū)可以由LOCOS(LocalOxidation of Silicon)膜、溝氧化膜、STI(Shallow Trench Isolation)膜等各種元件分離膜形成。半導(dǎo)體層可以具有P型或者N型的導(dǎo)電類型，半導(dǎo)體層中優(yōu)選至少形成一個第一導(dǎo)電型(P型或N型)的阱區(qū)。半導(dǎo)體層及阱區(qū)的雜質(zhì)濃度可以使用該領(lǐng)域內(nèi)公知范圍下的物質(zhì)。并且當(dāng)半導(dǎo)體層使用SOI襯底時，表面半導(dǎo)體層可以形成阱區(qū)，也可在溝道區(qū)下面具有主體區(qū)。
柵絕緣膜或者絕緣膜通常只要是半導(dǎo)體裝置中所使用的材料即可，沒有特別的限定，例如、硅氧化膜、硅氮化膜等絕緣膜，也可以使用氧化鋁膜、氧化鈦膜、氧化鉭膜、氧化鉿膜等高介電體膜的單層膜或?qū)臃e膜。其中，優(yōu)選使用硅氧化膜。柵絕緣膜的膜厚例如為1-20nm左右是適當(dāng)?shù)?，?yōu)選1-6nm左右的膜厚。柵絕緣膜可以僅形成在柵電極之下，也可形成得比柵電極大(寬度大)。
柵電極或者字線以一般的半導(dǎo)體裝置中所使用的形狀形成在柵絕緣膜上，或者以下端部具有凹陷部的形狀形成在柵絕緣膜上。此外，單一的柵電極是指，通過單層或多層的導(dǎo)電膜不分離地形成為一體狀的柵電極。并且，柵電極也可以在側(cè)壁上具有側(cè)壁絕緣膜。柵電極只要是一般的半導(dǎo)體裝置中所使用的材料即可，并沒有特別的限定，例如導(dǎo)電膜，如多晶硅；銅、鋁等金屬；鎢、鈦、鉭等高熔點金屬；高熔點金屬的硅化物等單層膜或?qū)臃e膜。柵電極的膜厚例如形成50-400nm的膜厚是適當(dāng)?shù)?。此外，柵電極下形成溝道區(qū)。
存儲功能體至少具有保持電荷的功能(“電荷保持功能”)。換句話說，存儲功能體或者存儲、保持電荷，或者捕獲電荷，其含有具有保持電荷極化狀態(tài)功能的膜或者區(qū)域。起到這些作用的材料例如硅氮化物；硅；含有磷、硼等雜質(zhì)的硅化玻璃；碳化硅；氧化鋁；鉿氧化物、鋯氧化物、鉭氧化物等高介電體；氧化鋅；強介電體；金屬等。存儲功能體例如可以通過含有硅氮化膜的絕緣體膜、內(nèi)部含有導(dǎo)電膜或半導(dǎo)體層的絕緣體膜、含有一個以上的導(dǎo)電體點或半導(dǎo)體點的絕緣膜、含有通過電場內(nèi)部電荷極化且其狀態(tài)被保持的強介電體膜的絕緣膜等的單層或?qū)臃e結(jié)構(gòu)而形成。其中，硅氮化膜捕獲電荷的能級有多個，因此可獲得較大的滯后特性，并且電荷保持時間較長，不會發(fā)生由于泄漏路徑而產(chǎn)生的電荷泄漏問題，因此具有較好的保持特性，并且在LSI工序中是可極其標準地使用的材料，因此優(yōu)選硅氮化膜。
通過將在內(nèi)部含有硅氮化膜等具備電荷保持功能的絕緣體的絕緣膜作為存儲功能體使用，可以提高存儲保持的可靠性。這是因為硅氮化膜是絕緣體，即使其一部分發(fā)生電荷泄漏，硅氮化膜整體的電荷也不會立刻失去。進一步，當(dāng)排列多個存儲元件的情況下，即使存儲元件之間的距離縮短、相鄰的存儲功能體發(fā)生接觸，也不會象存儲功能體由導(dǎo)電體構(gòu)成時那樣，存儲在各個存儲功能體的信息不會丟失。并且，可將接觸插頭(contact plug)配置得較靠近存儲功能體，根據(jù)情況不同也可將其配置得和存儲功能體重合，因此更易于實現(xiàn)存儲元件的微型化。
進一步，為了提高存儲保持的可靠性，具有保持電荷功能的絕緣體不一定是膜狀的，具有保持電荷功能的絕緣體也可是和絕緣膜分離存在的。具體而言，可將絕緣體以點狀分散到不易于保持電荷的材料中，例如分散到硅氧化物中。
并且，通過將內(nèi)部含有導(dǎo)電膜或半導(dǎo)體層的絕緣體膜作為存儲功能體使用，可以自由控制電荷注入到導(dǎo)電體或半導(dǎo)體中的注入量，具有易于多值化的效果。
進一步，通過將含有一個以上的導(dǎo)電體點或半導(dǎo)體點的絕緣體膜作為存儲功能體使用，通過電荷直接隧穿(tunneling)而進行的寫入、刪除變得容易，具有消耗功率較低的效果。
并且，作為存儲功能體，也可使用極化方向因電場而變化的PZT(鋯鈦酸鉛)、PLZT(鋯鈦酸鉛鑭)等強介電體膜。此時，通過極化在強介電體膜的表面實質(zhì)上產(chǎn)生電荷，并在該狀態(tài)下被保持。因此，可獲得和從具有存儲功能的膜外提供電荷且捕獲電荷的膜同樣的滯后特性，并且強介電體膜的電荷保持無需從膜外注入電荷，僅通過膜內(nèi)的電荷極化即可獲得滯后特性，因此可快速地進行寫入、刪除。
即，存儲功能體優(yōu)選進一步含有電荷不易于逃逸的區(qū)域或者具有電荷不易于逃逸功能的膜。具有電荷不易于逃逸功能的材料例如硅氧化膜等。
存儲功能體中含有的電荷保持膜直接、或者經(jīng)由絕緣膜形成在柵電極的兩側(cè)，并且經(jīng)由柵絕緣膜或者絕緣膜配置在半導(dǎo)體層(半導(dǎo)體襯底、阱區(qū)、主體區(qū)或者源/漏區(qū)或擴散區(qū))上。優(yōu)選柵電極的兩側(cè)的電荷保持膜直接、或經(jīng)由絕緣膜覆蓋柵電極的側(cè)壁的整體或者一部分而形成。作為應(yīng)用示例，當(dāng)柵電極在下端部具有凹陷部分時，可以直接、或者經(jīng)由絕緣膜完全掩埋凹陷部分或者掩埋凹陷部分的一部分而形成。
柵電極優(yōu)選僅形成在存儲功能體的側(cè)壁，或者不覆蓋存儲功能體的上部。通過這種配置，可以使接觸插頭配置得靠近柵電極，因此易于實現(xiàn)存儲元件的微型化。并且，具有這種單純配置的存儲元件易于制造，因此可提高成品率。
當(dāng)使用導(dǎo)電膜或半導(dǎo)體層作為電荷保持膜時，為使電荷保持膜不直接接觸到半導(dǎo)體層(半導(dǎo)體襯底、阱區(qū)、主體區(qū)或者源/漏區(qū)或擴散區(qū))或柵電極，優(yōu)選經(jīng)由絕緣膜進行配置。例如可以是如下構(gòu)造導(dǎo)電膜和絕緣膜的層積構(gòu)造；將導(dǎo)電膜以點狀等分散到絕緣膜內(nèi)的構(gòu)造；配置到形成在柵極側(cè)壁的側(cè)壁絕緣膜內(nèi)的一部分的構(gòu)造等。
擴散區(qū)可以作為源/漏區(qū)產(chǎn)生作用，具有和半導(dǎo)體層或阱區(qū)相反的導(dǎo)電型。擴散區(qū)和半導(dǎo)體層或阱區(qū)的接合優(yōu)選雜質(zhì)濃度陡斜率。這是因為熱電子、熱空穴在低電壓下生成效率較好，在較低的電壓下可進行高速的動作。擴散區(qū)的接合深度沒有特別的限定，可根據(jù)所需的半導(dǎo)體存儲裝置的性能等進行適當(dāng)調(diào)整。并且，當(dāng)使用SOI襯底作為半導(dǎo)體襯底時，擴散區(qū)可以具有比表面半導(dǎo)體層的膜厚薄的接合深度，但優(yōu)選結(jié)合深度和表面半導(dǎo)體層的膜厚大致相同。
擴散區(qū)可以配置得和柵電極端重疊，也可配置得和柵電極端一致，還可配置得相對于柵電極端偏移。特別是，在偏移的情況下，當(dāng)向柵電極施加電壓時，電荷保持膜下的偏移區(qū)的易于反轉(zhuǎn)性隨著存儲功能體中存儲的電荷量而大幅變化，在可增強存儲效果的同時可降低短溝道效果，因而優(yōu)選。但當(dāng)過于偏移時，由于擴散區(qū)(源極/漏極)之間的驅(qū)動電流明顯變小，因此優(yōu)選偏移量比和柵極長度方向平行的電荷保持膜的厚度小，即優(yōu)選從柵電極長度方向中的一方的柵電極端開始到較近的一方的擴散區(qū)為止的距離短些。特別重要的是，存儲功能體中的具有電荷保持功能的膜或者區(qū)域、尤其是電荷存儲區(qū)的至少一部分和擴散區(qū)的一部分重疊。這是因為構(gòu)成本發(fā)明的半導(dǎo)體存儲裝置的存儲元件的實質(zhì)是通過僅存在于存儲功能體的側(cè)壁部的柵電極和擴散區(qū)之間的電壓差而產(chǎn)生的橫跨存儲功能體的電場來改寫存儲。
當(dāng)擴散區(qū)從柵極端偏移配置時，二個擴散區(qū)可以只有一個偏移，但優(yōu)選兩個擴散區(qū)均偏移。
當(dāng)兩個擴散區(qū)均偏移時，可以使一個存儲元件存儲二位信息。并且，兩個擴散區(qū)偏移和僅一個擴散區(qū)偏移相比，可以極其有效地抑制短溝道效果。進一步，可以減少僅一個擴散區(qū)偏移時所必須的工序，并且也無需添加上述工序時所需的余量。因此可以明確，通過使兩個擴散區(qū)偏移，可以使存儲元件及存儲單元陣列易于微型化，從而可實現(xiàn)高集成化，可降低制造成本。
擴散區(qū)的一部分可沿著溝道區(qū)表面、即比柵絕緣膜下表面高的位置設(shè)置。這種情況下，在半導(dǎo)體襯底內(nèi)形成的擴散區(qū)上可層積與該擴散區(qū)一體形成的導(dǎo)電膜。導(dǎo)電膜例如可以是多晶硅、非晶硅等半導(dǎo)體、硅化物、上述金屬、高熔點金屬等。其中，優(yōu)選多晶硅。這是因為多晶硅的雜質(zhì)擴散速度和半導(dǎo)體襯底相比非?？欤虼艘子趯雽?dǎo)體襯底內(nèi)的源/漏區(qū)的接合深度變淺，易于抑制短溝道效果。并且這種情況下，該擴散區(qū)的一部分優(yōu)選和柵電極同時夾持存儲功能體的至少一部分而配置。
本發(fā)明的存儲元件可通過通常的半導(dǎo)體工序，例如和在柵電極或者字線的側(cè)壁形成單層或者層積構(gòu)造的側(cè)壁襯墊(sidewall spacer)的方法相同的方法而形成。具體而言，形成柵電極或字線后，形成含有電荷保持膜、電荷保持膜/絕緣膜、絕緣膜/電荷保持膜、絕緣膜/電荷保持膜/絕緣膜等電荷保持膜的單層膜或?qū)臃e膜，在適當(dāng)?shù)臈l件下進行蝕刻，將這些膜殘余為側(cè)壁襯墊狀的方法；形成絕緣膜或者電荷保持膜，在適當(dāng)?shù)臈l件下進行蝕刻殘余成側(cè)壁襯墊狀，并進一步形成電荷保持膜或絕緣膜，同樣進行蝕刻而殘余成側(cè)壁襯墊狀的方法；將分散有粒子狀電荷保持材料的絕緣膜材料涂敷或者堆積到含有柵電極的半導(dǎo)體襯底上，在適當(dāng)?shù)臈l件下進行蝕刻，并將絕緣膜材料殘余成側(cè)壁襯墊狀的方法；形成柵電極后，形成上述單層膜或者層積膜，并利用掩膜進行成圖的方法等。并且還包括以下方法等在形成柵電極或者電極前，形成電荷保持膜、電荷保持膜/絕緣膜、絕緣膜/電荷保持膜、絕緣膜/電荷保持膜/絕緣膜等，在這些膜的構(gòu)成溝道區(qū)的區(qū)域內(nèi)形成開口，在其整個面上形成柵電極材料膜，將該柵電極材料膜包括開口在內(nèi)以比開口大的形狀成圖。
對該存儲元件的形成方法的一個例子進行說明。
首先，通過公知的步驟在半導(dǎo)體襯底上形成柵絕緣膜及柵電極。接著在上述半導(dǎo)體襯底的整個面上通過熱氧化法形成膜厚為0.8-20nm、優(yōu)選膜厚為3-10nm的硅氧化膜，或者通過CVD(Chemical VaporDeposition)法進行沉積。接著在上述硅氧化膜的整個面上通過CVD法沉積膜厚為2-15nm、優(yōu)選3-10nm的硅氮化膜。進一步，在上述硅氮化膜整個面上通過CVD法沉積20-70nm的硅氧化膜。
接著，通過各向異性蝕刻對硅氧化膜/硅氮化膜/硅氧化膜進行內(nèi)蝕刻(etching back)，在柵電極的側(cè)壁上以側(cè)壁襯墊狀形成和最適于存儲的存儲功能體。
之后，將上述柵電極及側(cè)壁襯墊狀的存儲功能體作為掩膜進行離子注入，從而形成擴散層區(qū)(源/漏區(qū))。之后通過公知的步驟只要進行硅化物工序、上部配線工序即可。
排列本發(fā)明的存儲元件構(gòu)成存儲單元陣列時，存儲元件的最佳方式是滿足以下所有要素(1)多個存儲元件的柵電極成為一體，具有字線功能。
(2)上述字線的兩側(cè)分別形成沿著該字線連續(xù)延伸的存儲功能體。
(3)具有在存儲功能體內(nèi)存儲電荷的功能的材料為絕緣體，尤其是硅氮化膜。
(4)存儲功能體由ONO(Oxide Nitride Oxide)膜構(gòu)成，硅氮化膜具有和柵絕緣膜的表面大致平行的表面。
(5)存儲功能體中的硅氮化膜與字線及溝道區(qū)被硅氧化膜隔開。
(6)具有在存儲功能體內(nèi)存儲電荷的功能的區(qū)域(例如由硅氮化膜構(gòu)成的區(qū)域)和擴散層重疊。
(7)將具有和柵絕緣膜的表面大致平行的表面的硅氮化膜和溝道區(qū)或者半導(dǎo)體層隔開的絕緣膜的厚度，和柵絕緣膜的厚度不同。
(8)一個存儲元件的寫入及刪除動作通過單一的字線進行。
(9)在存儲功能體上沒有具有輔助寫入及刪除動作的功能的電極(字線)。
(10)在存儲功能體正下方和擴散區(qū)連接的部分，具有和擴散區(qū)的導(dǎo)電型相反導(dǎo)電型的雜質(zhì)濃度較濃的區(qū)域。
當(dāng)然也可不不必滿足上述所有要素，只要滿足其中一個即可。
當(dāng)滿足多個上述要素時，存在著優(yōu)選的組合。例如以下組合(3)具有在存儲功能體內(nèi)存儲電荷的功能的材料為絕緣體，尤其是硅氮化膜、(9)在存儲功能體上沒有具有輔助寫入及刪除動作的功能的電極(字線)、(6)具有在存儲功能體內(nèi)存儲電荷的功能的區(qū)域(例如由硅氮化膜構(gòu)成的區(qū)域)和擴散層重疊。
當(dāng)滿足要素(3)及要素(9)時，可以獲得如下所示非常大的效果。首先，可以使位線連接器設(shè)置得靠近字線側(cè)壁的存儲功能體，或者即使存儲元件之間的距離接近也不會發(fā)生多個存儲功能體的干擾，從而可保持存儲信息，因此易于實現(xiàn)存儲元件的微型化。存儲功能體內(nèi)的電荷保持區(qū)為導(dǎo)體時，通過電容耦合，隨著存儲元件之間的靠近，在電荷保持區(qū)之間發(fā)生干擾，從而無法保持存儲信息。
并且，當(dāng)存儲功能體內(nèi)的電荷保持區(qū)為絕緣體(例如硅氮化膜)時，不必使存儲功能體相對于每個存儲單元獨立。例如，在由多個存儲單元共享的一條字線的兩側(cè)，沿著字線連續(xù)形成的存儲功能體無需按照各個存儲單元分離，形成在一條字線兩側(cè)的存儲功能體可以由共享字線的多個存儲單元共享。因此，無需分離存儲功能體的光刻、蝕刻工序，從而可簡化制造工序。進一步，由于不需要光刻的位置對齊余量、蝕刻的減膜余量，因此可以縮小存儲單元之間的余量。所以和存儲功能體內(nèi)的電荷保持區(qū)為導(dǎo)電體(例如多晶硅膜)時相比，在同樣的精細加工水平下，具有使存儲單元占有面積微型化的效果。此外，當(dāng)存儲功能體內(nèi)的電荷保持區(qū)為導(dǎo)電體時，需要將存儲功能體按照各存儲單元分離的光刻、蝕刻工序，需要光刻的位置對齊余量、蝕刻的減膜余量。
進一步，由于在存儲功能體上沒有具有輔助寫入及刪除動作功能的電極，因此元件結(jié)構(gòu)簡單，可減小工序數(shù)，提高成品率，易于和構(gòu)成邏輯電路、模擬電路的晶體管進行混載。
并且作為非常重要的設(shè)計項目，我們發(fā)現(xiàn)，滿足要素(3)及(9)、并進一步滿足要素(6)時，可以以非常低的電壓進行寫入、刪除。具體而言，我們確認可以用5V以下的低電壓進行寫入及刪除動作。該作用在電路設(shè)計上具有非常好的效果。即，由于無需在芯片內(nèi)作成閃速內(nèi)存那樣的高電壓，因此可以省去需要很大占有面積的充電泵電路，或者可減小規(guī)模。特別是將小規(guī)模容量的存儲器內(nèi)置在邏輯LSI用于調(diào)整時，由于存儲部的占有面積和存儲單元相比，用于驅(qū)動存儲單元的外圍電路的占有面積占有支配性地位，因此省略存儲單元用電壓升壓電路、或者縮小規(guī)模對于縮小芯片尺寸而言是最有效的。
因此，特別優(yōu)選滿足要素(3)、(9)及(6)。
另一方面，當(dāng)不滿足要素(3)時，即，在存儲功能體內(nèi)保持電荷的是導(dǎo)電體時，即使不滿足要素(6)、即存儲功能體內(nèi)的導(dǎo)電體和擴散區(qū)未重疊時，也可進行寫入動作。這是因為存儲功能體內(nèi)的導(dǎo)電體通過和柵電極(寫入電極)的電容耦合進行寫入輔助。
并且，當(dāng)不滿足要素(9)時，即，當(dāng)存儲功能體上存在具有輔助寫入及刪除動作功能的電極時，即使不滿足要素(6)，即存儲功能體內(nèi)的絕緣體和擴散區(qū)未重疊時，也可進行寫入動作。
并且，排列了多個存儲元件的存儲單元陣列的情況下，優(yōu)選在單一的字線兩側(cè)分別形成由一種以上的絕緣體材料構(gòu)成的存儲功能體，該字線和在該字線的各個側(cè)面形成的二個存儲功能體通過多個存儲元件共享。此外，“單一的字線”的定義如上所述。
在采用這種構(gòu)造的情況下，由于實質(zhì)上滿足了上述要素(3)、(9)及(6)，因此即使是排列多個存儲元件的存儲單元陣列，也可以具有上述效果。并且，進行上述存儲元件的信息改寫時所選擇的字線只要僅是上述單一的字線，就可使存儲動作所需的字線個數(shù)為最小，因此可高密度地集成存儲單元陣列。
本發(fā)明的半導(dǎo)體存儲裝置通過邏輯元件和邏輯電路等的組合，可以廣泛應(yīng)用于個人計算機、筆記本、膝上計算機、個人助理/信號發(fā)送機、小型計算機、工作站、主機、多處理計算機或其他所有類型的計算機系統(tǒng)等數(shù)據(jù)處理系統(tǒng)；構(gòu)成CPU、存儲器、數(shù)據(jù)存儲裝置等數(shù)據(jù)處理系統(tǒng)的電子配件；電話、PHS(Personal Handy-phone System)、調(diào)制解調(diào)器、路由器等通信設(shè)備；顯示面板、放映機等圖像顯示設(shè)備；打印機、掃描儀、復(fù)印機等事務(wù)設(shè)備；錄像機、數(shù)字照相機等攝像設(shè)備；游戲機、音樂播放器等娛樂設(shè)備；移動信息終端、手表、電子辭典等信息設(shè)備；汽車導(dǎo)向系統(tǒng)、汽車音響等車載設(shè)備；用于記錄、重放動畫、靜止圖像、音樂等信息的AV(Audio Visual)設(shè)備；洗衣機、微波爐、電冰箱、電飯鍋、洗碗機、吸塵器、空調(diào)等電氣產(chǎn)品；按摩器、體重計、血壓計等健康管理設(shè)備；IC卡、存儲卡等移動型存儲裝置等電子設(shè)備。特別是在以下領(lǐng)域的應(yīng)用中是十分有效的移動電話、移動信息終端、IC卡、存儲卡、移動型計算機、移動型游戲機、數(shù)字照相機、手提式動畫播放器、手提式音樂播放器、電子辭典、手表等便攜式電子設(shè)備。并且，本發(fā)明的半導(dǎo)體存儲裝置或者作為電子設(shè)備控制電路或者數(shù)據(jù)存儲電路的至少一部分被內(nèi)置，或者根據(jù)需要可自由組裝拆卸。
以下參照附圖對本發(fā)明的半導(dǎo)體存儲裝置及便攜式電子設(shè)備的實施方式進行詳細說明。
(實施方式1)本實施方式的半導(dǎo)體存儲裝置如圖1所示，具有作為非易失性存儲元件的一個例子的存儲元件1。
存儲元件1在半導(dǎo)體襯底101表面上形成的P型阱區(qū)102上經(jīng)由柵絕緣膜103形成柵電極104。在柵電極104的上面及側(cè)面配置有硅氮化膜109，其具有保持電荷的陷阱能級，并成為存儲功能體，具體而言是成為電荷保持膜，硅氮化膜109中，柵電極104的兩個側(cè)壁部分分別形成實際存儲、保持電荷的存儲功能體105a、105b。在柵電極104的兩側(cè)、P型阱區(qū)102內(nèi)分別形成作為源區(qū)或者漏區(qū)而作用的N型擴散區(qū)107a、107b。擴散區(qū)107a、107b具有偏移結(jié)構(gòu)。即，擴散區(qū)107a、107b未到達柵電極下的區(qū)域121，電荷保持膜(硅氮化膜109)下的偏移區(qū)120構(gòu)成溝道區(qū)的一部分。
并且，實質(zhì)上保持電荷的存儲功能體105a、105b是柵電極104的兩個側(cè)壁部分。因此，只要僅在和該部分對應(yīng)的區(qū)域中形成硅氮化膜109即可(參照圖2A)。并且，存儲功能體105a、105b的構(gòu)造也可以是由納米尺寸的導(dǎo)電體或者半導(dǎo)體構(gòu)成的微粒子112散點狀地分散在絕緣膜111中(參照圖2B)。此時，當(dāng)微粒子112小于1nm時，由于量子效果過大，電荷難于隧穿點，當(dāng)超過10nm時在室溫下呈現(xiàn)出顯著的量子效果。因此，微粒子112的直徑優(yōu)選為1nm-10nm的范圍。并且，成為電荷保持膜的硅氮化膜109也可以在柵電極的側(cè)面形成為側(cè)壁襯墊狀(參照圖3)。
參照圖3及圖4對存儲元件的寫入動作原理進行說明。并且在此對存儲功能體131a、131b全部具有保持電荷功能時的情況進行說明。并且，寫入是指存儲元件為N溝道時向存儲功能體131a、131b注入電子。之后以存儲元件為N溝道型進行說明。
為了向第二存儲功能體131b注入(寫入)電子，如圖3所示，以N型的第一擴散區(qū)107a為源電極、N型的第二擴散區(qū)107b為漏電極。例如向第一擴散區(qū)107a及P型阱區(qū)102施加0V、向第二擴散區(qū)107b施加+5V、向柵電極104施加+5V。通過這樣的電壓條件，反轉(zhuǎn)層226從第一擴散區(qū)107a(源電極)延伸，但未到達第二擴散區(qū)107b(漏電極)，產(chǎn)生夾斷點。電子從夾斷點開始到第二擴散區(qū)107b(漏電極)為止通過高電場被加速，成為所謂“熱電子”(高能傳導(dǎo)電子)。通過使熱電子注入到第二存儲功能體131b來進行寫入。并且，在第一存儲功能體131a的附近，不產(chǎn)生熱電子，因此不進行寫入。
另一方面，為了向第一存儲功能體131a注入(寫入)電子，如圖4所示，將第二擴散區(qū)107b作為源電極，將第一擴散區(qū)107a作為漏電極。例如向第二擴散區(qū)107b及P型阱區(qū)102施加0V、向第一擴散區(qū)107a施加+5V、向柵電極104施加+5V。這樣一來，通過替換向第二存儲功能體131b注入電子時的源/漏區(qū)，可向第一存儲功能體131a中注入電子，并進行寫入。
接著，參照圖5及圖6對存儲元件的刪除動作原理進行說明。
在刪除存儲在第一存儲功能體131a中的信息的第一方法中，如圖5所示，向第一擴散區(qū)107a施加正電壓(例如+5V)、向P型阱區(qū)102施加0V，向第一擴散區(qū)107a和P型阱區(qū)102的PN結(jié)施加反向偏壓，并進一步向柵電極104施加負電壓(例如-5V)。此時，PN結(jié)中，柵電極104的附近，由于施加了負電壓的柵電極的影響，電勢斜率變陡。因此，通過帶間隧道(band to band tunnel)，在PN結(jié)的P型阱區(qū)102一側(cè)產(chǎn)生熱空穴(高能正空穴)。該熱空穴被引導(dǎo)到具有負電位的柵電極104方向，其結(jié)果是空穴被注入到第一存儲功能體131a。這樣一來，進行第一存儲功能體131a的刪除。此時第二擴散區(qū)107b中施加0V電壓即可。
當(dāng)刪除存儲在第二存儲功能體131b中的信息時，只要替換上述第一擴散區(qū)和第二擴散區(qū)的電位即可。
如圖6所示，在刪除存儲在第一存儲功能體131a中信息的第二方法中，向第一擴散區(qū)107a施加正電壓(例如+4V)、向第二擴散區(qū)107b施加0V電壓、向柵電極104施加負電壓(例如-4V)、向P型阱區(qū)102施加正電壓(例如+0.8V)。此時，在P型阱區(qū)102和第二擴散區(qū)107b之間被施加順方向的電壓，電子被注入到P型阱區(qū)102。注入的電子擴散到P型阱區(qū)102和第一擴散區(qū)107a的PN結(jié)，在此受到較強的電場影響被加速，成為熱電子。該熱電子在PN結(jié)處，生成電子-空穴對。即，通過在P型阱區(qū)102和第二擴散區(qū)107b之間施加順方向的電壓，注入到P型阱區(qū)102中的電子成為觸發(fā)，在位于相反一側(cè)的PN結(jié)處產(chǎn)生熱空穴。在PN結(jié)處生成的熱空穴被引導(dǎo)到具有負電位的柵電極104方向，其結(jié)果是正空穴注入到第一存儲功能體131a。
根據(jù)該方法，在P型阱區(qū)和第一擴散區(qū)107a的PN結(jié)處，即使對通過帶間隧道生成熱空穴僅施加了不充分的電壓的情況下，從第二擴散區(qū)107b注入的電子也可成為在PN結(jié)生成電子-正空穴對的觸發(fā)，從而生成熱空穴。因此，可以在進行刪除動作時降低電壓。特別是當(dāng)存在偏移區(qū)120(參照圖1)時，由于施加了負電位的柵電極，較少有PN結(jié)變陡的效果。因此，較難生成帶間隧道引起的熱空穴，但第二方法彌補了這一缺點，可以通過低電壓實現(xiàn)刪除動作。
并且，當(dāng)刪除存儲在第一存儲功能體131a中的信息時，在第一刪除方法中，必須向第一擴散區(qū)107a施加+5V的電壓，而在第二刪除方法中，施加+4V即可。因此，根據(jù)第二方法，可降低刪除時的電壓，從而可以降低消耗電力，并抑制由于熱載流子引起的存儲元件的劣質(zhì)化。
并且，無論根據(jù)哪種刪除方法，均不易發(fā)生存儲元件的過刪除。這里的過刪除是指，隨著存儲功能體中存儲的正空穴的量的增加，不飽和而閾值下降的現(xiàn)象。這在以閃速存儲器為代表的EEPROM(可電刪除寫入的只讀存儲器)中成為一個很大的問題，特別是出現(xiàn)當(dāng)閾值變?yōu)樨撝禃r無法選擇存儲單元這樣致命的問題。另一方面，在本發(fā)明的半導(dǎo)體存儲裝置中的存儲元件中，即使有大量的正空穴存儲在存儲功能體中，只有在存儲功能體下誘導(dǎo)電子，幾乎不會對柵絕緣膜下的溝道區(qū)的電勢產(chǎn)生影響。由于刪除時的閾值取決于柵絕緣膜下的電勢，因此很難發(fā)生過刪除。
進一步參照圖7對存儲元件的讀出動作原理進行說明。
讀出存儲在第一存儲功能體131a中的信息時，將第一擴散區(qū)107a作為源電極，將第二擴散區(qū)107b作為漏電極，并使晶體管工作。例如向第一擴散區(qū)107a及P型阱區(qū)102施加0V、向第二擴散區(qū)107b施加+1.8V、向柵電極104施加+2V。此時，當(dāng)?shù)谝淮鎯δ荏w131a中未存儲電子時，漏極電流易于流動。另一方面，當(dāng)?shù)谝淮鎯δ荏w131a中存儲了電子時，在第一存儲功能體131a的附近不易形成反轉(zhuǎn)層，因此漏極電流難于流動。因此，通過檢測漏極電流，可以讀出第一存儲功能體131a的存儲信息。特別是夾斷動作這樣的施加電壓并讀出的情況下，在第一存儲功能體131a中的電荷存儲狀態(tài)中，不會受到131b中有無電荷存儲的影響，可進行較高精度的判斷。
當(dāng)讀出存儲在第二存儲功能體131b中的信息時，將第二擴散區(qū)107b作為源電極、第一擴散區(qū)107a作為漏電極，并使晶體管工作。雖未圖示，但例如向第二擴散區(qū)107b及P型阱區(qū)102施加0V電壓、向第一擴散區(qū)107a施加+1.8V、向柵電極104施加+2V。這樣一來，和讀出存儲在第一存儲功能體131a中的信息相比，通過替換源/漏極，可以讀出存儲在第二存儲功能體131b中的信息。
此外，當(dāng)剩余未被柵電極104覆蓋的溝道區(qū)(偏移區(qū)120)時，在未被柵電極104覆蓋的溝道區(qū)中，通過有無存儲功能體131a、131b的剩余電荷，反轉(zhuǎn)層消失或者形成，其結(jié)果是可獲得較大的滯后(閾值變化)。但是，當(dāng)偏移區(qū)120的寬度過大時，漏極電流大幅減少，讀出速度大幅下降。因此，為了獲得充分的滯后及讀出速度，優(yōu)選確定偏移區(qū)120的寬度。
當(dāng)擴散區(qū)107a、107b到達柵電極104一端時，即，擴散區(qū)107a、107b和柵電極104重疊時，通過晶體管的閾值幾乎不會由于寫入動作而發(fā)生變化，但源極/漏極端的寄生電阻大幅變化，漏極電流大幅減小(1位以上)。因此，可通過檢測漏極電流進行讀出，可獲得作為存儲器的功能。但是當(dāng)需要較大的滯后效果時，優(yōu)選擴散區(qū)107a、107b和柵電極104不重疊(存在偏移區(qū)120)。
通過上述動作方法，每個晶體管可選擇性地寫入及刪除2位。并且，分別將字線WL連接到存儲元件的柵電極104、將第一位線BL1連接到第一擴散區(qū)107a、將第二位線BL2連接到第二擴散區(qū)107b，通過排列存儲元件，可構(gòu)成存儲單元陣列。
并且，在上述動作方法中，通過替換源電極和漏電極，每個晶體管進行2位的寫入及刪除，也可固定源電極和漏電極作為1位存儲器動作。此時可使源/漏區(qū)的一方具有共用的固定電壓，可將和源/漏區(qū)連接的位線的根數(shù)減半。
從上述說明可知，在本發(fā)明的半導(dǎo)體存儲裝置的存儲元件中，存儲功能體獨立于柵絕緣膜而形成，并形成在柵電極的兩側(cè)，因此可進行2位動作。并且，由于各存儲功能體通過柵電極被分離，因此可有效地抑制改寫時的干擾。進一步，由于柵絕緣膜和存儲功能體分離，因此可實現(xiàn)薄膜化并抑制短溝道效果。因此，存儲元件、以至于半導(dǎo)體存儲裝置都易于微型化。
并且，在附圖中，對于使用相同材料及物質(zhì)的部分標以相同的符號，并不一定表示相同的形狀。
并且，附圖是示意性的圖示，應(yīng)注意其厚度和平面尺寸的關(guān)系、各層、各部分的厚度、大小的比例等和現(xiàn)實的物質(zhì)是不同的。因此，具體的厚度及大小尺寸應(yīng)根據(jù)以下說明酌情判斷。并且，當(dāng)然也含有在各附圖之間相互尺寸關(guān)系、比例不同的部分。
并且，本專利所述的各層、各部的厚度、大小沒有特別說明時，是半導(dǎo)體裝置形成完成時的最終形狀的尺寸。因此應(yīng)當(dāng)注意，和形成膜、雜質(zhì)區(qū)等后的尺寸相比較，最終形狀的尺寸在通過之后的熱加工等工序后多少會發(fā)生變化。
(實施方式2)該實施方式的半導(dǎo)體存儲裝置中的存儲元件如圖8所示，除了存儲功能體261、262由保持電荷的區(qū)域(存儲電荷的區(qū)域，也可以是具有保持電荷功能的膜)和電荷不易逃逸的區(qū)域(也可以是具有使電荷不易逃逸功能的膜)構(gòu)成以外，其他都和圖1的存儲元件1在實質(zhì)上為相同的構(gòu)造。
從提高存儲的保持特性的角度出發(fā)，存儲功能體優(yōu)選含有具有保持電荷功能的電荷保持膜和絕緣膜。在該實施方式中，作為電荷保持膜使用具有捕獲電荷的能級的硅氮化膜242，作為絕緣膜使用具有防止存儲在電荷保持膜上的電荷逃逸的作用的硅氧化膜241、243。由于存儲功能體含有電荷保持膜和絕緣膜，因此可以防止電荷的逃逸并提高保持特性。并且，和存儲功能體僅由電荷保持膜構(gòu)成時相比，可以適當(dāng)減小電荷保持膜的體積，限制電荷保持膜內(nèi)的電荷移動，從而在存儲保持時可抑制由于電荷移動引起的特性變化。進一步，硅氮化膜242由硅氧化膜241、243夾持的構(gòu)造(即ONO構(gòu)造)使得改寫動作時的電荷流入效率得以提高，從而可實現(xiàn)高速的動作。并且，在該存儲元件中，也可將硅氮化膜242置換為強介電體。
并且，存儲功能體261、262中的保持電荷的區(qū)域(硅氮化膜242)分別和擴散區(qū)212、213重疊。這里的重疊是指，在擴散區(qū)212、213的至少一部分區(qū)域上，存在保持電荷的區(qū)域(硅氮化膜242)的至少一部分。并且，211是半導(dǎo)體襯底、214是柵絕緣膜、271是柵電極217和擴散區(qū)212、213的偏移區(qū)。雖未圖示，但在柵絕緣膜214的下面的半導(dǎo)體襯底211的最表面為溝道區(qū)。
以下對存儲功能體261、262中作為保持電荷的區(qū)域的硅氮化膜242和擴散區(qū)212、213重疊所起到的效果進行說明。
圖9是圖8的右側(cè)的存儲功能體262周邊部分的擴大圖。如圖9所示，在存儲功能體262的周邊部分，柵電極217和擴散區(qū)213的偏移量設(shè)為W1、柵電極217的溝道長度方向的截面中的存儲功能體262的寬設(shè)為W2時，存儲功能體262和擴散區(qū)213的重疊量由W2-W1表示。這里重要的是存儲功能體262中，由硅氮化膜242構(gòu)成的存儲功能體262和擴散區(qū)213重疊，即，滿足W2＞W(wǎng)1的關(guān)系。
在圖9中，存儲功能體262內(nèi)，由于遠離硅氮化膜242的柵電極217的一側(cè)的端部和遠離柵電極217的一側(cè)的存儲功能體262的端部一致，因此存儲功能體262的寬度定義為W2。
并且如圖10所示，存儲功能體262中，遠離硅氮化膜242a的柵電極217的一側(cè)的端部和遠離柵電極217的一側(cè)的存儲功能體262的端部不一致時，W2定義為從柵電極端開始到遠離硅氧化膜242a的柵電極217的一側(cè)的端部為止即可。
圖11表示在圖9的存儲元件構(gòu)造中，將存儲功能體262的寬W2固定為100nm，變化偏移量W1時的漏極電流Id。這里，漏極電流在存儲功能體262為刪除狀態(tài)(存儲了空穴)、擴散區(qū)212、213分別為源電極、漏電極的情況下，通過裝置模擬求得。
根據(jù)圖11可明確，當(dāng)W1為100nm以上(即，硅氮化膜242和擴散區(qū)213不重疊)時，漏極電流急速減少。由于漏極電流值基本和讀出動作速度成比例，因此當(dāng)W1為100nm以上時，存儲性能急速惡化。另一方面，在硅氮化膜242和擴散區(qū)213重疊的范圍內(nèi)，漏極電流的減少較為平緩。因此，考慮到批量生產(chǎn)時的離散性，如果作為具有保持電荷功能的膜的硅氮化膜242的至少一部分和源/漏區(qū)不重疊的話，很難實質(zhì)上獲得存儲性能。
根據(jù)上述裝置模擬的結(jié)果，將W2固定為100nm，W1設(shè)計值設(shè)為60nm及100nm，并制造成存儲單元陣列。當(dāng)W1為60nm時，硅氮化膜142和擴散區(qū)212、213設(shè)計值為重疊40mn，當(dāng)W1為100nm時，設(shè)計值為不重疊。對這些存儲單元陣列的讀出時間進行測定的結(jié)果是，和考慮到了離散的最差情況相比，W1設(shè)計值為60nm時，讀出訪問時間的速度高出100倍。在實際使用中，讀出訪問時間優(yōu)選每1位為100毫微秒以下，當(dāng)W1＝W2時，是達不到這一條件的。并且，考慮到生產(chǎn)離散性時，優(yōu)選(W2-W1)＞10nm。
存儲在存儲功能體261(區(qū)域281)中的信息的讀出和實施方式1一樣，優(yōu)選將擴散區(qū)212作為源電極，將擴散區(qū)213作為漏極區(qū)，在靠近溝道區(qū)中的漏極區(qū)一側(cè)形成夾斷點。即，優(yōu)選讀出存儲在二個存儲功能體中的一個中的信息時，夾斷點形成在溝道區(qū)內(nèi)的、靠近另一個存儲功能體的區(qū)域中。這樣一來，無論存儲功能體262的存儲狀況如何，可以精確地檢測出存儲功能體261的存儲信息，從而成為可以進行2位動作的重要因素。
另一方面，僅在二個存儲功能體中的一個中存儲信息時，或者將二個存儲功能體設(shè)為相同的存儲狀態(tài)使用時，讀出時不一定非要形成夾斷點。
并且，雖然在圖8中沒有圖示，但優(yōu)選在半導(dǎo)體襯底211的表面形成阱區(qū)(N溝道元件時為P型阱)。通過形成阱區(qū)，可以使溝道區(qū)的雜質(zhì)濃度最適于存儲器動作(改寫動作及讀出動作)，同時易于控制其他電特性(耐壓、結(jié)電容、短溝道效果)。
并且，存儲功能體優(yōu)選含有和柵絕緣膜表面大致平行配置的電荷保持膜。換言之，優(yōu)選存儲功能體中的電荷保持膜的上面配置在距柵絕緣膜上面相等的距離的位置上。具體而言，如圖12所示，作為存儲功能體262的電荷保持膜的硅氮化膜242b具有和柵絕緣膜214表面大致平行的面。換言之，優(yōu)選硅氮化膜242b從和柵絕緣膜214表面對應(yīng)的高度而言，形成一致的高度。
存儲功能體262中，具有和柵絕緣膜214表面大致平行的硅氮化膜242b，因此可通過存儲在硅氮化膜242b中的電荷的多少有效地控制偏移區(qū)271中的反轉(zhuǎn)層的易形成性，甚至可增強存儲效果。并且，通過使硅氮化膜242b和柵絕緣膜214的表面大致平行，即使在偏移量(W1)波動的情況下，也可使存儲效果的變動保持得較小，從而可抑制存儲效果的波動。此外可抑制電荷移動到硅氮化膜242b上部方向，從而可抑制存儲保持時的電荷移動所引起的特性變化。
進一步，優(yōu)選存儲功能體262含有隔開與柵絕緣膜214的表面大致平行的硅氮化膜242b和溝道區(qū)(或者阱區(qū))的絕緣膜(例如硅氧化膜244中偏移區(qū)271上的部分)。通過該絕緣膜，可抑制存儲在電荷保持膜中的電荷的逃逸，并且可獲得良好保持特性的存儲元件。
并且在控制硅氮化膜242b的膜厚的同時，使硅氮化膜242b下的絕緣膜(硅氧化膜244中偏移區(qū)271上的部分)的膜厚控制在一定的范圍內(nèi)，從而可以使從半導(dǎo)體襯底表面開始到存儲在電荷保持膜中的電荷為止的距離大致保持一定。即，可以使從半導(dǎo)體襯底表面開始到存儲在電荷保持膜中的電荷為止的距離控制在以下區(qū)間從硅氮化膜242b下的絕緣膜的最小膜厚值開始、到硅氮化膜242b下的絕緣膜的最大膜厚值和硅氮化膜242b的最大膜厚值的和為止。這樣一來，大致可以控制由存儲在硅氮化膜242b中的電荷所產(chǎn)生的電力線的密度，可以使存儲元件的存儲效果的大小波動變得非常小。
(實施方式3)該實施方式的半導(dǎo)體存儲裝置中的存儲功能體262中，作為電荷保持膜的硅氮化膜242如圖13所示具有大致均一的膜厚，和柵絕緣膜214的表面大致平行地配置(區(qū)域281)，并且具有和柵電極217的側(cè)面大致平行配置(區(qū)域282)的形狀。
當(dāng)向柵電極217施加正電壓時，存儲功能體262中的電力線如箭頭283所示，二次通過硅氮化膜242(區(qū)域282及區(qū)域281部分)。并且，當(dāng)向柵電極217施加負電壓時電力線的朝向是相反的。這里的硅氮化膜242的介電常數(shù)約為6，硅氧化膜241、243的介電常數(shù)約為4。因此，和僅存在電荷保持膜區(qū)域281時相比，電力線(箭頭283)方向下的存儲功能體262的實效性的介電常數(shù)變大，可減小電力線兩端的電位差。即，施加到柵極電壓217的電壓的大部分用于增強偏移區(qū)271中的電場。
之所以在改寫動作時電荷被注入到硅氮化膜242，是因為生成的電荷被偏移區(qū)271中的電場吸引。因此，由于硅氮化膜242含有區(qū)域282，所以在改寫動作時注入到存儲功能體262的電荷增加，改寫速度提高。
并且，硅氧化膜243的一部分是硅氮化膜時，即電荷保持膜相對于和柵絕緣膜214的表面對應(yīng)的高度不均一時，電荷向硅氮化膜上方的移動變得明顯，保持特性惡化。
電荷保持膜優(yōu)選由介電常數(shù)非常大的氧化鉿等高介電體形成，而不用硅氮化膜形成。
并且，優(yōu)選存儲功能體進一步含有隔開與柵絕緣膜表面大致平行的電荷保持膜和溝道區(qū)(或者阱區(qū))的絕緣膜(硅氧化膜241中偏移區(qū)271上的部分)。通過該絕緣膜可抑制存儲在電荷保持膜內(nèi)的電荷的逃逸，并可進一步提高保持特性。
并且，優(yōu)選存儲功能體進一步含有隔開柵電極和沿柵電極側(cè)面大致平行延伸的電荷保持膜的絕緣膜(硅氧化膜241中和柵電極217接觸的部分)。通過該絕緣膜，可以防止電荷從柵電極注入到電荷保持膜而引起的電特性的改變，并可提高存儲元件的可靠性。
進一步，和實施方式2一樣，優(yōu)選將硅氮化膜242下的絕緣膜(硅氧化膜241中偏移區(qū)271上的部分)的膜厚控制為一定，并優(yōu)選將配置在柵電極側(cè)面上的絕緣膜(硅氧化膜241中和柵電極217接觸的部分)的膜厚控制為一定。這樣一來，大致可以控制存儲在硅氮化膜242中的電荷所產(chǎn)生的電力線的密度，同時可以防止電荷泄漏。
(實施方式4)在該實施方式中，對半導(dǎo)體存儲裝置中的存儲元件的柵電極、存儲功能體及源/漏區(qū)之間距離的最佳化進行說明。
如圖14所示，A表示溝道長度方向的截面中的柵電極長，B表示源/漏區(qū)之間的距離(溝道長)，C表示從一個存儲功能體的端部到另一個存儲功能體的端部的距離，即從溝道長度方向的截面上的具有保持一個存儲功能體內(nèi)的電荷功能的膜的端部(遠離柵電極的一側(cè))到具有保持另一個存儲功能體內(nèi)的電荷功能的膜的端部(遠離柵電極的一側(cè))的距離。
在這樣的存儲元件中，優(yōu)選A＜B。如果滿足這種關(guān)系，則溝道區(qū)中柵電極217下的部分和擴散區(qū)212、213之間存在偏移區(qū)271。這樣一來，通過存儲在存儲功能體261、262(硅氮化膜242)中的電荷，在偏移區(qū)271的全部區(qū)域中，易于反轉(zhuǎn)的特性可以有效地變動。因此，可以增強存儲效果，特別是可實現(xiàn)讀出動作的高速化。
并且，當(dāng)柵電極217和擴散區(qū)212、213偏移時，即A＜B成立時，向柵電極施加電壓時的偏移區(qū)的易于反轉(zhuǎn)性通過存儲在存儲功能體中的電荷量而大幅變化，可以在增強存儲效果的同時降低短溝道效果。
但是，只要具有存儲效果，也不一定存在偏移區(qū)271。在不存在偏移區(qū)271時，只要擴散區(qū)212、213的雜質(zhì)濃度足夠小，就可以在存儲功能體261、262(硅氮化膜242)中發(fā)現(xiàn)存儲效果。
并且，如對圖11說明時所述，如果硅氮化膜242a的至少一部分和源極/漏極212、213不重疊，很難實際上獲得存儲功能，因此優(yōu)選B＜C。
綜上所述，優(yōu)選A＜B＜C。
(實施方式5)該實施方式中的半導(dǎo)體存儲裝置的存儲元件如圖15所示，除了實施方式2中的半導(dǎo)體襯底為SOI襯底以外，其他實質(zhì)上都相同。
該存儲元件在半導(dǎo)體襯底286上形成掩埋氧化膜288，并進一步在其上形成SOI層。在SOI層內(nèi)形成擴散區(qū)212、213，除此之外的區(qū)域形成主體區(qū)287。
利用這樣的存儲元件也可以實現(xiàn)和實施方式2中的存儲元件同樣的作用效果。并且可以明顯減小擴散區(qū)212、213和主體區(qū)287的結(jié)電容，因此可實現(xiàn)元件的高速化及低電力消耗。
(實施方式6)該實施方式中的半導(dǎo)體存儲裝置中的存儲元件如圖16所示，除了在鄰接N型的擴散區(qū)212、213的溝道一側(cè)追加P型高濃度區(qū)291以外，具有和實施方式2的存儲元件實質(zhì)上相同的構(gòu)造。
即，P型高濃度區(qū)291中的提供P型的雜質(zhì)(例如硼)濃度高于區(qū)域292中的提供P型的雜質(zhì)濃度。P型高濃度區(qū)291中的P型的雜質(zhì)濃度例如約為5×1017-1×1019cm-3。并且區(qū)域292的P型的雜質(zhì)濃度例如可以是5×1016-1×1018cm-3。
因此，通過設(shè)置P型高濃度區(qū)291，擴散區(qū)212、213和半導(dǎo)體襯底211的接合在存儲功能體261、262下變得落差較大。因此，在寫入及刪除動作時易于發(fā)生熱載流子，從而可以降低寫入動作及刪除動作的電壓，或者可提高寫入動作及刪除動作的速度。進一步，由于區(qū)域292的雜質(zhì)濃度較小，存儲器在處于刪除狀態(tài)時閾值降低，漏極電流變大。因此，讀出速度得以提高。所以可以提高改寫電壓或者提高改寫速度，并且可獲得讀出速度較快的存儲元件。
并且，在圖16中，在靠近源/漏區(qū)附近的存儲功能體的下面(即，并非柵電極下)，通過設(shè)置P型高濃度區(qū)291，作為晶體管整體的閾值明顯上升。其上升程度和P型高濃度區(qū)291位于柵電極下時相比明顯較大。當(dāng)存儲功能體中存儲有寫入電荷(當(dāng)晶體管為N溝道型時為電子)時，這種差別更大。另一方面，當(dāng)存儲功能體中存儲有充分的刪除電荷(當(dāng)晶體管為N溝道型時為正空穴)時，作為晶體管整體的閾值降低到由柵電極下的溝道區(qū)(區(qū)域292)的雜質(zhì)濃度所確定的閾值。即，刪除時的閾值不取決于P型高濃度區(qū)291的雜質(zhì)濃度，而寫入時的閾值則受到很大影響。因此，通過將P型高濃度區(qū)291配置在存儲功能體下面的靠近源/漏區(qū)的地方，可以僅使寫入時的閾值大幅變動，明顯增強存儲效果(寫入時和刪除時的閾值的差)。
(實施方式7)該實施方式下的半導(dǎo)體存儲裝置中的存儲元件如圖17所示，除了隔開電荷保持膜(硅氮化膜242)和溝道區(qū)或阱區(qū)211的絕緣膜241的厚度(T1)小于柵絕緣膜214的厚度(T2)外，其他都和實施方式2實質(zhì)上具有相同的構(gòu)造。
上述柵絕緣膜214對應(yīng)于存儲器的改寫動作時的耐壓要求，其厚度T2具有下限值。但上述絕緣膜241的厚度T1不存在耐壓要求，因此可以比T2薄。
在該存儲元件中，之所以對T1的設(shè)計自由度較高的原因如下所示。
即，在該存儲元件中，隔開上述電荷保持膜(硅氮化膜242)、溝道區(qū)或阱區(qū)211的絕緣膜241，未被柵電極217、溝道區(qū)或阱區(qū)211所夾持。因此，在柵電極217、溝道區(qū)或阱區(qū)211之間作用的高電場未直接作用到隔開上述電荷保持膜(硅氮化膜242)、溝道區(qū)或阱區(qū)211的絕緣膜241，只有來自柵電極217的橫向擴散的較弱的電場作用。因此，T1和上述絕緣膜241的耐壓要求無關(guān)，T1可薄于T2。通過使T1變薄，可以使電荷輕易地注入到存儲功能體261、262，從而可降低寫入動作及刪除動作的電壓，或者可提高寫入動作及刪除動作的速度，并且，當(dāng)硅氮化膜242中存儲電荷時溝道區(qū)或阱區(qū)211中感應(yīng)的電荷量增加，可以增強存儲效果。
但是，存儲功能體中的電力線如圖13的箭頭284所示，也存在不通過硅氮化膜242的較短的線。在這種較短的電力線上，電場強度相對較大，因此沿著該電力線的電場在進行改寫動作時起到非常大的作用。通過使T1變薄，硅氮化膜242向圖的下側(cè)移動，箭頭284所示的電力線通過硅氮化膜。因此，沿著箭頭284方向的電力線的存儲功能體中的實效介電常數(shù)變大，可以減小電力線兩端的電位差。因此，施加到柵電極217的電壓的大部分用于增強偏移區(qū)中的電場，寫入動作及刪除動作變得高速。
與之相對，例如在以閃速存儲器為代表的EEPROM中，由于隔開浮動?xùn)藕蜏系绤^(qū)或阱區(qū)的絕緣膜被柵電極(控制柵極)和溝道區(qū)或阱區(qū)夾持，因此來自柵電極的高電場可直接作用。因此，在EEPROM中，隔開浮動?xùn)藕蜏系绤^(qū)或阱區(qū)的絕緣膜的厚度受到限制，從而阻礙了存儲元件功能的最佳化。
綜上所述，通過T1＜T2，可以不降低存儲器的耐壓性能而降低寫入動作及刪除動作的電壓，或者可提高寫入動作及刪除動作的速度，并進一步增強存儲效果。并且，絕緣膜的厚度T1可以在制造過程中保持平均性，并使膜的質(zhì)量保持在一定的水平上，且保持特性不會極端惡化的界限值優(yōu)選為0.8nm以上。
具體而言，在設(shè)計原則上需要較高耐壓性能的液晶驅(qū)動LSI中，為了驅(qū)動液晶面板TFT(薄膜晶體管)，需要最大15-18V的電壓。因此，通常無法使柵極氧化膜薄膜化。當(dāng)液晶驅(qū)動LSI中混載本發(fā)明的非易失性存儲器用于圖像調(diào)整時，在本發(fā)明的存儲元件中，可以獨立于柵絕緣膜厚度，而使隔開電荷保持膜(硅氮化膜242)和溝道區(qū)或阱區(qū)的絕緣膜的厚度最佳化。例如，相對于柵電極長度(字線寬)250nm的存儲單元，可以分別設(shè)定為T1＝20nm、T2＝10nm，從而可實現(xiàn)具有較佳寫入效率的存儲單元。(T1比通常的邏輯晶體管厚也不會發(fā)生短溝道效果的原因在于源/漏區(qū)相對于柵電極偏移)。
(實施方式8)該實施方式的半導(dǎo)體存儲裝置中的存儲元件如圖18所示，除了隔開電荷保持膜(硅氮化膜242)和溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)厚于柵絕緣膜的厚度(T2)以外，其他都和實施方式2在實質(zhì)上具有相同的構(gòu)造。
柵絕緣膜214從防止元件短溝道效果的要求出發(fā)，其厚度T2存在上限值。但絕緣膜的厚度T1和防止短溝道效果的要求無關(guān)，可比T2厚。即，可隨著微型化規(guī)模的要求(柵絕緣膜的薄膜化要求)，獨立于柵絕緣膜的厚度，使隔開電荷保持膜(硅氮化膜242)和溝道區(qū)或阱區(qū)的絕緣膜的厚度設(shè)計為最佳，因此存儲功能體不會進行規(guī)模的障礙。
在該存儲元件中，之所以對T1的設(shè)計自由度較高的原因已經(jīng)進行了論述，是因為隔開電荷保持膜和溝道區(qū)或阱區(qū)的絕緣膜未被柵電極和溝道區(qū)或阱區(qū)夾持。因此，T1不涉及到對柵絕緣膜的防止短溝道效果的要求，可以比T2厚。
通過使T1變厚，可以防止存儲在存儲功能體中的電荷的逃逸，改善存儲器的保持特性。
因此，通過使T1＞T2，可以改善保持特性而不使存儲器的短溝道效果惡化。
并且，考慮到改寫速度的下降，絕緣膜的厚度T1優(yōu)選為20nm以下。
具體而言，以閃速存儲器為代表的現(xiàn)有的非易失性存儲器中，選擇柵電極構(gòu)成寫入刪除柵電極，和上述寫入刪除柵電極對應(yīng)的柵絕緣膜(內(nèi)含浮動?xùn)?同時用作電荷存儲膜。因此，由于微型化(為了達到抑制短溝道效果必須薄膜化)要求和確?？煽啃缘囊?為了抑制保持電荷的泄漏，無法使隔開浮動?xùn)藕蜏系绤^(qū)或阱區(qū)的絕緣膜的厚度為7nm以下，無法薄膜化)是相反的，很難實現(xiàn)微型化。實際上，根據(jù)ITRS(International Technology Roadmap for Semiconductors)，物理柵極長度的微型化為0.2微米以下時還沒有標準。在該存儲元件中，可以通過個別設(shè)計T1和T2，實現(xiàn)微型化。
例如，相對于柵電極長度(字線寬)為45nm的存儲單元，分別設(shè)定T2＝4nm，T1＝7nm，可以實現(xiàn)不發(fā)生短溝道效果的存儲元件。即使將T2設(shè)定得比通常的邏輯晶體管厚也不會發(fā)生短溝道效果的原因在于，源/漏區(qū)相對于柵電極偏移。
并且，由于該存儲元件相對于柵電極，源/漏區(qū)是偏移的，因此和通常的邏輯晶體管相比，可更容易實現(xiàn)微型化。
即，由于存儲功能體的上部不存在用于輔助寫入、刪除的電極，因此在輔助寫入、刪除的電極和溝道區(qū)或阱區(qū)之間作用的高電場不直接作用于隔開電荷保持膜和溝道區(qū)或阱區(qū)的絕緣膜，而只有來自柵電極的橫向擴散的較弱的電場作用。因此，用同樣的加工精度，可以實現(xiàn)比具有邏輯晶體管的柵極長度更微型化的柵極長度的存儲元件。
(實施方式9)該實施方式涉及到進行半導(dǎo)體存儲裝置的存儲元件的改寫時的電特性的變化。
在N溝道型存儲元件中，存儲功能體中的電荷量變化時，顯示如圖19所示的漏極電流(Id)對柵電極(Vg)特性(實測值)。
從圖19可知，從刪除狀態(tài)(實線)開始進行寫入動作時，不僅閾值上升，而且在閾值下的區(qū)中曲線傾斜明顯減少。因此，即使柵極電壓(Vg)在較高的區(qū)域下，刪除狀態(tài)和寫入狀態(tài)的漏極電流比也變大。例如，在Vg＝2.5V時，電流比保持2位以上。該特性和閃速存儲器時(圖42)相比大為不同。
這種特性的出現(xiàn)是柵電極和擴散區(qū)偏移、柵極電場不易于到達偏移區(qū)而引起的特有的現(xiàn)象。當(dāng)存儲元件處于寫入狀態(tài)時，即使向柵電極施加正電壓，在存儲功能體下的偏移區(qū)中也很難形成反轉(zhuǎn)層。這是因為在寫入狀態(tài)下閾值下的區(qū)的Id-Vg曲線的傾斜變小了。
另一方面，存儲元件處于刪除狀態(tài)時，在偏移區(qū)感應(yīng)高密度的電子。并且，向柵電極施加0V電壓時(即處于截止?fàn)顟B(tài)時)，柵電極下的溝道中沒有電子誘發(fā)(因此關(guān)閉電流小)。這是因為在刪除狀態(tài)下閾值下的區(qū)中的Id-Vg曲線傾斜變大，且閾值以上的區(qū)域中電流的增加率(電導(dǎo)性)較大。
綜上所述，構(gòu)成本發(fā)明的半導(dǎo)體存儲裝置的存儲元件可以使寫入時和刪除時的漏極電流比變大。
(實施方式10)但是，上述存儲功能體105a、105b、131a、131b、261、262所具有的電荷保持膜均如相應(yīng)附圖所示，含有從柵電極側(cè)壁沿著溝道長度方向延伸到和源/漏擴散區(qū)的一部分重疊為止的部分，該部分的一部分或者全部成為橫跨溝道區(qū)的一部分和擴散區(qū)的一部分的電荷存儲區(qū)。這里的電荷存儲區(qū)是指通過存儲元件的改寫動作而注入的電荷被實際保持的區(qū)域，是電荷保持膜全部區(qū)域中實現(xiàn)本來的功能的區(qū)域。例如在圖8所示的存儲元件中，如圖20所示，電荷保持膜242中，沿著溝道長度方向延伸的膜部分的一部分成為橫跨溝道區(qū)273的一部分和擴散區(qū)212、213的一部分的電荷存儲區(qū)250。
二個電荷存儲區(qū)250分別橫跨溝道區(qū)273的一部分和擴散區(qū)212、213的一部分而存在，因此可實現(xiàn)半導(dǎo)體存儲裝置的高速的讀出動作。這是因為在溝道區(qū)273中，可以去除不受柵極電場和存儲在電荷存儲區(qū)250的電荷生成的電場中的任意一個影響的部分。不受柵極電場和存儲在電荷存儲區(qū)250的電荷生成的電場中的任意一個影響的部分由于不易于感應(yīng)反轉(zhuǎn)層電荷，因而成為晶體管電流的瓶頸，而根據(jù)上述結(jié)構(gòu)可以防止這一點。所以讀出動作時的漏極電流變大，可提高讀出動作的速度。
圖21表示實施方式10涉及的存儲元件。該存儲元件中，電荷保持膜僅由電荷存儲區(qū)250構(gòu)成，從而形成存儲功能體261、262。和圖20(圖8)所示的存儲元件各部分相同的部分用相同的標號表示。在圖21中，電荷存儲區(qū)250配置為和半導(dǎo)體襯底211的表面平行的膜狀的電荷存儲區(qū)250橫跨溝道區(qū)273的一部分和擴散區(qū)212、213的一部分。電荷存儲區(qū)250形成在絕緣體245內(nèi)。電荷存儲區(qū)250和半導(dǎo)體襯底211及柵電極217通過絕緣體245被隔開。電荷存儲區(qū)250和絕緣體245構(gòu)成存儲功能體261、262。
在該實施方式中，電荷存儲區(qū)250由具有捕獲電荷功能的硅氮化膜、氧化鋁、氧化鉿中的任意一種或者它們的層積膜構(gòu)成。絕緣體245優(yōu)選由硅氧化膜構(gòu)成，也可以是其他的絕緣膜，并且也可以由多種絕緣膜構(gòu)成。
實施方式10的存儲元件和上述其他存儲元件一樣，獨立于二個電荷存儲區(qū)250而存儲電荷，從而可存儲二位的信息。并且，也和其他存儲元件一樣，二個電荷存儲區(qū)250互相通過柵電極217被隔開，因此可以有效地抑制改寫時的干擾。由于柵電極217僅通過柵絕緣膜614和半導(dǎo)體襯底211連接，可使柵絕緣膜薄膜化，抑制短溝道效果。
進一步，二個電荷存儲區(qū)250分別橫跨溝道區(qū)273的一部分和擴散區(qū)212、213的一部分而存在，因此如上所述，可實現(xiàn)半導(dǎo)體存儲裝置的高速讀出。
更進一步，由于電荷存儲區(qū)250是和半導(dǎo)體襯底211的表面平行的膜狀，因此如在圖12的說明中所述，可有效地抑制溝道區(qū)273中存在于電荷存儲區(qū)250下的部分(偏移區(qū))中的反轉(zhuǎn)層的形成，進一步可增強存儲效果。并且，可抑制存儲效果的波動。因此，存儲元件的可靠性得到提高，改寫速度得以提高。
(實施方式11)該實施方式涉及到一種可防止由于改寫動作反復(fù)所造成的惡化，并可提高可靠性的存儲元件。
首先，利用圖22及圖24-29對存儲元件由于改寫動作反復(fù)而導(dǎo)致惡化的原因，以右側(cè)的存儲功能體262為例進行說明。并且，對已經(jīng)存在的符號省略對其的說明。
對右側(cè)的存儲功能體262進行寫入或刪除時，發(fā)生熱載流子，如圖22所示，在硅氧化膜241和半導(dǎo)體襯底211的界面上生成界面態(tài)321。該界面態(tài)321隨著改寫次數(shù)的增加而增加。
在此利用圖24-27對本發(fā)明的存儲元件的功能進行說明，圖24-27表示本發(fā)明的存儲元件的示意性的等效電路。本發(fā)明的存儲元件如圖24所示，可以看作是將形成在柵絕緣膜214下的晶體管TrC和在晶體管TrC的兩側(cè)的偏移區(qū)271上形成的存儲元件ML、MR串聯(lián)連接的元件。存儲元件ML、MR具體而言是通過根據(jù)存儲在存儲功能體261、262中的電荷的多少而可流動的電流值的變化而具有存儲效果的元件。本發(fā)明的存儲元件在源極電壓(Vs)與漏極電壓(Vd)的差、和柵極電壓(Vg)與閾值的差相比足夠小時，進行非飽和特性區(qū)動作，因此在圖24中以等效電路表示。但是，當(dāng)源極電壓(Vs)與漏極電壓(Vd)的差足夠大時，由于存儲元件進行飽和特性區(qū)動作，因此可以用圖25或圖26所示的等效電路表示。即，由于存儲元件在漏極一側(cè)夾斷，因此存儲元件(ML或MR)不依賴于存儲功能體中存儲的電荷量，而根據(jù)具有一定電阻值的電阻(RL或RR)變化。這樣一來，使存儲元件進行飽和特性區(qū)動作時，在等效電路上只出現(xiàn)一個存儲元件，因此可分離特定一側(cè)的存儲信息并讀出。
讀出右側(cè)的存儲功能體262(以右側(cè)的存儲功能體262一側(cè)為源極)時的等效電路如圖25所示，可以認為存儲元件MR和根據(jù)存儲在右側(cè)的存儲功能體262的電荷的多少閾值發(fā)生變化的晶體管TrR是相同的(圖27)。此時，由于二個晶體管TrC、TrR可以看作通過單一的柵電極217控制，因此各個柵電極連接，并施加了共同的柵極電壓Vg。右側(cè)的存儲功能體262的改寫動作所生成的界面態(tài)321引起的惡化可以看作是右側(cè)的晶體管TrR的惡化。
圖28及圖29是對在讀出動作中，使柵極電壓Vg變化時的讀出電流Id如何變化進行示意性說明的圖表。并且圖表的縱軸用對數(shù)表示讀出電流Id。
在圖28中，曲線IdTrC表示形成在柵電極217下的晶體管TrC可流動的電流。即，IdTrC表示晶體管TrC的驅(qū)動能力。由于晶體管TrC自身不體現(xiàn)存儲效果，因此IdTrC無論右側(cè)的存儲功能體262的存儲狀態(tài)如何，是一定的。曲線IdTrRe1及IdTrRw分別表示右側(cè)的存儲功能體262處于刪除狀態(tài)及寫入狀態(tài)時的右側(cè)的晶體管TrR可流動的電流。這樣一來，右側(cè)的晶體管TrR的閾值通過存儲在右側(cè)的存儲功能體262中的電荷量的變化而大幅變化。
從圖28可知，曲線IdTrC和曲線IdTrRe1在點X1上交叉。因此當(dāng)右側(cè)的存儲功能體262處于刪除狀態(tài)的情況下，Vg比X1低時，晶體管TrC的驅(qū)動能力決定讀出電流Id，Vg比X1高時，右側(cè)的晶體管TrR的驅(qū)動能力決定讀出電流Id。因此，讀出電流Id變?yōu)閳D29的曲線IdE1。另一方面，右側(cè)的存儲功能體262處于寫入狀態(tài)(程序狀態(tài))時，在各個Vg下，右側(cè)的晶體管TrR的驅(qū)動能力決定讀出電流Id。因此，讀出電流Id變?yōu)閳D29的曲線IdP。
對右側(cè)的存儲功能體262反復(fù)進行改寫動作時，生成界面態(tài)321，右側(cè)的晶體管TrR的S值(閾值下擺動)增加，gm(互導(dǎo))降低。因此，右側(cè)的晶體管TrR可流動的電流如圖28的曲線IdTrRe2一樣減少。并且S值的增加表示出在圖28中曲線IdTrRe2的上升傾斜和曲線IdTrRe1相比減少了。此時，曲線IdTrRe2和曲線IdTrC在點X2交叉。結(jié)果是存儲功能體262反復(fù)進行改寫動作后的刪除時的讀出電流Id變?yōu)閳D29的曲線IdE2。
綜上所述，刪除時的讀出電流從IdE1減少到IdE2，這是因為讀出動作變慢。
從上述說明可知，刪除狀態(tài)中的讀出電流的下降是因為右側(cè)的晶體管TrR的S值由于界面態(tài)的生成而增加，且閾值上升。晶體管的S值一般表示為下式
S＝(kT/q)ln10(1+(Cd+qDit)/Cox)…(1)其中k為波耳茲曼常數(shù)，T為溫度，q為基本電荷，Cd為半導(dǎo)體襯底一側(cè)的耗盡層電容、Dit是界面態(tài)密度、Cox是柵絕緣膜電容。
根據(jù)公式(1)可知，當(dāng)生成界面態(tài)時S值增加，Cox越小該S值的增加越明顯。這里的右側(cè)的晶體管TrR的柵絕緣膜厚相當(dāng)于圖22記載的電力線322的長度，和晶體管TrC中的柵絕緣膜(柵絕緣膜214)相比明顯較厚。即，右側(cè)的晶體管TrR中的柵絕緣膜電容Cox和晶體管TrC相比明顯較小。因此，從公式(1)可知，在右側(cè)的晶體管TrR中，界面態(tài)Dit引起的S值的增加變得明顯，驅(qū)動能力變小。其結(jié)果是存儲元件的讀出電流明顯下降。
例如，假設(shè)右側(cè)的晶體管TrR的電力線322的長度為30nm、半導(dǎo)體襯底一側(cè)的耗盡層寬為0.1μm，為了簡便，柵絕緣膜及存儲功能體全部由硅氧化膜(介電常數(shù)為4)構(gòu)成、半導(dǎo)體襯底為硅(介電常數(shù)11.9)時，界面態(tài)密度為1010cm-2eV-1時，S值為116mV/decay，而當(dāng)界面態(tài)密度增加到l012cm-2eV-1時，S值大幅增加到196mV/decay。假設(shè)右側(cè)的晶體管TrR的柵絕緣膜厚和晶體管TrC相同(例如為6nm)，界面態(tài)密度為1010cm-2eV-1時，S值為71mV/decay，而當(dāng)界面態(tài)密度增加到1012cm-2eV-1時，S值也只增加到87mV/decay。
本發(fā)明的存儲元件具有單一的柵電極，且擴散區(qū)偏移柵電極。因此偏移區(qū)271中的實效性的柵絕緣膜厚(箭頭322)增加，由于構(gòu)成存儲功能體的材料的不同，存在改寫動作反復(fù)引起的讀出電流大幅減少這樣特有的問題。
因此，在本實施方式的存儲元件中，如圖22所示，存儲功能體261、262在電荷保持膜中含有氧化鋁311。氧化鋁的介電常數(shù)約為9.5，和硅氧化膜的大約4、及硅氮化膜的大約6相比，其介電常數(shù)較大。因此，右側(cè)的晶體管TrR的Cox大幅變大，可以大幅緩和由于改寫動作的反復(fù)而引起的劣質(zhì)化。當(dāng)右側(cè)的晶體管的電力線322的長為30nm時，為了簡便，當(dāng)存儲功能體262全部由氧化鋁構(gòu)成時，界面態(tài)密度為1010cm-2eV-1時的S值為83mV/decay，即使界面態(tài)密度增加到1012cm-2eV-1時，S值也僅增加到117mV/decay。由此可知，通過使存儲功能體內(nèi)的電荷保持膜為氧化鋁，不僅劣質(zhì)化以前的S值變小，而且也可大幅抑制由于劣質(zhì)化引起的S值的增大。因此，存儲元件的讀出電流增加，可減小由于劣質(zhì)化引起的讀出電流的減少，所以可提高存儲元件的讀出速度。
進一步，由于氧化鋁的電子陷阱能級具有比硅氮化膜更多的能量，因此可以抑制被捕獲的電荷在電荷保持膜中的移動。因此可提高存儲元件的可靠性。
更進一步，由于氧化鋁中只有電子陷阱，而不存在正空穴陷阱，因此刪除的界限在電荷保持膜為中性狀態(tài)時被確定。所以，在刪除時間增加時讀出電流被限定在一定的值，具有易于設(shè)定讀出基準電流值的優(yōu)點。
圖23是圖22所示的存儲元件的變形例的截面圖。存儲功能體261、262具有截面略呈L字狀的氧化鋁膜312被硅氧化膜241、243夾持的構(gòu)造。通過具有這樣的構(gòu)造，與圖8所示的存儲元件(使用硅氮化膜作為電荷保持膜)的情況相同，可抑制存儲效果的波動。并且可抑制電荷向上部方向移動，從而可抑制存儲保持時由于電荷移動引起的特性變化。
(實施方式12)本實施方式涉及到排列上述存儲元件而構(gòu)成的存儲單元陣列。
圖30是存儲單元陣列的概要平面圖，圖31是圖30的31-31線概要截面圖，圖32是圖30的32-32線概要截面圖。但在圖30中，上部配線構(gòu)造(位線)為了簡便，用直線表示。并且，在圖30中，雖然顯示了含有5條字線和4條位線的存儲單元陣列，但行數(shù)及列數(shù)是任意的。
半導(dǎo)體襯底411上形成元件分離區(qū)495(圖32)。半導(dǎo)體襯底411表面不形成元件分離區(qū)495的區(qū)域成為活性區(qū)ACT。字線WL1-WL5(417)在紙面橫向延伸，和紙面縱向并列而形成。字線WL1-WL5經(jīng)由柵絕緣膜414通過各活性區(qū)ACT，在各字線的兩側(cè)(活性區(qū)，且未被字線覆蓋的區(qū)域)形成擴散層區(qū)412。字線(柵電極)和形成在字線兩側(cè)的二個擴散層區(qū)(源區(qū)或者漏區(qū))構(gòu)成一個場效應(yīng)晶體管。在上述字線WL1-WL5(417)的各個側(cè)壁上，連續(xù)形成具有硅氮化膜442被硅氧化膜441、443夾持的構(gòu)造的存儲功能體461、462。如圖30所示，在和字線相交的方向上延伸的活性區(qū)ATC的列、和相鄰的活性區(qū)ACT的列在字線之間相隔一個而連接。在互相相鄰的活性區(qū)ACT連接的連接部分，形成接觸孔CH(496)。上述接觸孔CH(496)電連接在和上述字線相交的方向上延伸的位線BL1-BL4(497)的任意一個、及擴散區(qū)412。通過上述配置，一個擴散層區(qū)被四個場效應(yīng)晶體管共享。并且489是層間絕緣膜。
圖33是該存儲單元陣列的概要等效電路圖。在互相相鄰的位線BL之間并列形成存儲元件MTR，在和各位線相交的方向上延伸的字線WL連接到各存儲元件的柵電極。通過選擇互相相鄰的一對位線與一條字線，可以選擇特定的存儲元件。通過向上述一對位線及一條字線施加適當(dāng)?shù)碾妷?，可以進行特定的存儲元件的改寫動作及讀出動作。由于已經(jīng)論述了改寫方法及讀出方法的具體例子，因此在此省略說明。
各字線WL1-WL5在各個活性區(qū)ACT上成為存儲元件的柵電極。即，各字線被多個存儲元件共享。并且，各字線的兩個側(cè)壁上連續(xù)形成二個存儲功能體461、462，該存儲功能體461、4462由多個存儲元件共享。這樣一來，形成在各字線及字線的側(cè)壁上的存儲功能體由多個存儲元件共享，因此可以縮小存儲單元面積，并且可實現(xiàn)存儲單元陣列的高密度化。
并且，如實施方式11所述，本發(fā)明的存儲元件可以說是選擇晶體管(TrC)及二個可變閾值晶體管(TrL、TrR)構(gòu)成的高性能的元件。這種高性能的元件由最小的構(gòu)成(單一的字線)構(gòu)成，對其進行排列構(gòu)成存儲單元陣列。因此，可以提高存儲效果，并實現(xiàn)存儲單元的高密度化。
圖34是圖30所示的存儲單元陣列的變形例的概要平面圖。圖34所示的存儲單元陣列和圖30所示的存儲單元陣列的不同之處在于，活性區(qū)ACT是帶形的，通過長方形(實際加工時略呈橢圓形)的接觸孔CH和相鄰的活性區(qū)電連接。并且，該存儲元件陣列的等效電路圖和圖33所示的圖是相同的。圖34所示的存儲單元陣列和圖30所示的存儲單元陣列相比，活性區(qū)ACT及元件分離區(qū)的形狀較為簡單，易于加工。因此，可以提高搭載了該存儲單元陣列的集成電路的成品率。或者可降低加工所需的余量，使存儲單元陣列實現(xiàn)微型化。
圖35是圖30所示的存儲陣列的其他變形例的概要平面圖。圖35所示的存儲單元陣列和圖30所示的存儲單元陣列的不同之處在于，字線WL1-WL5是蛇行配置。這樣一來，在互相相鄰的字線之間，存在接觸孔CH的部分中可以擴大字線之間的距離，在不存在接觸孔CH部分中可減小字線之間的距離。接觸孔CH在字線延伸的方向上以二條字線一個接觸孔的比例設(shè)置，因此通過使字線蛇行配置，可較高效地配置接觸孔。圖35所示的存儲單元陣列和圖30所示的存儲單元陣列相比，可以減小字線間的平均距離。因此可以縮小存儲單元的面積并實現(xiàn)在位存儲單元陣列的高密度化。
(實施方式13)
以下對混載了上述存儲元件和邏輯晶體管的集成電路的縮放比例方針及具體的縮放例子進行說明。
如上所述，本發(fā)明中的存儲元件的制造工序和邏輯晶體管的制造工序具有相當(dāng)高的親和性。因此混載了具有本發(fā)明的存儲元件的存儲單元和具有邏輯晶體管的邏輯電路單元的集成電路是本發(fā)明的半導(dǎo)體存儲裝置的重要的應(yīng)用商品。邏輯晶體管的比例縮放根據(jù)國際半導(dǎo)體技術(shù)指標ITRS(International Technology Roadmap for Semiconductors)2001進行預(yù)測，分別將半間距記錄在圖37-39的MPU1/2間距欄、將物理柵極長度記錄在L(邏輯)欄。從中可明確預(yù)測，邏輯晶體管的物理柵極長度在今后將飛速地微型化。進一步，ITRS2001中也預(yù)測了柵極側(cè)壁絕緣膜的寬，其最大值在圖37-39中記載為Wsw。如上所述，本發(fā)明的半導(dǎo)體存儲裝置中的存儲元件可使物理柵極長度極度微型化。但隨著邏輯晶體管的微型化，側(cè)壁絕緣膜的寬也會縮小，因此在存儲元件的比例縮放時保持適當(dāng)?shù)膶嵭屏渴欠浅Ｖ匾摹?br> 圖36是用于說明混載了具有本發(fā)明的存儲元件的存儲單元、具有邏輯晶體管的邏輯電路單元的集成電路的比例縮放的圖。存儲元件3、4例如是構(gòu)成圖30、34、35所示的存儲單元陣列的存儲元件。以下以字線(柵電極417)的間隔Wgp為3/2間距(圖37-39的MPU1/2間距的3倍)時的情況為例進行說明。邏輯晶體管5中具有LDD498，柵絕緣膜488的膜厚可以和存儲元件3、4的柵絕緣膜414的厚度不同。
存儲元件3、4的側(cè)壁絕緣膜也可以是向邏輯晶體管5的側(cè)壁絕緣膜(由硅氮化膜442和硅氧化膜441、443構(gòu)成)進一步追加絕緣膜499的構(gòu)造。絕緣膜499例如由硅氧化膜、硅氮化膜構(gòu)成。絕緣膜499用于隨著存儲元件的比例縮放，偏移量Woff無法滿足足夠大的存儲效果時，僅增加存儲元件的柵極側(cè)壁絕緣膜厚。這樣一來，可以在邏輯晶體管的柵極側(cè)壁絕緣膜厚Wsw是ITRS2001的預(yù)測值的同時，增加存儲元件的柵極側(cè)壁絕緣膜厚度，從而獲得充分的存儲效果。
在以下的比例縮放示例中，擴散區(qū)412的深度Xj在存儲元件3、4及邏輯晶體管5中相同，其大小基于ITRS2001的記述。并且根據(jù)經(jīng)驗，擴散區(qū)412的柵極側(cè)壁絕緣膜(含有膜厚Wex的絕緣膜499)下的橫向的寬Wdif是擴散區(qū)412的深度Xj的0.7倍，在以下的比例縮放示例中也沿用。即，偏移量Woff是從將邏輯晶體管5的柵極側(cè)壁絕緣膜厚Wsw和絕緣膜499的厚度Wex相加的總柵極側(cè)壁絕緣膜厚度中，減去擴散區(qū)412的橫向?qū)扺dif后的值。如果偏移量Woff保持在14nm以上則可獲得充分大的存儲效果，這一點通過裝置模擬得以確認。因此，在以下的比例縮放示例中，為使偏移量Woff最低為14nm而確定氧化膜499的厚度。并且，L(存儲器)是存儲元件3、4的物理柵極長度，Ssw是柵極側(cè)壁絕緣膜之間的距離。并且作為參考，在圖37-39中也記載了ITRS中所述的NOR型閃存的物理柵極長度預(yù)測值L(閃存NOR)。
圖37是第一比例縮放示例，是存儲元件3、4的物理柵極長L(存儲器)和邏輯晶體管5的物理柵極長L(邏輯)進行同樣縮小時的情況。柵極側(cè)壁絕緣膜間的距離Ssw在三個比例縮放例中是最大的，無論哪一年均超過半間距。絕緣膜499在2007年(半間距為65nm)之后變得必須。
圖38是第二比例縮放示例，是存儲元件的物理柵極長度不象邏輯晶體管一樣縮小，和半間距(MPU1/2間距)相等時的情況。此時，由于存儲元件的物理柵極長度L(存儲器)相對較大，存儲元件的短溝道效果較小，因此易于進行工序簡化。但是由于柵極側(cè)壁絕緣膜間(在此配置接觸孔)的距離Ssw小于半間距，因此需要自我調(diào)整接觸的工序。
圖39是第三比例縮放示例，是使柵極側(cè)壁絕緣膜的距離Ssw為半間距時的情況。此時，存儲元件的物理柵極長度L(存儲器)取第一和第二比例縮放例的中間值。該比例縮放示例用于取得存儲元件的物理柵極長度和接觸孔的空間的平衡。
但是，如圖37-39所示進行比例縮放時非常重要的一點是，存儲元件的二個擴散區(qū)均要進行實效性的偏移。這里的“實效性的偏移”是指存儲功能體在寫入狀態(tài)(N溝道型元件時電子被存儲，P溝道型元件時正空穴被存儲的狀態(tài))中，在該存儲功能體下存在半導(dǎo)體襯底等的半導(dǎo)體層的表面損耗的區(qū)。即，除了包括擴散區(qū)的端部相對于柵電極端部偏移外，也包括在存儲功能體下的半導(dǎo)體層表面存在低濃度且厚度較薄(深度較小)的低濃度擴散區(qū)、該低濃度擴散區(qū)到達柵極端部時的情況。但是一般的LDD(Lightly Doped Drain)區(qū)不包括該低濃度擴散區(qū)。因為一般的LDD區(qū)即使在存儲功能體為寫入狀態(tài)時也不會損耗，因而不會產(chǎn)生存儲效果。上述一般LDD區(qū)在形成柵電極后例如注入4×1012-5×1014cm-2的31P+離子而形成。另一方面，低濃度擴散區(qū)也可以通過注入更低劑量的方法來形成。以下對優(yōu)選存儲元件的二個擴散區(qū)均實效性地偏移的原因進行說明。
首先，通過使存儲元件的二個擴散區(qū)均實效性地偏移，可以極其容易地控制短溝道效果。一般情況下存儲元件和邏輯晶體管相比需要在高電壓下才能動作，存儲元件3、4的柵絕緣膜414的厚度需要比邏輯晶體管5的柵絕緣膜488厚。因此，很難將由存儲元件構(gòu)成的存儲單元和由邏輯晶體管構(gòu)成的邏輯電路單元的半間距一樣比例縮放。但是，通過使存儲元件的二個擴散區(qū)均實效性地偏移，對短溝道效果是非常有利的，從而可進行上述比例縮放。
其次，通過使存儲單元的二個擴散區(qū)均實效性地偏移，可以無需僅在一側(cè)的擴散區(qū)中形成LDD的工序。在一側(cè)的擴散區(qū)的LDD是指例如在圖31中，每隔一個擴散區(qū)412形成LDD。為了形成這樣的LDD，需要在形成字線(柵電極417)后，每隔一個在字線間開口的活性區(qū)，用光致抗蝕劑進行掩膜，進行用于形成LDD的離子注入。但是在因柵電極而非常凹凸的襯底上很難形成密集的光致抗蝕劑圖案，因而需要多余的余量。如果使存儲元件的二個擴散區(qū)均實效性地偏移，則不需要用于形成LDD的工序，在形成存儲功能體后可自我調(diào)整地形成擴散區(qū)。因此，可以縮小存儲單元的面積，并實現(xiàn)存儲單元陣列的高密度化。
進一步，通過使存儲元件的二個擴散區(qū)均實效性地偏移，可進行2位動作。這樣一來，可以大幅縮小各個位的存儲單元面積，實現(xiàn)存儲單元陣列的高密度化。
(實施方式14)作為本發(fā)明涉及的便攜式電子設(shè)備的一個示例的移動電話的概要框圖如圖40所示。
該移動電話主要由控制電路511、電池512、RF(無線頻率)電路513、顯示單元514、天線515、信號線516、電源線517構(gòu)成，控制電路511組裝了上述任意一種實施方式下的半導(dǎo)體存儲裝置511a。并且，控制電路511優(yōu)選如實施方式13中所述的、將同一構(gòu)造的元件兼用作存儲電路元件及邏輯電路元件的集成電路。這樣一來，集成電路的制造變得容易，尤其可降低便攜式電子設(shè)備的制造成本。
這樣一來，通過將存儲單元和邏輯電路單元的混載工序簡單、易于實現(xiàn)微型化、且可進行高速讀出動作的半導(dǎo)體存儲裝置用于便攜式電子設(shè)備，可以提高便攜式電子設(shè)備的可靠性和動作速度，實現(xiàn)小型化，并可降低制造成本。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，其特征在于，具有半導(dǎo)體層(102，211，287，411)；經(jīng)由柵絕緣膜(103，214，414)形成在該半導(dǎo)體層上的單一的柵電極(104，217，417)；配置在該柵電極下面的溝道區(qū)(120，121，273)；配置在該溝道區(qū)的兩側(cè)的擴散區(qū)(107a，107b，212，213，412)；和形成在該柵電極的兩側(cè)、并具有保持電荷的功能的存儲功能體(105a，105b，131a，131b，261，262，461，462)。
2.一種半導(dǎo)體存儲裝置，其特征在于，具有半導(dǎo)體層(102，211，287，411)；經(jīng)由柵絕緣膜(103，214，414)形成在該半導(dǎo)體層上的單一的柵電極(104，217，417)；配置在該柵電極下面的溝道區(qū)(120，121，273)；配置在該溝道區(qū)的兩側(cè)的擴散區(qū)(107a，107b，212，213，412)；和二個電荷存儲區(qū)(250)，其中，該電荷存儲區(qū)是和該半導(dǎo)體層的表面平行的膜狀區(qū)域，且分別橫跨于該溝道區(qū)的一部分和各擴散區(qū)的一部分之上而存在。
3.一種半導(dǎo)體存儲裝置，其特征在于具有沿著字線(417，W)排列的多個存儲元件(3，4，5，MTR)，在該字線的兩側(cè)，分別形成具有保持電荷功能的二個存儲功能體(461，462)，使其沿著該字線延伸，上述多個存儲元件分別具有半導(dǎo)體層(411)；上述字線的一部分(417)；形成在該半導(dǎo)體層和該字線的一部分之間的柵絕緣膜(414)；配置在該字線的一部分的下面的溝道區(qū)；配置在該溝道區(qū)的兩側(cè)的擴散區(qū)(412)；和橫跨該溝道區(qū)的一部分和各擴散區(qū)的一部分之上而存在的上述各存儲功能體(461，462)的一部分。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲裝置，其特征在于上述字線是單一的字線，上述存儲功能體僅配置在該單一的字線的兩側(cè)，該存儲功能體由一種或一種以上的絕緣體材料構(gòu)成。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其特征在于進行上述存儲元件信息改寫時所選擇的字線僅是上述單一的字線。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于上述各存儲功能體由一種或一種以上的絕緣體材料構(gòu)成，該存儲功能體的至少一部分形成為和上述擴散區(qū)的一部分重疊。
7.根據(jù)權(quán)利要求1至6的任意一項所述的半導(dǎo)體存儲裝置，其特征在于上述半導(dǎo)體層由SOI層構(gòu)成。
8.根據(jù)權(quán)利要求1至6的任意一項所述的半導(dǎo)體存儲裝置，其特征在于上述半導(dǎo)體層含有阱區(qū)(211)。
9.根據(jù)權(quán)利要求1、3至5的任意一項所述的半導(dǎo)體存儲裝置，其特征在于上述各存儲功能體包括具有存儲電荷功能的電荷保持膜(242，250，311，312，442)和絕緣體(241，243，245，441，443)。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲裝置，其特征在于上述電荷保持膜(242，312，442)包括第一部分，該第一部分具有和柵絕緣膜的表面大致平行的表面。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲裝置，其特征在于上述電荷保持膜(242，312，442)包括第二部分，該第二部分和柵電極或者字線的側(cè)面大致平行地延伸。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲裝置，其特征在于上述絕緣體包括絕緣膜(241，441)，該絕緣膜隔開柵電極或字線和電荷保持膜的第二部分，該電荷保持膜的第二部分和該柵電極或者字線的側(cè)面大致平行地延伸。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲裝置，其特征在于上述絕緣體包括隔開上述電荷保持膜的第一部分和溝道區(qū)或半導(dǎo)體層的絕緣膜(241，441)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲裝置，其特征在于隔開上述電荷保持膜的第一部分和溝道區(qū)或半導(dǎo)體層的絕緣膜的膜厚比柵絕緣膜的膜厚薄，且為0.8nm或0.8nm以上。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲裝置，其特征在于隔開上述電荷保持膜的第一部分和溝道區(qū)或半導(dǎo)體層的絕緣膜的膜厚比柵絕緣膜的膜厚厚，且為20nm或20nm以下。
16.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體存儲裝置，其特征在于上述各擴散區(qū)(107a，107b，212，213，412)相對于柵電極實效性地偏移。
17.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲裝置，其特征在于上述各擴散區(qū)(412)相對于字線實效性地偏移。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲裝置，其特征在于為了確保上述各擴散區(qū)的預(yù)定的偏移量，上述各存儲功能體含有形成在距離柵電極最遠一側(cè)的絕緣膜(499)。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲裝置，其特征在于為了確保上述各擴散區(qū)的預(yù)定的偏移量，上述各存儲功能體含有形成在距離字線最遠一側(cè)的絕緣膜(499)。
20.一種便攜式電子設(shè)備，其特征在于，具有權(quán)利要求1至3的任意一項所述的半導(dǎo)體存儲裝置。
全文摘要
半導(dǎo)體存儲裝置具有存儲功能體(261，262)，存儲功能體具有以下功能將電荷保持在經(jīng)由柵絕緣膜(214)而形成在半導(dǎo)體層(211)上的單一的柵電極(217)的兩側(cè)；存儲功能體分別含有具有電荷存儲區(qū)(250)的電荷保持膜(242)；電荷存儲區(qū)(250)橫跨溝道區(qū)(273)的一部分和配置在溝道區(qū)的兩側(cè)的擴散區(qū)(212，213)的一部分而存在；由于存儲功能體獨立于柵絕緣膜而形成在柵電極的兩側(cè)，因此可以進行2位的動作；進一步，由于各存儲功能體由柵電極被分離，因此可有效地抑制改寫時的干擾，并且可以使柵絕緣膜薄膜化，并抑制短溝道效果；因而存儲元件易于實現(xiàn)微型化。
文檔編號H01L21/8247GK1732572SQ20038010781
公開日2006年2月8日 申請日期2003年12月19日 優(yōu)先權(quán)日2002年12月27日
發(fā)明者巖田浩, 柴田晃秀 申請人:夏普株式會社