專利名稱：用標(biāo)準(zhǔn)集成電路工藝設(shè)計(jì)低寄生電容差分驅(qū)動對稱電感的方法
技術(shù)領(lǐng)域：
本發(fā)明屬微電子技術(shù)領(lǐng)域，具體涉及用標(biāo)準(zhǔn)集成電路工藝設(shè)計(jì)高性能片上電感差分驅(qū)動對稱電感的方法。
背景技術(shù)：
半導(dǎo)體工藝迅猛發(fā)展，單片集成電路已經(jīng)成為可能。由于單片集成電路固有的低功耗、高性能、低成本、高成品率等一系列的優(yōu)點(diǎn)，使得原來的片外元件(如電感等)片內(nèi)實(shí)現(xiàn)成為一個研究的熱點(diǎn)。
標(biāo)準(zhǔn)集成電路的片上電感是采用多層金屬互連線纏繞而成的。電感的研究主要集中在提高電感的品質(zhì)因素(Q)和自激振蕩頻率(fSR)以及模型的建立。
電感的品質(zhì)因素的基本定義是電感在一個周期內(nèi)存儲能量和損耗能量的比值 最廣泛的Q定義為QL(ω)=-Im(y11)Re(y11)=2ω·(Emav-Eeav)Plav---(2)]]>其中，Emav，Eeav，Plav分別表示一個周期內(nèi)電感的平均存儲的磁能、電能和損耗。電感的自激振蕩頻率(fSR)定義為電感Q的第二個定義中，Q為時候的電感工作頻率fSR=(2πLeqCeq)-1---(3)]]>其中Leq和Ceq分別為等效的電感值和電容值。
從(2)和(3)可見只要降低電感的寄生電容就能提高電感的Q和fSR。
電感的寄生電容貯存的電能分為兩部分貯存在Cm_s中的電能(EC，m_s)，貯存在Cm_m的電能(EC，m_m)。這樣總的電感主存電能表示為EC,total=12CeqVs2]]>=EC,m_s+EC,m_m]]>=12Cm_mVs2+12Cm_sVs2]]>=12·(Cm_m+Cm_s)·Vs2---(4)]]>
因此電感的等效電容(Ceq)表示為，Ceq＝Cm_m+Cm_s(5)可見只要降低電感的兩個寄生電容就可以提高電感的Q和fSR.
以往的片上電感設(shè)計(jì)成單端的形式，就是電感的一個端口對于交流信號而言是接地的，另一端接交流信號。針對射頻集成電的設(shè)計(jì)，為了抑制直流失調(diào)和信號隔離而普遍采用差分電路拓?fù)浣Y(jié)構(gòu)，采用原來的單端的兩個電感組成的差分結(jié)構(gòu)，浪費(fèi)面積，性能也不是很好。人們想出將兩個差分電感合并的方法，利用多層金屬互連線設(shè)計(jì)了差分電感，就是電感的兩個端口輸入的信號的大小相等幅度相反，而電感是中心對稱的，在電感線圈的幾何中心就是虛擬的地，這樣差分電感就是兩個獨(dú)立的單端電感的拼湊，即節(jié)省了面積也降低了電感對襯底的寄生電容。平面的差分電感在差分使用時候的電容為電感單端使用時候的四分之一。
隨著工藝的不斷進(jìn)步，元件的尺寸在按比例縮小，互連線的線寬不斷地變窄，但是降低互連線的寄生電阻，不但沒有變薄，有的層次還在增加厚度，使得互連線看起來象一堵墻，而不是平面的金屬線，這樣互連線的相鄰互連線之間的寄生電容就不能不計(jì)算和想辦法將降低，以提高電感的性能。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種用標(biāo)準(zhǔn)集成電路工藝優(yōu)化設(shè)計(jì)差分驅(qū)動對稱電感的方法。
由于電感相鄰線圈之間的寄生電容與該相鄰線圈之間的電壓成正比的，與相鄰線圈之間的距離成反比的，可以采取措施降低相鄰線圈之間的電壓或者增大相鄰線圈之間的距離來降低相鄰線圈的寄生電容。因此，本發(fā)明提出的優(yōu)化設(shè)計(jì)差分對稱電感的方法，是采用標(biāo)準(zhǔn)集成電路工藝，通過降低電感相鄰線圈之間的寄生電容，進(jìn)而提高電感的品質(zhì)因素和自激振蕩頻率。
用標(biāo)準(zhǔn)集成電路工藝降低差分驅(qū)動對稱電感的線圈之間寄生電容，可采用下述方法之一或兩種(1)電感的設(shè)計(jì)是利用工藝廠提供的金屬互連線實(shí)現(xiàn)，互連線的層數(shù)由工藝廠商決定，一般多于4層。電感設(shè)計(jì)為了降低電感對襯底之間的寄生電容，采用頂層金屬或者頂部的幾層金屬并聯(lián)的形式，通過不是電感線圈的下面的互連線層次，將具有大的電壓差的相鄰線圈分開，使具有電壓差小的線圈相鄰，各個線圈的電流方向仍舊保持相同。這樣通過底層的非電感線圈的互連線調(diào)整線圈之間的順序，避免原來大電壓差的線圈相鄰，使相鄰線圈之間的壓差降低，進(jìn)而降低等效的相鄰線圈之間的寄生電容；(2)常規(guī)的電感線圈之間的距離采用等間距的設(shè)計(jì)結(jié)構(gòu)，由于差分對稱電感外圈到內(nèi)圈相鄰線圈的電壓差逐漸降低，而且寄生電容與相鄰線圈之間的距離成正比。因此，可通過調(diào)整外圈到內(nèi)圈相鄰線圈之間的距離，該距離使得外圈的寄生電容和內(nèi)圈的單位面積寄生電容基本相等，從而使得整體的電感相鄰線圈之間的寄生降低。這樣，由于差分對稱電感外圈到內(nèi)圈相鄰線圈的電壓差是逐漸降低的，外圈到內(nèi)圈相鄰線圈之間的距離就是逐漸遞減的非等間距結(jié)構(gòu)。
臨近線圈的距離確定假設(shè)半圈的電壓是不變的，根據(jù)具體的半圈線圈的長度(li，其中i代表半圈的數(shù)字)和整體電感的長度(ltot)的比值，就可以得到該半圈的電壓值，半圈的電壓降和臨近線圈距離城反比的，就是電壓降的順序就可以計(jì)算出相鄰線圈之間的大致距離。由于左右半圈中，相同半徑的臨近線圈之間的電壓差不相同，為了保持差分電感的對稱性，半徑相同的相鄰線圈之間的距離，由兩者的平均電壓差來決定，進(jìn)而保持半徑相同的相鄰線圈的距離相同。


圖1為四層金屬互連線的標(biāo)準(zhǔn)CMOS層次關(guān)系；圖2為典型的傳統(tǒng)差分對稱電感版圖；圖3為利用多層金屬互連線降低相鄰線圈寄生電容的差分驅(qū)動對稱電感實(shí)例；圖4利用不等間距降低差分驅(qū)動對稱電感的相鄰線圈寄生電容實(shí)例。
圖中標(biāo)號1、2、3、4、5、6分別表示電感中的電流方向，21為金屬層④和金屬層③的并聯(lián)，22為金屬層②，31為金屬①，32為金屬層②。
具體實(shí)施例方式
下面結(jié)合附圖進(jìn)一步具體描述本發(fā)明。
單片電感是利用金屬互連線纏繞而成的，圖1為四層金屬互連線的標(biāo)準(zhǔn)CMOS層次關(guān)系，不同的金屬層次可以通過通孔連接。下面就以這個工藝為例設(shè)計(jì)降低差分驅(qū)動的對稱電感相鄰線圈寄生電容的方法。
圖2、3、4中1、2、3、4、5、6是電感中的電流方向，也可以說是交流電壓由高到底的方向，也是人為定義的半圈電感的序列號。相鄰的序號的差值越大也就意味著相鄰線圈的電壓差大，進(jìn)而等效的相鄰線圈之間的寄生電容也就大。
圖2具有相同金屬線寬、間距的常規(guī)差分驅(qū)動對稱平面電感。其中21是金屬④和金屬③的并聯(lián)，而22為金屬②。這樣通過非線圈的金屬互連線層次的連接，使得電感基本對稱。
圖3是具有相同金屬線寬、間距通過多金屬互連線降低相鄰線圈寄生電容的差分驅(qū)動對稱平面電感。31是金屬①，32是金屬②。通過圖3的局部放大可以清晰的看到，半圈1直接流向內(nèi)圈，半圈2取代了圖2中的半圈4的位置。半圈3和半圈4通過31金屬1連接，半圈5和半圈6通過32金屬2連接，這樣圖3中的半圈3和半圈5，半圈2和半圈4就和圖2中的位置互換了一下，使得臨近線圈之間的電壓差降低，進(jìn)而降低相鄰線圈的寄生電容。
圖4是采用線圈之間不等間距降低差分驅(qū)動對稱電感相鄰線圈寄生電容的方法。外圈的相鄰線圈之間的電壓大，間距也就大，距離與電壓梯度成反比，降低等效的相鄰線圈之間的電壓。其中，臨近線圈的距離S1＜S2，保持兩個臨近線圈的單位面積寄生電容基本相等。
最后所應(yīng)說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
1.一種用標(biāo)準(zhǔn)集成電路工藝設(shè)計(jì)低寄生電容差分驅(qū)動對稱電感的方法，其特征在于采用標(biāo)準(zhǔn)集成電路工藝，通過降低電感相鄰線圈之間的寄生電容，進(jìn)而提高電感的品質(zhì)因素和自激振蕩頻率。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于所說的降低電感相鄰線圈之間的寄生電容，可采用下述方法之一種或二種(1)采用頂層金屬或者頂部的幾層金屬并聯(lián)的形式，通過不是電感線圈的下面的互連線層次，將具有大的電壓差的相鄰線圈分開，使具有電壓差小的線圈相鄰，各個線圈的電流方向仍舊保持相同；(2)通過調(diào)整外圈到內(nèi)圈相鄰線圈之間的距離，該距離使得外圈的寄生電容和內(nèi)圈的單位面積寄生電容基本相等。
全文摘要
本發(fā)明屬微電子技術(shù)領(lǐng)域，具體涉及一種用標(biāo)準(zhǔn)集成電路工藝片優(yōu)化設(shè)計(jì)片上差分對稱電感的方法。具體是采用多金屬互連線將大電壓差的相鄰線圈分開，使得相鄰線圈的電壓差降低，使電感相鄰線圈之間的隨著電壓差的降低而減?。徊捎猛馊Υ箅妷翰罹€圈之間大間距，內(nèi)圈相對小間距的相鄰線圈不等間距方法，降低寄生電容。這樣，通過降低寄生電容，進(jìn)而提高電容意味著高的電感品質(zhì)因數(shù)和自激振蕩頻率，改進(jìn)電感電路性能。
文檔編號H01L21/82GK1606127SQ200410067598
公開日2005年4月13日 申請日期2004年10月28日 優(yōu)先權(quán)日2004年10月28日
發(fā)明者菅洪彥, 王俊宇, 唐長文, 何捷, 閔昊 申請人:復(fù)旦大學(xué)