專利名稱：電容器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的制造方法，特別是涉及一種電容器的制造方法，其可以改善電容器介電層的品質(zhì)，并降低電容器下電極的阻值以增加電容器的品質(zhì)因子(Q-factor)。
背景技術(shù)：
現(xiàn)有與金屬氧化物半導(dǎo)體(metal-oxide-semiconductor，MOS)晶體管工藝兼容的電容器，多半具有金屬-絕緣體-金屬(MIM)結(jié)構(gòu)或金屬-絕緣體-硅(MIS)結(jié)構(gòu)。然而，以上述結(jié)構(gòu)形成一符合高壓需求的電容時(shí)，卻都有單位面積電容值不足的問題。而對于具電容結(jié)構(gòu)的混合電路(mixed mode)元件及射頻(RF)產(chǎn)品而言，若設(shè)計(jì)上需要大電容時(shí)，設(shè)計(jì)者即必須占用更多寶貴的芯片可用面積，來換取較大的電容值，以符合電路設(shè)計(jì)規(guī)格。然而，當(dāng)半導(dǎo)體工藝進(jìn)入深次微米(Deep Sub-Micron)世代時(shí)，由于元件的尺寸大幅縮小，故增加電容器的面積將嚴(yán)重妨礙集成度(integration)的提升，而導(dǎo)致生產(chǎn)經(jīng)濟(jì)效益降低。因此，如何提高電容器的單位面積電容值，一直是業(yè)界所致力發(fā)展的方向。
為了解決上述問題，業(yè)界提出以下的電容器制造方法。
現(xiàn)有的電容器制造方法與金屬氧化物半導(dǎo)體導(dǎo)體工藝整合者。首先提供一基底，再對基底進(jìn)行摻雜步驟，以于基底中形成摻雜區(qū)，其作為電容器的下電極。接著，利用熱氧化法于同時(shí)于基底上形成作為電容器介電層的氧化層與金屬氧化物半導(dǎo)體晶體管的柵氧化層(gate oxide)。然后，利用化學(xué)氣相沉積法于電容器介電層與柵氧化層上形成多晶硅層，再定義此多晶硅層以同時(shí)形成電容器的上電極與金屬氧化物半導(dǎo)體晶體管的柵極。
然而，在上述工藝中，由于電容器介電層在摻雜步驟之后所形成，而摻雜將使得所形成的電容器介電層的品質(zhì)不佳，且摻雜區(qū)也會(huì)有摻雜不均的現(xiàn)象。另外，以摻雜過的基底當(dāng)作電容器的下電極仍有阻值較高的問題，使得電容器的品質(zhì)因子(Q-factor)不佳，而無法應(yīng)用于高頻的設(shè)計(jì)上。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種電容器的制造方法，以改善介電層品質(zhì)不佳的問題。
本發(fā)明的另一目的是提供一種電容器的制造方法，能夠降低下電極的電阻值，以提高電容器的品質(zhì)因子。
本發(fā)明的又一目的是提供一種電容器的制造方法，能夠更有效地降低電阻值，以進(jìn)一步提高電容器的品質(zhì)因子。
本發(fā)明提出的一種電容器的制造方法如下。首先在一基底上形成一介電層，再于介電層上形成一上電極，其中形成有多個(gè)開口。之后再經(jīng)由上電極中的開口對基底進(jìn)行一摻雜步驟，以形成位于上電極下方基底中的單一摻雜區(qū)，其作為一下電極。
本發(fā)明提出的另一種電容器的制造方法如下。首先在一基底上形成一介電層，再于介電層上形成一上電極，其中形成有多個(gè)開口。之后再對基底進(jìn)行一摻雜步驟，以形成位于上電極下方基底中的單一摻雜區(qū)，其作為一下電極。接著在各開口的側(cè)壁形成一間隙壁，再進(jìn)行一自行對準(zhǔn)金屬硅化物(self-aligned silicide，salicide)工藝，以在上電極的表面上及暴露出的摻雜區(qū)表面上形成金屬硅化物。
本發(fā)明提出的再一種電容器的制造方法如下。首先在一基底上形成一介電層，再于介電層上形成一上電極，其中形成有多個(gè)開口。之后再對基底進(jìn)行一摻雜步驟，以形成位于上電極下方基底中的單一摻雜區(qū)，其作為一下電極。然后在各開口的側(cè)壁形成一襯層，再于開口側(cè)壁的襯層上形成一間隙壁。然后去除間隙壁，再進(jìn)行一自行對準(zhǔn)金屬硅化物工藝，以在上電極的表面上以及暴露出的摻雜區(qū)表面上形成金屬硅化物。
依照本發(fā)明實(shí)施例所述，本發(fā)明中的摻雜步驟于形成介電層后施行，因此可避免現(xiàn)有形成的介電層品質(zhì)不佳的問題。而本發(fā)明的優(yōu)選實(shí)施例還包括進(jìn)行一自行對準(zhǔn)金屬硅化物工藝，以形成金屬硅化物。金屬硅化物可降低上下電極的電阻值，以使電容器的品質(zhì)因子增加。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說明。


圖1A至1B為本發(fā)明一優(yōu)選實(shí)施例的電容器的制造方法的流程剖面圖，其中圖1B(a)及1B(b)分別繪示兩種不同的下電極摻雜方法。
圖2A至2B為本發(fā)明另一優(yōu)選實(shí)施例的電容器的制造方法后半段的流程剖面圖。
圖3A至3B為本發(fā)明又一優(yōu)選實(shí)施例的電容器的制造方法后半段的流程剖面圖。
圖4為本發(fā)明實(shí)施例的一種電容器上電極的上視圖。
圖5為本發(fā)明實(shí)施例的另一種電容器上電極的上視圖。
圖6為本發(fā)明實(shí)施例的又一種電容器上電極的上視圖。
簡單符號(hào)說明200基底202介電層204上電極204a條狀導(dǎo)體層205開口206傾斜離子注入208摻雜區(qū)/下電極208a摻雜區(qū)209垂直離子注入210間隙壁212、212a、212b金屬硅化物214襯層具體實(shí)施方式
圖1A至1B為本發(fā)明一優(yōu)選實(shí)施例的電容器的制造方法的流程剖面圖，其中圖1B(a)及1B(b)分別繪示兩種不同的下電極摻雜方法。
請參照圖1A，首先提供一基底200，其例如是硅基底。接著，在基底200上形成一介電層202，其材料例如是氧化硅，而形成方法例如是熱氧化法(Thermal Oxidation)。此介電層202例如可與同一基底上的MOS區(qū)域(未繪示)的柵介電層一起形成。
之后，于介電層202上形成一上電極204，其中形成有多個(gè)開口205。形成上電極204的方法，例如是先于基底200上形成一多晶硅層，接著進(jìn)行光刻、蝕刻工藝，以將多晶硅層圖案化成所需形狀，其中蝕刻工藝亦可一并除去暴露于開口205中的介電層202，如圖1B所示。上電極204可由多條相鄰且連接的導(dǎo)電層204a所構(gòu)成，其上視形狀例如是圖4所示的梳狀或圖5所示的魚骨狀。另外，上電極204的上視形狀亦可為圖6所示的網(wǎng)狀。再者，此上電極204例如可與MOS區(qū)域(未繪示)的柵極同時(shí)定義形成。以前例來看，即是在柵介電層及介電層202上形成多晶硅層，再定義多晶硅層以同時(shí)形成柵極與上電極204。
然后，請參照圖1B，于形成上電極204之后，經(jīng)由開口205對基底200進(jìn)行一摻雜步驟，以形成一摻雜區(qū)208，其位于上電極204下的基底200中，以做為一下電極。其中，摻雜步驟例如包括傾斜角離子注入步驟206，如圖1B(a)所示，其中多個(gè)摻雜區(qū)208a形成在各開口205下，并延伸至上電極204的各部分204a下而合為單一摻雜區(qū)208。另外，如圖1B(b)所示，此摻雜步驟亦可包含垂直離子注入步驟209與回火工藝，其中垂直離子注入209步驟用以在各開口205下形成多個(gè)摻雜區(qū)208a，而回火工藝用以使摻雜側(cè)擴(kuò)散至上電極204的各部分204a下方，使得各摻雜區(qū)連接成單一摻雜區(qū)208a。
上述實(shí)施例在于形成電容器的介電層及上電極后，再進(jìn)行摻雜步驟，而可以避免現(xiàn)有柵介電層產(chǎn)生品質(zhì)不佳的問題。同時(shí)，當(dāng)本發(fā)明中的電容器介電層以熱氧化法形成時(shí)，由于其是在摻雜前形成，所以厚度約可為現(xiàn)有摻雜后以熱氧化法形成的氧化層的一半(重?fù)诫s會(huì)使熱氧化層厚度倍增)。因此，即使上電極204的面積因開口205的存在而縮減，電容器的電容值也不致降低。
本發(fā)明除了上述優(yōu)選實(shí)施例之外，尚具有其它優(yōu)選的實(shí)施型態(tài)。圖2A至圖2B所繪示為本發(fā)明另一優(yōu)選實(shí)施例的電容器的制造方法的流程剖面圖。其中圖2A接續(xù)上述優(yōu)選實(shí)施例的圖1B以進(jìn)行，并且于圖2A至圖2B中，與圖1A至圖1B相同的構(gòu)件使用相同的標(biāo)號(hào)并省略其說明。
首先，請參照圖2A，于各開口205的側(cè)壁形成一間隙壁210。其中，間隙壁210的形成方法，包括于基底200上形成一絕緣層，并以非各向同性蝕刻法移除部分絕緣層。此絕緣層的材料例如是氮化硅，形成方法例如是化學(xué)氣相沉積法。
接著，請參照圖2B，進(jìn)行一自行對準(zhǔn)金屬硅化工藝，以分別在摻雜多晶硅材料的上電極204的表面上及摻雜區(qū)208暴露出的表面上形成金屬硅化層212、212a。硅化金屬層212、212a的材料可為耐熱金屬硅化物，其中的耐熱金屬選自于鈦、鎢、鉑、鈷、鎳所組成的族群。而自行對準(zhǔn)金屬硅化物工藝以形成硅化鈦為例，一般是先在整個(gè)基底200之上濺射一層例如厚約300埃的金屬鈦，再進(jìn)行快速熱工藝，在700℃左右下加熱約20秒，讓金屬鈦和位于其下方的硅原子發(fā)生反應(yīng)形成硅化鈦層，再利用選擇性濕式蝕刻法將未反應(yīng)的金屬鈦層移除。
上述實(shí)施例中于上電極204的表面與下電極208暴露出的表面上形成金屬硅化層212及212a，故可以降低上/下電極204/208的整體電阻(bulkresistance)與接觸電阻(contact resistance)。因此，對基底200進(jìn)行一自行對準(zhǔn)金屬硅化物工藝可明顯改善下電極阻值過高的問題，而可提高電容器的品質(zhì)因子(Q-factor)。
另外，在本發(fā)明的又一優(yōu)選實(shí)施例的電容器的制造方法如圖3A至圖3B所示。圖3A接續(xù)上述優(yōu)選實(shí)施例的圖1B以進(jìn)行，并且于圖3A至圖3B中，與圖1A至圖1B相同的構(gòu)件使用相同的標(biāo)號(hào)并省略其說明。
首先，請參照圖3A，在形成電容器的下電極后，于各開口205的側(cè)壁形成一襯層(liner layer)214，接著，在襯層214上形成一間隙壁210。其中，襯層的材料例如是氧化硅，形成方法例如是熱氧化法。而間隙壁210的形成方法，例如是先于基底200上形成一絕緣層，再以非各向同性蝕刻法移除部分絕緣層。其中絕緣層的材料例如是氮化硅，形成方法例如是化學(xué)氣相沉積法。
然后，請參照圖3B，去除間隙壁210，而留下位于開口205側(cè)壁的襯層214。去除間隙壁210的方法例如進(jìn)行一各向同性蝕刻。
上述形成襯層214與間隙壁210的步驟，為了配合金屬氧化物半導(dǎo)體導(dǎo)體的工藝，而移除間隙壁210的原因則是為了增加稍后將形成的金屬硅化物的面積。當(dāng)然，如果金屬氧化物半導(dǎo)體導(dǎo)體的工藝不形成間隙壁，則本發(fā)明可以只形成襯層214，而省去間隙壁的形成/移除步驟。
接著，再進(jìn)行一自行對準(zhǔn)金屬硅化工藝，以分別在摻雜多晶硅材料的上電極204的表面上及摻雜區(qū)208暴露出的表面上形成金屬硅化層212、212b。硅化金屬層212、212b的材料例如是耐熱金屬硅化物，而其中的耐熱金屬選自于鈦、鎢、鉑、鈷、鎳所組成的族群。
在上述優(yōu)選實(shí)施例中，由于自行對準(zhǔn)金屬硅化物工藝在間隙壁移除之后進(jìn)行，所以與前一實(shí)施例相較下，可增加于摻雜區(qū)的表面上形成的金屬硅化層的面積。因此，本發(fā)明能更有效地降低下電極208的整體電阻與接觸電阻，以提高電容器的品質(zhì)因子。
綜上所述，本發(fā)明于形成電容器的介電層及上電極后，再進(jìn)行一摻雜步驟，故可使介電層品質(zhì)優(yōu)選。而且在本發(fā)明的另一優(yōu)選實(shí)施例中，更包括進(jìn)行一自行對準(zhǔn)金屬硅化工藝，以形成金屬硅化物。金屬硅化物可以降低上下電極的電阻，以提高電容器的品質(zhì)因子。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種電容器的制造方法，包括在一基底上形成一介電層；在該介電層上形成一上電極，該上電極中形成有多個(gè)開口；以及經(jīng)由該上電極中的該些開口對該基底進(jìn)行一摻雜步驟，以形成位于該上電極下方的該基底中的單一摻雜區(qū)，該單一摻雜區(qū)作為一下電極。
2.如權(quán)利要求1所述的電容器的制造方法，其中該摻雜步驟包括一傾斜角離子注入步驟。
3.如權(quán)利要求1所述的電容器的制造方法，其中該摻雜步驟包括一垂直離子注入步驟，用以在該些開口下方形成多個(gè)摻雜區(qū)；一回火步驟，用以使該摻雜側(cè)擴(kuò)散而將該些摻雜區(qū)連接成該單一摻雜區(qū)。
4.如權(quán)利要求1所述的電容器的制造方法，其中該上電極的制造方法包括在一基底上形成一導(dǎo)電層；以及進(jìn)行光刻、蝕刻工藝，以將該導(dǎo)電層圖案化成該上電極。
5.如權(quán)利要求1所述的電容器的制造方法，其中該上電極包括彼此相鄰且連接的多個(gè)條狀導(dǎo)電層。
6.如權(quán)利要求5所述的電容器的制造方法，其中該上電極呈梳狀或魚骨狀。
7.如權(quán)利要求1所述的電容器的制造方法，其中該上電極呈網(wǎng)狀。
8.一種電容器的制造方法，包括在一基底上形成一介電層；在該介電層上形成摻雜多晶硅材料的一上電極，該上電極中形成有多個(gè)開口；經(jīng)由該上電極中的該些開口對該基底進(jìn)行一摻雜步驟，以形成位于該上電極下方的該基底中的單一摻雜區(qū)，該單一摻雜區(qū)作為一下電極；在每一該些開口的側(cè)壁形成一間隙壁；以及進(jìn)行一自行對準(zhǔn)金屬硅化工藝，以在該上電極的表面上以及該下電極暴露出的表面上形成一金屬硅化物。
9.如權(quán)利要求8所述的電容器的制造方法，其中該摻雜步驟包括一傾斜角離子注入步驟。
10.如權(quán)利要求8所述的電容器的制造方法，其中該摻雜步驟包括一垂直離子注入步驟，用以在該些開口下方形成多個(gè)摻雜區(qū)；一回火步驟，用以使該摻雜側(cè)擴(kuò)散而將該些摻雜區(qū)連接成該單一摻雜區(qū)。
11.如權(quán)利要求8所述的電容器的制造方法，其中該上電極的制造方法包括在一基底上形成一多晶硅層；以及進(jìn)行光刻、蝕刻工藝，以將該多晶硅層圖案化成該上電極。
12.如權(quán)利要求8所述的電容器的制造方法，其中該上電極包括彼此相鄰且連接的多個(gè)條狀多晶硅層。
13.如權(quán)利要求12所述的電容器的制造方法，其中該上電極呈梳狀或魚骨狀。
14.如權(quán)利要求8所述的電容器的制造方法，其中該上電極呈網(wǎng)狀。
15.如權(quán)利要求8所述的電容器的制造方法，其中該金屬硅化物包括一耐熱金屬硅化物。
16.如權(quán)利要求15所述的電容器的制造方法，其中該耐熱金屬選自于鈦、鎢、鉑、鈷、鎳所組成的族群。
17.一種電容器的制造方法，包括在一基底上形成一介電層；在該介電層上形成摻雜多晶硅材料的一上電極，該上電極中形成有多個(gè)開口；經(jīng)由該上電極中的該些開口對該基底進(jìn)行一摻雜步驟，以形成位于該上電極下方的該基底中的單一摻雜區(qū)，該單一摻雜區(qū)作為一下電極；在每一該些開口的側(cè)壁形成一襯層；在每一該些開口側(cè)壁的該襯層上形成一間隙壁；去除該些間隙壁；以及進(jìn)行一自行對準(zhǔn)金屬硅化工藝，以在該上電極的表面上及該下電極暴露出的表面上形成一金屬硅化物。
18.如權(quán)利要求17所述的電容器的制造方法，其中該摻雜步驟包括一傾斜角離子注入步驟。
19.如權(quán)利要求17所述的電容器的制造方法，其中該摻雜步驟包括一垂直離子注入步驟，用以在該些開口下方形成多個(gè)摻雜區(qū)；一回火步驟，用以使該摻雜側(cè)擴(kuò)散而將該些摻雜區(qū)連接成該單一摻雜區(qū)。
20.如權(quán)利要求17所述的電容器的制造方法，其中該上電極的制造方法包括在一基底上形成一多晶硅層；以及進(jìn)行光刻、蝕刻工藝，以將該多晶硅層圖案化成該上電極。
21.如權(quán)利要求17所述的電容器的制造方法，其中該上電極包括彼此相鄰且連接的多個(gè)條狀多晶硅層。
22.如權(quán)利要求21所述的電容器的制造方法，其中該上電極呈梳狀或魚骨狀。
23.如權(quán)利要求17所述的電容器的制造方法，其中該上電極呈網(wǎng)狀。
24.如權(quán)利要求17所述的電容器的制造方法，其中該金屬硅化物包括一耐熱金屬硅化物。
25.如權(quán)利要求24所述的電容器的制造方法，其中該耐熱金屬選自于鈦、鎢、鉑、鈷、鎳所組成的族群。
全文摘要
一種電容器的制造方法，首先在一基底上形成一介電層。接著在介電層上形成一上電極，其中形成有多個(gè)開口。之后經(jīng)由上電極中的開口對基底進(jìn)行一摻雜步驟，以形成位于上電極下方基底中的單一摻雜區(qū)，其做為一下電極。
文檔編號(hào)H01L21/82GK1761034SQ20041008508
公開日2006年4月19日 申請日期2004年10月12日 優(yōu)先權(quán)日2004年10月12日
發(fā)明者高境鴻 申請人:聯(lián)華電子股份有限公司