專利名稱：半導體裝置及其制造方法
技術領域：
本發(fā)明涉及半導體裝置及其制造方法，特別是涉及高擊穿電壓MOS晶體管的結構導及其制造方法。
背景技術：
圖5是表示現(xiàn)有例的N溝道型高擊穿電壓MOS晶體管的結構的剖面圖。在P型硅襯底50上介由柵極絕緣膜51形成柵電極52。在柵電極52的側壁形成由絕緣膜構成的側壁隔層53。另外，形成由N-型源極層54a和N+型源極層54b構成的源極層54，由N-型漏極層55a和N+型漏極層55b構成的漏極層55。
在該高擊穿電壓MOS晶體管中，通過與柵電極52鄰接而設置N-型漏極層55a，在離開柵電極52的位置設置N+型漏極層55b，而減緩漏極電場，得到高的漏極擊穿電壓。
另外，這種高擊穿電壓MOS晶體管例如在以下的專利文獻1中公開。
專利文獻1特開平5-218070號公報發(fā)明內(nèi)容為提高漏極擊穿電壓，必須減少N-型漏極層55a的形成用離子注入的劑量，降低N-型漏極層55a的雜質(zhì)濃度。但是，單純地降低N-型漏極層55a的雜質(zhì)濃度，會使N-型漏極層55a的最表面的濃度變得過稀。
若這樣過度地降低N-型漏極層55a的雜質(zhì)濃度，向其高擊穿電壓MOS晶體管流通溝道電流，發(fā)生熱載流子(HC)，則在熱載流子注入柵極絕緣膜2前后，存在高擊穿電壓MOS晶體管的飽和電流Idsat大幅度變動的問題。另外，存在若不降低雜質(zhì)濃度則工作擊穿電壓(電流流向晶體管時的漏極擊穿電壓)惡化的問題。
圖4(b)表示熱載流子注入前后的源漏間電流Ids特性。晶體管的飽和電流Idsat大幅度變動是因為受到陷入(トラツプ)柵極絕緣膜2的熱載流子的電荷影響使N-型漏極層55a最表面的電阻值變動。
因此，本發(fā)明提供一種使高擊穿電壓MOS晶體管的工作擊穿電壓提高，同時抑制熱載流子造成的飽和電流Idsat的變動。
本發(fā)明的半導體裝置具有半導體襯底；在上述半導體襯底上介由柵極絕緣膜形成的柵電極；形成在上述半導體襯底的表面，延伸至上述柵電極下面的第一低濃度漏極層；形成在上述第一低濃度漏極層上的上述半導體襯底表面，具有比該第一低濃度漏極層濃度高的雜質(zhì)的表面注入層；在上述半導體襯底的表面形成的高濃度漏極層。
并且，在上述結構基礎上，還具有第二低濃度漏極層，該第二低濃度漏極層形成得比上述第一低濃度漏極層淺，比上述表面注入層深，并且具有比上述第一低濃度漏極層濃度低的雜質(zhì)。
另外，本發(fā)明的半導體裝置制造方法具有在第一導電型半導體襯底上形成柵極絕緣膜的工序；在上述柵極絕緣膜上形成柵電極的工序；將上述柵電極作為掩模，以第一離子束的傾斜角將第二導電型雜質(zhì)向上述半導體襯底較深地離子注入，形成第一低濃度漏極層的第一離子注入工序；將上述柵電極作為掩模，以小于上述第一離子束傾斜角的第二離子束的傾斜角將第二導電型雜質(zhì)向上述半導體襯底較淺地進行離子注入，提高上述第一低濃度漏極層的表面濃度的第二離子注入工序。
另外，在上述工序的基礎上，還包括將上述柵電極作為掩模，以第三離子束的傾斜角，將第二導電型雜質(zhì)向上述半導體襯底進行離子注入，形成比第一低濃度漏極層淺，并且具有低雜質(zhì)濃度的第二低濃度漏極層的第三離子注入工序。
根據(jù)本發(fā)明，因為由第一低濃度漏極層衰減漏極電場，在該第一低濃度漏極層上的半導體襯底最表面上形成，具有濃度比該第一低濃度漏極層高的雜質(zhì)的表面注入層，所以使高擊穿電壓MOS晶體管的工作擊穿電壓提高，同時能夠抑制熱載流子導致的飽和電流Idsat的變動。


圖1(a)、圖1(b)、圖1(c)是說明本發(fā)明實施例的半導體的裝置制造方法的剖面圖；圖2(a)、圖2(b)是說明本發(fā)明的實施例的半導體裝置的制造方法的剖面圖；圖3(a)、圖3(b)是表示沿高擊穿電壓MOS晶體管的所形成的P型半導體襯底1的最表面的雜質(zhì)濃度曲線圖；圖4(a)、圖4(b)是表示熱載流子注入前后的源漏間電流Ids的特性圖；圖5是表示現(xiàn)有例的半導體裝置的剖面圖。
具體實施例方式
接著，說明實施本發(fā)明的最佳方式(以下稱為實施例)。參照

本發(fā)明實施例的半導體裝置及其制造方法。首先，參照圖1和圖2說明第一實施例。圖1和圖2是表示這種半導體裝置制造方法的剖面圖。
如圖1(a)所示，在P型半導體襯底1(例如P型硅襯底)的表面上利用熱氧化法等形成柵極絕緣膜2。在該柵極絕緣膜2上形成柵電極3。該工序中，首先，全面利用LPCVD法淀積多晶硅層，向其摻雜磷等的雜質(zhì)使其低電阻化后，局部蝕刻該多晶硅層而形成柵電極3。
其次，如圖1(b)所示，在以柵電極3為掩模不穿透其的條件下，通過將雙電荷磷離子(31P++)進行傾斜離子注入而形成第一低濃度源極層4a和第一低濃度漏極層5a。
在該離子注入的工序中，雙電荷磷離子(31P++)的離子束的傾斜角θ1以垂直方向為基準成45度，為確保源極漏極的對稱性從柵電極3的左右方向進行該離子注入。若考慮高擊穿電壓MOS晶體管的各種圖形配置，為不依賴于圖形配置而確保源極漏極的對稱性，使離子束相對半導體襯底旋轉的同時而進行離子注入是合適。這時，可固定P型半導體襯底1而旋轉照射離子束的離子槍，相反，也可固定離子束的照射方向，使P型半導體襯底1旋轉。
通過該傾斜離子注入工序，離子束到達柵電極3的下方。由于第一低濃度漏極層5a延伸至柵電極3的下方，這樣第一低濃度漏極層5a的寬度(載流子的漂移區(qū)域的寬度)變得更寬。因此，可不對晶體管尺寸進行設計變更而提高工作擊穿電壓。離子束繞垂直方向的傾斜角度最好為45度，然而不限于此，只要在35度～55度范圍內(nèi)就能得到一定程度的效果。
而且，為衰減漏區(qū)電場，第一低濃度漏極層5a必須形成得深，最好其加速電壓為100KeV(因雙電荷故實際上是200KeV)，劑量為1.8×1013/cm3左右是令人滿意的。
另外，如圖1(c) 所示，在以柵電極3為掩模而不穿透其的條件下，通過將單電荷磷離子(31P+)進行傾斜離子注入，形成第二低濃度源極層4b和第二低濃度漏極層5b。該第二低濃度源極層4b和第二低濃度漏極層5b，與第一低濃度源極層4a和第一低濃度漏極層5a重疊而形成，并比這些層注入得淺，具有低的雜質(zhì)濃度。
其離子注入條件最好是加速電壓為100KeV，劑量為1×1012/cm3左右。另外，該離子注入工序與圖2(b) 的雙電荷磷離子(31P++) 的離子注入一樣是傾斜離子注入，離子束的傾斜角θ2最好以垂直方向為基準成45度。
其次，如圖2(a)所示，為提高形成有第一低濃度源極層4a和第一低濃度漏極層5a，第二低濃度源極層4b和第二低濃度漏極層5b的P型半導體襯底1最表面的濃度，在以柵電極3為掩模并不穿透其的條件下，較淺地注入砷離子(75As+)，形成表面注入層4c、5c。由此，使高擊穿電壓MOS晶體管的工作擊穿電壓提高，同時抑制熱載流子導致的飽和電流Idsat的變動。
其離子注入的條件最好是加速電壓為70KeV，劑量為3×1012/cm3左右。并且，離子束的傾斜角θ3，最好比上述離子注入的離子束傾斜角θ1、θ2小。這是因為在柵電極3下面形成表面注入層4c、5c，可防止漏極擊穿電壓降低。
具體地，該離子束的傾斜角θ3最好以垂直方向為基準成7度。離子束的傾斜角θ3即使是0度附近也無妨，然而必需考慮到防止溝道效應。
其次，如圖2(b)所示，在柵電極3的側面形成側壁隔層6。本工序中，全面利用LPCVD法淀積氧化硅膜等絕緣膜，通過將該絕緣膜進行各向異性蝕刻，在柵電極3的側面形成側壁隔層6。然后，向P型硅襯底1的表面高濃度地離子注入磷、砷等N型雜質(zhì)，在與柵電極5的端部鄰接或離開柵電極5端部的位置形成高濃度型源極層4d和高濃度漏極層5d。
該高濃度源極層4d和高濃度漏極層5d與第一低濃度源極層4a和第一低濃度漏極層5a、第二低濃度源極層4b和第二低濃度漏極層5b、表面注入層4c、5c相比濃度高。為防止受柵電極3端部的強電場影響造成漏極漏電流GIDL(Gate Induced Drain Leakage current)，高濃度漏極層5d最好形成在離開柵電極3的端部位置。
圖3是表示沿該高擊穿電壓MOS晶體管的所形成的P型半導體襯底1最表面的雜質(zhì)濃度曲線圖，圖3(a)表示本實施例的雜質(zhì)濃度曲線，圖3(b)表示現(xiàn)有例的雜質(zhì)濃度曲線。圖中，CH是高擊穿電壓MOS晶體管的溝道區(qū)域，其右側表示低濃度漏極層(第一低濃度漏極層5a、第二低濃度漏極層5b、表面注入層5c)的曲線。
在圖3(b)的現(xiàn)有例中，在低濃度漏極層的端部出現(xiàn)雜質(zhì)濃度曲線的「凹部」。在此雜質(zhì)濃度突然降低，其緣于熱載流子注入導致電阻、飽和電流Idsat變動。與此相對，在圖3(a)的本實施例的雜質(zhì)曲線中，這樣的雜質(zhì)濃度曲線「凹部」被消除。這是形成了表面注入層5c的效果。因此，如圖4(a)所示，根據(jù)本實施例，在熱載流子的注入前后，飽和電流Idsat不變動。
另外可知，相對于在圖3(b)的現(xiàn)有例中低濃度漏極的雜質(zhì)曲線急劇上升，在圖3(a)的本實施例雜質(zhì)曲線中平穩(wěn)上升，沿P型半導體襯底1的最表面雜質(zhì)濃度平穩(wěn)變化。這是設置了第一低濃度漏極層5a的效果，能夠防止工作擊穿電壓、漏極擊穿電壓的降低。
進而，根據(jù)本實施例，因為第一低濃度漏極層5a延伸至柵電極3的下方，所以也可得到如下效果。現(xiàn)在將漏極電壓Vd施加到高濃度漏極層5d，將柵電極Vg施加到柵電極3。這時，施加比柵極·源極間電壓Vgs高的漏極·源極間電壓Vds時(Vds＞Vgs)，在與柵電極3下面重疊的第一低濃度漏極層5a部分的表面生成表面耗盡層。于是，流到高擊穿電壓MOS晶體管的溝道電流(電子電流)避免遇到第一低濃度漏極層5a的端部表面的電場集中部分，而流經(jīng)其表面耗盡層下方的第一低濃度漏極層5a的深區(qū)域，因此襯底電流Isub降低，工作擊穿電壓提高。
另外，在本實施例中，源極側和漏極側具有同樣的結構，然而僅向漏極側施加高電壓時，源極側也可是僅具有N+型源極層4d的單側高擊穿電壓結構。
權利要求
1.一種半導體裝置，其特征在于，具有半導體襯底；在上述半導體襯底上介由柵極絕緣膜形成的柵電極；形成于上述半導體襯底的表面，延伸至上述柵電極下面的第一低濃度漏極層；形成于上述第一低濃度漏極層上的上述半導體襯底表面，具有比該第一低濃度漏極層濃度高的雜質(zhì)的表面注入層；在所述半導體襯底的表面形成的高濃度漏極層。
2.按照權利要求1所述的半導體裝置，其特征在于，具有第二低濃度漏極層，該第二低濃度漏極層形成得比所述第一低濃度漏極層淺，比所述表面注入層深，并且具有比所述第一低濃度漏極層濃度低的雜質(zhì)。
3.一種半導體裝置的制造方法，其特征在于，具有在第一導電型半導體襯底上形成柵極絕緣膜的工序；在所述柵極絕緣膜上形成柵電極的工序；將所述柵電極作為掩模，以第一離子束的傾斜角，將第二導電型雜質(zhì)向所述半導體襯底較深地離子注入，形成第一低濃度漏極層的第一離子注入工序；將所述柵電極作為掩模，以小于所述第一離子束傾斜角的第二離子束的傾斜角將第二導電型雜質(zhì)向所述半導體襯底較淺地離子注入，提高所述第一低濃度漏極層表面濃度的第二離子注入工序。
4.按照權利要求3所述的半導體裝置制造方法，其特征在于，包括將所述柵電極作為掩模，以第三離子束的傾斜角將第二導電型雜質(zhì)向所述半導體襯底離子注入，形成比第一低濃度漏極層淺且具有低雜質(zhì)濃度的第二低濃度漏極層的第三離子注入工序。
5.按照權利要求3所述的半導體裝置制造方法，其特征在于，所述第一離子束傾斜角以垂直方向為基準成45度，所述第二離子束傾斜角以垂直方向為基準成7度。
6.按照權利要求3所述的半導體裝置制造方法，其特征在于，在所述第一和第二離子注入工序中，離子束與所述半導體襯底相對旋轉的同時照射。
7.按照權利要求4所述的半導體裝置制造方法，其特征在于，所述第三離子束傾斜角以垂直方向為基準成45度。
8.按照權利要求4所述的半導體裝置制造方法，其特征在于，在所述第三離子注入工序中，離子束與所述半導體襯底相對旋轉的同時照射。
全文摘要
一種半導體裝置及其制造方法。其提高了高擊穿電壓MOS晶體管的工作擊穿電壓，同時抑制熱載流子造成的飽和電流Idsat的變動。其在P型半導體襯底(1)上形成柵極絕緣膜(2)。在柵極絕緣膜(2)上形成柵電極(3)。通過將柵電極(3)作為掩模，將雙電荷磷離子(
文檔編號H01L29/76GK1606173SQ20041009215
公開日2005年4月13日 申請日期2004年10月9日 優(yōu)先權日2003年10月9日
發(fā)明者西部榮次, 八柳俊佑 申請人:三洋電機株式會社