專利名稱：具有高擊穿電壓晶體管的半導(dǎo)體器件的制作方法
具有高擊穿電壓晶體管的半導(dǎo)體器件
本發(fā)明涉及一種具有高擊穿電壓晶體管的半導(dǎo)體器件，特別涉及 用于電平移位的高擊穿金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
通常，已經(jīng)有人提出了高壓集成電路(HVIC)，其實(shí)現(xiàn)了不使用 光電耦合器的電平移位電路。例如，這種HVIC包括用于電平移位的 高擊穿電壓橫向擴(kuò)散的金屬氧化物半導(dǎo)體晶體管(LDMOS)。如所公 開的，例如，在對(duì)應(yīng)JP-A-2006-313828的US2006/0249807中，在高 擊穿電壓LDMOS中，漏區(qū)位于中心，而源區(qū)位于漏區(qū)周邊的周圍。 這樣，源區(qū)相對(duì)于漏區(qū)同心地(concentrically)設(shè)置，以便消除單個(gè) 點(diǎn)。在這種方案中，電流幾乎均勻地流動(dòng)，從而LDMOS可以具有高 擊穿電壓。


圖16是示出這種LDMOS的橫截面圖。n型阱區(qū)J2和n+型接觸 區(qū)J3形成在n.型漂移層Jl中。n型阱區(qū)J2和n+型接觸區(qū)J3構(gòu)成漏 區(qū)。p型溝道區(qū)J4和n+型源區(qū)J5形成在漏區(qū)的周圍。漏極布線J6形 成在n+型接觸區(qū)J3的表面上。源極布線J7形成在n+型源區(qū)J5的表 面上。由于漏區(qū)被n+型源區(qū)J5包圍，因此當(dāng)被拉到源極布線J7之外 時(shí)，漏極布線J6穿過源極布線J7的上方。
層間絕緣膜J8置于漏極布線J6和源極布線J7之間，用于漏極 布線J6和源極布線J7之間的電絕緣。通常情況下，在用于電平移位 的高擊穿電壓LDMOS中，將0V的電位施加于源極布線J7，并且將 從大約600V到大約1200V的電位施加于漏極布線J6。即，將從大約 600V到大約1200V的電壓施加于位于漏極布線J6和源極布線J7之 間的層間絕緣膜J8。因此，層間絕緣膜J8的厚度必須足夠大以便防 止層間絕緣膜J8的擊穿。然而，形成具有大厚度的層間絕緣膜需要 很長(zhǎng)的時(shí)間。
圖17是示出LDMOS中的電位分布的示意圖。從圖17中可以看出，在n—型漂移層Jl中，電位分布在n型阱區(qū)J2周圍是均勻的。然 而，在位于漏極布線J6下面的層間絕緣膜J8和LOCOS氧化物膜J9 中，電位分布是非均勻的。非均勻的電位分布表明由于漏極布線J6 的高電位產(chǎn)生了電場(chǎng)集中。這種電場(chǎng)集中可能導(dǎo)致層間絕緣膜J8和 LOCOS氧化物膜J9的擊穿。
上述問題還可能出現(xiàn)在其他類型的高擊穿電壓晶體管中，例如絕 緣柵雙極晶體管(IGBT)和雙極晶體管。
鑒于上述問題，本發(fā)明的目的是提供一種不增加絕緣膜的厚度就 實(shí)現(xiàn)了高擊穿電壓晶體管的半導(dǎo)體器件。
根據(jù)本發(fā)明的第一方案，半導(dǎo)體器件包括具有預(yù)定導(dǎo)電類型的半 導(dǎo)體層的高擊穿電壓晶體管。半導(dǎo)體層具有通過溝槽彼此電隔離的元 件部分和布線部分。元件部分具有在半導(dǎo)體層的正面上的第一布線部 件和在半導(dǎo)體層的背面上的背面電極。元件部分構(gòu)成為垂直晶體管， 該垂直晶體管使電流在該半導(dǎo)體層的厚度方向上、在第一布線部件和 背面電極之間流動(dòng)。背面電極從元件部分伸長(zhǎng)到布線部分。布線部分 具有在半導(dǎo)體層的正面上的第二布線部件以及在半導(dǎo)體層的背面上 的背面電極。布線部分構(gòu)成為允許電流在背面電極和第二布線部件之 間流動(dòng)的拉線(pullingwire)。
根據(jù)本發(fā)明的第二方案，半導(dǎo)體器件包括高擊穿電壓晶體管、絕 緣膜以及背面電極。高擊穿電壓晶體管具有第一導(dǎo)電類型的半導(dǎo)體 層。該半導(dǎo)體層具有通過第一溝槽彼此電隔離的元件部分和布線部 分。絕緣膜形成在半導(dǎo)體層的正面上，并具有第一和第二接觸孔。背 面電極形成在半導(dǎo)體層的背面上。高擊穿電壓晶體管的元件部分包括 第二導(dǎo)電類型的溝道層、第一導(dǎo)電類型的半導(dǎo)體區(qū)、柵絕緣膜、柵電 極、第一布線部件、和第一導(dǎo)電類型的漏接觸區(qū)。溝道層形成到半導(dǎo) 體層并暴露于半導(dǎo)體層的第一面。半導(dǎo)體區(qū)形成在溝道層中，并具有 高于半導(dǎo)體層的雜質(zhì)濃度。柵絕緣膜形成在半導(dǎo)體區(qū)和半導(dǎo)體層之間 溝道層的露出表面上。柵電極形成在柵絕緣膜上。第一布線部件電耦合到半導(dǎo)體區(qū)和溝道層的接觸區(qū)的每個(gè)上。漏接觸區(qū)形成在半導(dǎo)體層 的背面上并具有高于半導(dǎo)體層的雜質(zhì)濃度。高擊穿電壓晶體管的布線 部分包括第一接觸區(qū)、第二接觸區(qū)和第二布線部件。第一接觸區(qū)形成 在半導(dǎo)體層的正面上。第二接觸區(qū)形成在半導(dǎo)體層的背面上。第二布 線部件電耦合到第一接觸區(qū)。元件部分的漏接觸區(qū)通過背面電極電耦 合到布線部分的第二接觸區(qū)。第一布線部件通過第一絕緣膜的第一接 觸孔電耦合到半導(dǎo)體區(qū)和溝道層的溝道區(qū)的每個(gè)上。第二布線部件通 過第一絕緣膜的第二接觸孔電耦合到布線部分的第一接觸區(qū)。
根據(jù)本發(fā)明的第三方案，半導(dǎo)體器件包括低電壓電路部分、高電 壓電路部分、高擊穿電壓晶體管和電源布線。高擊穿電壓晶體管構(gòu)成 為在低電壓電路部分和高電壓電路部分之間進(jìn)行功率轉(zhuǎn)換。高擊穿電 壓晶體管具有預(yù)定導(dǎo)電類型的半導(dǎo)體層。該半導(dǎo)體層具有被溝槽電隔 離的元件部分。電源布線形成在半導(dǎo)體層的第一面上并構(gòu)成為向高電 壓電路部分施加電壓。元件部分具有在半導(dǎo)體層的正面上的布線部件 和在半導(dǎo)體層的背面上的引線框架。元件部分構(gòu)成為垂直晶體管，該 垂直晶體管使電流在半導(dǎo)體層的厚度方向上在布線部件和引線框架 之間流動(dòng)。引線框架具有從半導(dǎo)體層的背面的邊緣突出的突起。引線 框架的突起通過鍵合線電耦合到電源布線。
根據(jù)本發(fā)明的第四方案，半導(dǎo)體器件包括低電壓電路部分、高電 壓電路部分、高擊穿電壓晶體管以及電源布線。高擊穿電壓晶體管構(gòu) 成為在低電壓電路部分和高電壓電路部分之間進(jìn)行功率轉(zhuǎn)換。高擊穿 電壓晶體管具有第一導(dǎo)電類型的半導(dǎo)體層。該半導(dǎo)體層具有被溝槽電 隔離的元件部分。電源布線形成在半導(dǎo)體層的第一面上并構(gòu)成為向高 電壓電路部分施加電壓。高擊穿電壓晶體管的元件部分包括第二導(dǎo)電 類型的溝道層、第一導(dǎo)電類型的半導(dǎo)體區(qū)、柵絕緣膜、柵電極、布線 部件、第一導(dǎo)電類型的漏接觸區(qū)、和引線框架。溝道層形成到半導(dǎo)體 層上并暴露于半導(dǎo)體層的第一面。半導(dǎo)體區(qū)形成在溝道層中并具有高 于半導(dǎo)體層的雜質(zhì)濃度。柵絕緣膜形成在半導(dǎo)體區(qū)和半導(dǎo)體層之間溝 道層的露出表面上。柵電極形成在柵絕緣膜上。布線部件電耦合到半導(dǎo)體區(qū)和溝道層的接觸區(qū)的每個(gè)上。漏接觸區(qū)形成在半導(dǎo)體層的背面
上并具有高于半導(dǎo)體層的雜質(zhì)濃度。引線框架形成在半導(dǎo)體層的背面 上并電耦合到漏接觸區(qū)。元件部分構(gòu)成為垂直晶體管，該垂直晶體管 使電流在半導(dǎo)體層的厚度方向上在布線部件和引線框架之間流動(dòng)。引 線框架具有從半導(dǎo)體層的背面的邊緣突出的突起。引線框架的突起通 過鍵合線電耦合到電源布線。
本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)將從下面參照附圖的詳細(xì) 說明中更明顯看出。附圖中
圖1是示出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的剖面圖2是示出圖1的半導(dǎo)體器件的正視圖3是示出圖1的半導(dǎo)體器件中的電位分布的示意圖4A是示出制造圖1的半導(dǎo)體器件的第一工藝的示意圖，圖4B 是示出制造圖1的半導(dǎo)體器件的第二工藝的示意圖，而圖4C是示出 制造圖1的半導(dǎo)體器件的第三工藝的示意圖5A是示出制造圖1的半導(dǎo)體器件的第四工藝的示意圖，圖5B 是示出制造圖1的半導(dǎo)體器件的第五工藝的示意圖，而圖5C是示出 制造圖1的半導(dǎo)體器件的第六工藝的示意圖6A是示出制造圖1的半導(dǎo)體器件的第七工藝的示意圖，圖6B 是示出制造圖1的半導(dǎo)體器件的第八工藝的示意圖，而圖6C是示出 制造圖1的半導(dǎo)體器件的第九工藝的示意圖7是示出根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的剖面圖8是示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體器件的剖面圖9是示出圖8的半導(dǎo)體器件的正視圖10是示出根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體器件的剖面圖； 圖11是示出圖10的半導(dǎo)體器件的正視圖12是示出根據(jù)本發(fā)明第五實(shí)施例的半導(dǎo)體器件的剖面圖； 圖13是示出根據(jù)本發(fā)明第六實(shí)施例的半導(dǎo)體器件的剖面圖； 圖14是示出根據(jù)本發(fā)明第七實(shí)施例的半導(dǎo)體器件的剖面圖； 圖15是示出根據(jù)本發(fā)明第八實(shí)施例的半導(dǎo)體器件的剖面圖；圖16是示出常規(guī)半導(dǎo)體器件的剖面圖；以及
圖17是示出圖16的半導(dǎo)體器件中的電位分布的圖。
(第一實(shí)施例)
下面參照?qǐng)D1和2介紹根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件。圖 1是示出半導(dǎo)體芯片的剖面圖，該半導(dǎo)體器件形成到該半導(dǎo)體芯片。 該半導(dǎo)體芯片具有正面(圖1的上面)和與正面相對(duì)的背面(圖1的 下面)。圖2是示出半導(dǎo)體芯片的正視圖。
該半導(dǎo)體器件包括低電壓(LV)電路部分1和高電壓(HV)電 路部分2。 LV電路部分1提供零伏參考電路。HV電路部分2提供例 如600到1200伏參考電路。該半導(dǎo)體器件可以用于驅(qū)動(dòng)例如絕緣柵 雙極晶體管(IGBT)，其在圖中未示出。
該半導(dǎo)體器件具有用于電平移位(即功率轉(zhuǎn)換)的高擊穿電壓橫 向擴(kuò)散MOSFET 3。 MOSFET 3設(shè)置成跨過LV電路部分1和HV電 路部分2之間的邊界，從而在其間進(jìn)行電平移位。該半導(dǎo)體器件具有 用于驅(qū)動(dòng)IGBT的驅(qū)動(dòng)器電路部分(未示出)。例如，該驅(qū)動(dòng)器電路 部分可包括功率MOSFET、雙極晶體管、互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)和/或類似物。
在該半導(dǎo)體器件的n-型漂移層4 (作為第一導(dǎo)電類型層)中形成 溝槽5-7。 rf型漂移層4具有正面(圖1的上面)和與正面相對(duì)的背 面(圖1的下面)。每個(gè)溝槽5-7從n'型漂移層4的正面到背面穿過 n'型漂移層4。每個(gè)溝槽5-7用絕緣層填充，該絕緣層例如由熱氧化 膜和多晶硅膜制成。溝槽5包圍LV電路部分1和HV電路部分2。 溝槽6包圍HV電路部分2。這樣，實(shí)現(xiàn)了溝槽隔離，從而通過溝槽 6可以使LV電路部分1和HV電路部分2彼此電隔離和物理隔離。
溝槽7包圍LV電路部分1的一部分和HV電路部分2的一部分。 MOSFET 3形成在被溝槽7包圍的區(qū)域中。被溝槽7包圍的區(qū)域被隔 離LV電路部分1和HV電路部分2的溝槽6分為兩個(gè)。相應(yīng)地， MOSFET3被溝槽6分為兩個(gè)， 一個(gè)被定義為元件部分，而另一個(gè)被定義為布線部分9。
在MOSFET 3的元件部分8中，在n'型漂移層4的正面的表面部 分上形成p型溝道區(qū)10。 n+型源區(qū)11 (作為第一導(dǎo)電類型半導(dǎo)體區(qū)) 和p+型接觸區(qū)12形成在p型溝道區(qū)10中。n+型源區(qū)11具有高于n-型漂移層4的n型雜質(zhì)濃度。p+型接觸區(qū)12具有高于p型溝道區(qū)10 的p型雜質(zhì)濃度。此外，n+型漏接觸區(qū)13形成到n—型漂移層4的背 面的表面部分。n+型漏接觸區(qū)13具有高于n—型漂移層4的n型雜質(zhì) 濃度。
LOCOS (硅的局部氧化)氧化物膜14形成到n-型漂移層4的正 面的表面上。LOCOS膜14具有開口，在該開口處露出p型溝道區(qū) 10、 n+型源區(qū)11和p+型接觸區(qū)12。在n'型漂移層4和n+型源區(qū)11 之間的p型溝道區(qū)10的露出表面上通過柵絕緣膜15形成柵電極16。 此外，層間絕緣膜17形成在n-型漂移層4的正面的表面上。柵電極 16、柵絕緣膜15和LOCOS氧化物膜14用層間絕緣膜17覆蓋。層 間絕緣膜17具有接觸孔。源極布線18形成在n—型漂移層4的正面的 表面上。源極布線18穿過層間絕緣膜17的接觸孔并與n+型源區(qū)11 和p+型接觸區(qū)12的每個(gè)歐姆接觸。源極布線18例如可以由鋁構(gòu)成。 源極布線18沿著層間絕緣膜17的表面向LV電路部分1 一側(cè)延伸。 即，源極布線18在遠(yuǎn)離HV電路部分2的方向上延伸。
此外，背面電極19形成到n-型漂移層4的背面的表面上。背面 電極19與n+型漏接觸區(qū)13歐姆接觸。例如，背面電極19可以由鋁 制成并具有大約1微米(ym)的厚度。背面電極19位于被溝槽7包 圍的區(qū)域中以防止背面電極19和被溝槽7包圍的區(qū)域外部的LV電 路部分1的一部分之間短路。
在MOSFET 3的布線部分9中，n型阱區(qū)20形成到n'型漂移層4 的正面的表面部分上。n+型接觸區(qū)21形成到n型阱區(qū)20的表面部分 上。n+型接觸區(qū)22形成到n'型漂移層4的背面的表面部分上。此外， 層間絕緣膜17形成在n-型漂移層4的正面的表面上。層間絕緣膜17 具有接觸孔。漏極布線23形成在n-型漂移層4的正面的表面上。漏極布線23穿過層間絕緣膜17的接觸區(qū)并與n+型接觸區(qū)21歐姆接觸。 漏極布線23例如可由鋁制成。漏極布線23沿著層間絕緣膜17的表 面向HV電路部分2 —側(cè)延伸。即，漏極布線23在遠(yuǎn)離LV電路部 分1的方向上延伸。通過這種方式，源極布線18和漏極布線23在相 反的方向上延伸。
形成在元件部分8中的背面電極19延伸到布線部分9并與n+型 接觸區(qū)22歐姆接觸。如前所述，背面電極19位于被溝槽7包圍的區(qū) 域中。因此，可以防止背面電極19和被溝槽7包圍的區(qū)域以外的HV 電路部分1的一部分之間發(fā)生短路。
如果需要的話，形成層間絕緣膜24，以覆蓋半導(dǎo)體器件的整個(gè) 正面。該半導(dǎo)體器件還可以增加其他布線層(未示出)。在半導(dǎo)體器 件的正面和背面上分別形成保護(hù)膜25、 26。根據(jù)第一實(shí)施例的半導(dǎo) 體器件通過上述方式構(gòu)成。
該半導(dǎo)體器件以下述方式操作。當(dāng)預(yù)定電壓施加于柵電極16時(shí)，
在直接位于柵絕緣膜15下面的p型溝道區(qū)10的表面部分中產(chǎn)生溝 道。結(jié)果，電流通過n+型源區(qū)11、 p型溝道區(qū)IO中產(chǎn)生的溝道、元 件部分8的n-型漂移層4、 n+型漏接觸區(qū)13、背面電極19、 n+型接觸 區(qū)22、布線部分9的n'型漂移層4、 n型阱區(qū)20和n+型接觸區(qū)21在 源極布線18和漏極布線23之間流動(dòng)。當(dāng)電流流動(dòng)時(shí)，半導(dǎo)體器件的 每個(gè)部分的電位根據(jù)被該半導(dǎo)體器件驅(qū)動(dòng)的IGBT的操作條件而改 變。例如，在第一實(shí)施例中，0伏的電位施加于源極布線18， 600到 1200伏的電位施加于漏極布線23。結(jié)果，從600到1200伏的高電壓 施加于源極布線18和漏極布線23之間。
根據(jù)第一實(shí)施例的半導(dǎo)體器件由于以下原因而可以承受高電壓。 在MOSFET 3的元件部分8中，背面電極19形成在n—型漂移層4的 背面上。電流從形成在n-型漂移層4的正面上的源極布線18流到背 面電極19。即，電流在n-型漂移層4的厚度方向上從rf型漂移層4 的正面流到背面。
背面電極19從元件部分8延伸到布線部分9并經(jīng)n+型接觸區(qū)22、布線部分9的n-型漂移層4、 n型阱區(qū)20和n+型接觸區(qū)21耦合到漏 極布線23。即，使用背面電極19和布線部分9將漏極布線23拉出 到元件部分8的外部。通過這種方式，背面電極19和布線部分9提 供允許電流流到漏極布線23的拉線。
在這種方案中，漏極布線23不在源極布線18上方穿過，并且層 間絕緣膜17不位于源極布線18和漏極布線23之間。因此，即使源 極布線18和漏極布線23之間的電壓(即電位差)很大，也可以防止 由于該電壓導(dǎo)致層間絕緣膜17的擊穿。
此外，電流在n—型漂移層4的厚度方向上在源極布線18和背面 電極19之間流動(dòng)。因此，可以防止由于電場(chǎng)集中而導(dǎo)致的LOCOS 氧化物膜14和層間絕緣膜17的擊穿，從而該半導(dǎo)體器件可以具有高 擊穿電壓。具體地說，如圖3所示，MOSFET3的元件部分8中的電 位分布基本上是均勻的并且平行于n-型漂移層4的表面。因此，防止 了電場(chǎng)集中，從而該半導(dǎo)體器件可具有高擊穿電壓。
下面參照?qǐng)D4A-6C介紹制造該半導(dǎo)體器件(特別是MOSFET3) 的方法。
首先，如圖4A所示，制備用于rf型漂移層4的硅襯底30。硅襯 底30具有大于每個(gè)溝槽5-7的深度的厚度。
接著，如圖4B所示，通過光刻工藝和刻蝕工藝從硅襯底30的 正面在硅襯底30中形成溝槽31。然后，通過熱氧化工藝在溝槽31 的內(nèi)表面上形成氧化物膜。接著，在該氧化物膜上形成多晶硅 (poly-Si)層。這樣，用由氧化物膜和多晶硅層構(gòu)成的絕緣層32填 充溝槽31。然后，除去留在硅襯底的正面上的氧化物膜和多晶硅層， 從而絕緣層32可以只保留在溝槽31內(nèi)部。
接著，如圖4C所示，在硅襯底30的正面上形成LOCOS氧化物 膜14。具體地說，在硅襯底30的正面上形成例如由氧化物膜和氮化 物膜構(gòu)成的基層(未示出)，然后通過構(gòu)圖工藝給該基層形成開口。 隨后，向該基層施加LOCOS工藝，從而在該開口中可以形成LOCOS 氧化物膜14。然后，除去基層，從而LOCOS氧化物膜14可以留在硅襯底30的第一正面上。
接著，如圖5A所示，將p型溝道區(qū)10和n型阱區(qū)20形成到硅 襯底30的正面的表面部分。具體地說，在硅襯底30的正面和LOCOS 氧化物膜14上放置第一掩模，該第一掩模具有對(duì)應(yīng)p型溝道區(qū)10的 開口。然后，利用離子注入工藝通過第一掩模將p型雜質(zhì)注入到硅襯 底30中。接著，除去第一掩模，并在硅襯底30的正面和LOCOS氧 化物膜14上放置具有對(duì)應(yīng)n型阱區(qū)20的開口的第二掩模。然后，利 用離子注入工藝通過第二掩模將n型雜質(zhì)注入到硅襯底30中。接著， 通過熱處理工藝使注入的雜質(zhì)擴(kuò)散，從而可以將p型溝道區(qū)10和n 型阱區(qū)20形成到硅襯底30的正面的表面部分。
此外，在硅襯底30的正面和LOCOS氧化物膜14上放置具有對(duì) 應(yīng)于n+型源區(qū)11和n+型接觸區(qū)21的開口的第三掩模。然后，禾傭 離子注入工藝通過第三掩模將n型雜質(zhì)注入到硅襯底30中。然后， 除去第三掩模，并且在硅襯底30的正面和LOCOS氧化物膜14上設(shè) 置具有對(duì)應(yīng)p+型接觸區(qū)12的開口的第四掩模。然后，利用離子注入 工藝通過第四掩模將p型雜質(zhì)注入到硅襯底30中。然后，通過熱處 理工藝使注入的雜質(zhì)擴(kuò)散，從而可以將n+型源區(qū)11、 n+型接觸區(qū)21 和p+型接觸區(qū)12形成到硅襯底30的正面的表面部分。
接著，如圖5B所示，通過熱氧化工藝形成柵絕緣膜15。然后， 在絕緣膜15上形成被摻雜了雜質(zhì)的多晶硅層。然后，通過對(duì)該多晶 硅層進(jìn)行構(gòu)圖，形成柵電極16。
接著， 如圖5C所示，在硅襯底30的正面上設(shè)置層間絕緣膜17， 從而可以用層間絕緣膜17完全覆蓋硅襯底30的正面和柵電極16。 對(duì)層間絕緣膜17進(jìn)行構(gòu)圖，從而形成露出n+型源區(qū)11和p+型接觸 區(qū)12的第一接觸孔和露出n+型接觸區(qū)21的第二接觸孔。
接著，如圖6A所示，形成源極布線18和漏極布線23。具體地 說，在層間絕緣膜17上形成例如由鋁構(gòu)成的布線層，從而可以用該 布線層填充層間絕緣膜17的接觸孔。然后，通過對(duì)該布線層進(jìn)行構(gòu) 圖形成源極布線18和漏極布線23。如果需要的話，在源極布線18和漏極布線23上形成層間絕緣膜24和附加的布線層。
接著，如圖6B所示，例如利用化學(xué)機(jī)械拋光(CMP)工藝，通 過拋光硅襯底30的背面，將硅襯底30減薄到預(yù)定厚度。因此，完成 了n'型漂移層4，并且溝槽5-7穿透n—型漂移層4，從而可以實(shí)現(xiàn)溝 槽隔離。
接著，如圖6C所示，在n'型漂移層4的背面上設(shè)置第五掩模， 該第五掩模具有對(duì)應(yīng)n+型漏接觸區(qū)13和n+型接觸區(qū)22的開口。然 后，利用離子注入工藝通過第五掩模將n型雜質(zhì)注入到n-型漂移層4。 然后，通過熱處理工藝使注入的雜質(zhì)擴(kuò)散，從而可以將n+型漏接觸區(qū) 13和n+型接觸區(qū)22形成到n—型漂移層4的背面的表面部分。接著， 在n'型漂移層4的背面、n+型漏接觸區(qū)13和n+型接觸區(qū)22上形成例 如由鋁構(gòu)成的電極層。然后，通過對(duì)電極層進(jìn)行構(gòu)圖形成背面電極 19。
最后，在層間絕緣膜24上形成保護(hù)膜25，并且在rf型漂移層4 的背面和背面電極19上形成保護(hù)膜26。通過這種方式，可以制造根 據(jù)第一實(shí)施例的半導(dǎo)體器件。
如上所述，根據(jù)第一實(shí)施例的半導(dǎo)體器件，由于漏極布線23不 在源極布線18上方穿過，因此層間絕緣膜17不位于源極布線18和 漏極布線23之間。因此，即使源極布線18和漏極布線23之間的電 位差很大，也不會(huì)由于電位差引起層間絕緣膜17的擊穿。
(第二實(shí)施例)
下面參照?qǐng)D7介紹根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件。第一和 第二實(shí)施例的區(qū)別如下。
圖7是示出其中形成有該半導(dǎo)體器件的半導(dǎo)體芯片的剖面圖。在 第二實(shí)施例中，在n-型漂移層4的背面的表面形成具有接觸孔的層間 絕緣膜40。背面電極19通過各個(gè)接觸孔耦合到n+型漏接觸區(qū)13和 n+型接觸區(qū)22。
如上所述，根據(jù)第二實(shí)施例，在n'型漂移層4的背面上形成層間絕緣膜40。經(jīng)層間絕緣膜40在n-型漂移層4的背面上形成背面電極 19。在這種方案中，即使由于制造變動(dòng)而使背面電極19蔓延到溝槽 7的外部，通過層間絕緣膜40也可以防止由于背面電極19導(dǎo)致LV 電路部分1和HV電路部分2之間的短路。
(第三實(shí)施例)
下面參照?qǐng)D8和9介紹根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體器件。第 一和第三實(shí)施例之間的區(qū)別如下。
圖8是示出形成了該半導(dǎo)體器件的半導(dǎo)體芯片的剖面圖。圖9是 示出圖8的半導(dǎo)體芯片的正視圖的示意圖。
在第三實(shí)施例中，通過多個(gè)(即四個(gè))溝槽6包圍HV電路部分 2。多個(gè)溝槽6提供LV電路部分1和HV電路部分2之間的改進(jìn)的 隔離，從而該半導(dǎo)體器件可以具有高擊穿電壓。
此外，MOSFET3被多個(gè)(即四個(gè))溝槽7包圍。如從圖9可以 看到，溝槽7不形成在相鄰溝槽6之間的區(qū)域中?；蛘?，也可以在相 鄰溝槽6之間的區(qū)域中形成溝槽7。
(第四實(shí)施例)
下面參照?qǐng)D10和11介紹根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器 件。第一和第四實(shí)施例之間的區(qū)別如下。
圖IO是示出形成了該半導(dǎo)體器件的半導(dǎo)體芯片的剖面圖。圖11 是示出圖10的半導(dǎo)體芯片的正視圖的示意圖。
在第四實(shí)施例中，使用引線框架50代替背面電極19。引線框架 50位于if型漂移層4的背面上。具體地說，將引線框架50鍵合到11+ 型漏接觸區(qū)13和形成在n'型漂移層4的背面的表面上的絕緣膜51上。
在第四實(shí)施例中，沒有布線部分9。引線框架50具有從半導(dǎo)體 芯片的邊緣(即n.型漂移層4的邊緣)突出的突起。引線框架50的 突起通過鍵合線53耦合到電源布線52的焊盤部分上。電源布線52 用于將電壓施加于HV電路部分2。電源布線52的焊盤部分暴露于層間絕緣膜24和保護(hù)膜25的外面，從而通過鍵合線53可以將電源 布線52和引線框架50電耦合在一起。即，使用引線框架50和鍵合 線53將電源布線52拉出元件區(qū)8的外面。通過這種方式，引線框架 50和鍵合線53提供拉線，其允許電流流到電源布線52。
絕緣膜51提供引線框架50與LV電路部分1和HV電路部分2 的n—型漂移層4之間的電隔離。就是說，絕緣膜51防止n+型漏接觸 區(qū)13通過引線框架50到LV電路部分1和HV電路部分2的W型漂 移層4發(fā)生短路。
例如，引線框架50可以按照以下方式設(shè)置在n—型漂移層4的背 面。首先，除去LV電路部分1和HV電路部分2的n'型漂移層4的 背面的預(yù)定厚度，然后將絕緣膜51設(shè)置在n—型漂移層4的背面上。 然后，例如通過化學(xué)機(jī)械拋光方法拋光絕緣膜51，直到露出n+型漏 接觸區(qū)13為止。接著，將引線框架50鍵合到n+型漏接觸區(qū)13和絕 緣膜51。這樣，就將引線框架50設(shè)置在&型漂移層4的背面上。
此外，如第三實(shí)施例那樣，用多個(gè)(即，三個(gè))溝槽6包圍HV 電路部分2，并且用多個(gè)(即，三個(gè))溝槽7包圍MOSFET3 (即， 元件部分8)。
如上所述，根據(jù)第四實(shí)施例，將引線框架50設(shè)置在n—型漂移層 4的背面上。使用鍵合線53將引線框架50拉到半導(dǎo)體芯片的正面。 這樣，將引線框架50和鍵線53用作布線部分9。
(第五實(shí)施例)
下面參照?qǐng)D12介紹根據(jù)本發(fā)明第五實(shí)施例的半導(dǎo)體器件。第一
和第五實(shí)施例之間的區(qū)別如下。
圖12是示出形成了該半導(dǎo)體器件的半導(dǎo)體芯片的剖面圖。 在第五實(shí)施例中，該半導(dǎo)體芯片在其正面具有通孔61a、 61b。
通孔61a到達(dá)背面電極19。通孔61b到達(dá)HV電路部分2的n'型漂移
層4。背面電極19和rT型漂移層4經(jīng)穿過通孔61a、 61b的鍵合線60
電耦合在一起。如上所述，根據(jù)第五實(shí)施例，該半導(dǎo)體芯片具有通孔61a、 61b， 并且鍵合線60穿過通孔61a、 61b。背面電極19和HV電路部分2 的rf型漂移層4通過鍵合線60電耦合在一起。這樣，鍵合線60被構(gòu) 成為布線部分9的一部分。
(第六實(shí)施例)
下面參照?qǐng)D13介紹根據(jù)本發(fā)明第六實(shí)施例的半導(dǎo)體器件。第一 和第六實(shí)施例之間的區(qū)別如下。
圖13是示出形成了該半導(dǎo)體器件的半導(dǎo)體芯片的剖面圖。
在第六實(shí)施例中，導(dǎo)電部件70形成在n-型漂移層4中并從第一 面到背面穿透該n'型漂移層4。導(dǎo)電部件70在一端暴露于n-型漂移 層4的第一面的表面，并電耦合到漏極布線23。此外，導(dǎo)電部件70 在另一端暴露于n'型漂移層4的背面的表面，并電耦合到背面電極 19。例如，導(dǎo)電部件70可以通過用低電阻材料如金屬、摻雜多晶硅 和/或其它類似物填充形成在n—型漂移層4中的通路孔71來形成。
如上所述，根據(jù)第六實(shí)施例，形成在n—型漂移層4中的導(dǎo)電部件 70被構(gòu)成為布線部分9的一部分。
(第七實(shí)施例)
下面參照?qǐng)D14介紹根據(jù)本發(fā)明第七實(shí)施例的半導(dǎo)體器件。第一 和第七實(shí)施例之間的區(qū)別如下。
圖14是示出形成了該半導(dǎo)體器件的半導(dǎo)體芯片的剖面圖。
在第五實(shí)施例中，用n型雜質(zhì)(或p型雜質(zhì))高度摻雜布線部分 9的n-型漂移層4，從而形成摻雜硅層80。背面電極19和漏極布線 23通過摻雜硅層80電耦合在一起。
如上所述，根據(jù)第七實(shí)施例，摻雜硅層80被構(gòu)成為布線部分9 的一部分。
(第八實(shí)施例)下面參照?qǐng)D15介紹根據(jù)本發(fā)明第八實(shí)施例的半導(dǎo)體器件。第一 和第八實(shí)施例之間的區(qū)別如下。
圖15是示出形成了該半導(dǎo)體器件的半導(dǎo)體芯片的剖面圖。 在第八實(shí)施例中，導(dǎo)電部件91通過n-型漂移層4中的絕緣膜90 形成并從第一面到背面穿透n—型漂移層4。導(dǎo)電部件70在一端暴露 于n'型漂移層4的第一面的表面，并電耦合到漏極布線23。此外， 導(dǎo)電部件70在另一端暴露于n'型漂移層4的背面的表面，并電耦合 到背面電極19。例如，這種結(jié)構(gòu)可以按照以下方式制造。首先，在 n'型漂移層4中形成通路孔92,然后在通路孔92的內(nèi)壁上形成絕緣 膜90。最后，用低電阻材料如金屬、摻雜多晶硅、和/或類似物填充 通路孔92。
如上所述，根據(jù)第八實(shí)施例，通過n-型漂移層4中的絕緣膜90 形成的導(dǎo)電部件91被構(gòu)成為布線部分9的一部分。
(修改例)
可以用各種方式對(duì)上述實(shí)施例進(jìn)行修改。例如，溝槽5可以只包 圍LV電路部分1 ，從而LV電路部分1和HV電路部分2可以分別 被溝槽5、 6包圍。
在第三和第四實(shí)施例中，多個(gè)溝槽6、 7的數(shù)量可以根據(jù)所需擊 穿電壓來改變。
在第一、第二和第三實(shí)施例中，可以消除減少n-型漂移層4的內(nèi) 部電阻的n型阱區(qū)20。
盡管這些實(shí)施例中的MOSFET 3是n溝道型，但是MOSFET 3 也可以是p溝道MOSFET。
MOSFET 3可以用其他類型的垂直MOSFET如平面MOSFET(例 如在JP-A-H11-238742中公開的)、溝槽柵MOSFET (例如在對(duì)應(yīng) JP-A-2004-266140的US2004/0173845中公開的)、或者凹型(concave) MOSFET (例如在對(duì)應(yīng)JP-A-H09-293861的US5877527中公開的)來 代替。MOSFET 3可以用其他類型的晶體管如雙極晶體管或IGBT (絕 緣柵雙極晶體管)來代替。在這種情況下，雙極晶體管或IGBT的發(fā) 射極布線對(duì)應(yīng)源極布線18，雙極晶體管或IGBT的集電極布線對(duì)應(yīng)漏 極布線23。
這些改變和修改例應(yīng)該被理解為屬于由所附權(quán)利要求書限定的 本發(fā)明的范圍內(nèi)。
權(quán)利要求
1、一種半導(dǎo)體器件，包括高擊穿電壓晶體管(3)，其包括預(yù)定導(dǎo)電類型的半導(dǎo)體層(4)，該半導(dǎo)體層(4)具有彼此相反的正面和背面，該半導(dǎo)體層(4)包括通過溝槽彼此電隔離的元件部分(8)和布線部分(9)，其中該元件部分(8)具有在該半導(dǎo)體層(4)的正面上的第一布線部件(18)和在該半導(dǎo)體層(4)的背面上的背面電極(19)，該元件部分(8)構(gòu)成為垂直晶體管，其使得電流在該半導(dǎo)體層(4)的厚度方向上在該第一布線部件(18)和該背面電極(19)之間流動(dòng)，其中該背面電極(19)從該元件部分(8)延伸到該布線部分(9)，并且其中該布線部分(9)具有在該半導(dǎo)體層(4)的正面上的第二布線部件(23)和在該半導(dǎo)體層(4)的背面上的該背面電極(19)，該布線部分(9)構(gòu)成為允許電流在該背面電極(19)和該第二布線部件(23)之間流動(dòng)的拉線。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述布線部分(9)還具有將所述半導(dǎo)體層(4)電耦合到所 述背面電極(19)的鍵合線(60)。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述布線部分(9)還具有設(shè)置在形成在所述半導(dǎo)體層(4) 中的通路孔(71)中的導(dǎo)電部件(70)，并且其中所述導(dǎo)電部件(70)將所述背面電極(19)電耦合到所述第 二布線部件(23)。
4、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述布線部分(9)還具有摻雜層(80)，該摻雜層(80)的雜質(zhì)濃度高于所述半導(dǎo)體層(4)的雜質(zhì)濃度，并且其中所述摻雜層(80)將所述背面電極(19)電耦合到所述第二 布線部件(23)。
5、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述布線部分(9)還具有通過形成在所述半導(dǎo)體層(4)中 的通路孔(92)中的絕緣膜(90)設(shè)置的導(dǎo)電部件(91)，并且其中該導(dǎo)電部件(91)將所述背面電極(19)電耦合到所述第二 布線部件(23)。
6、 根據(jù)權(quán)利要求l一5中任一項(xiàng)所述的半導(dǎo)體器件，還包括 低電壓電路部分(1);和高電壓電路部分(2)，其中所述高擊穿電壓晶體管(3)被構(gòu)成為在所述低電壓電路部 分(1)和所述高電壓電路部分(2)之間進(jìn)行功率轉(zhuǎn)換。
7、 一種半導(dǎo)體器件，包括高擊穿電壓晶體管(3)，其包括第一導(dǎo)電類型的半導(dǎo)體層(4)， 該半導(dǎo)體層(4)具有彼此相反的正面和背面，該半導(dǎo)體層(4)包括 通過第一溝槽(6)彼此電隔離的元件部分(8)和布線部分(9)，位于所述半導(dǎo)體層(4)的正面上的第一絕緣膜(17)，該第一絕 緣膜(17)具有第一和第二接觸孔；和位于所述半導(dǎo)體層(4)的背面上的背面電極(19)， 其中所述元件部分(8)包括第二導(dǎo)電類型的溝道層(10)，該溝道層(10)形成到所述 半導(dǎo)體層(4)并暴露于所述半導(dǎo)體層(4)的第一面；第一導(dǎo)電類型的半導(dǎo)體區(qū)(11)，該半導(dǎo)體區(qū)(11)形成在 所述溝道層(10)中并具有高于所述半導(dǎo)體層(4)的雜質(zhì)濃度；形成在所述半導(dǎo)體區(qū)(11)和所述半導(dǎo)體層(4)之間的所述溝道層(10)的露出表面上的柵絕緣膜(15);形成在所述柵絕緣膜(15)上的柵電極(16); 電耦合到所述溝道層(10)的所述半導(dǎo)體區(qū)(11)和接觸區(qū) (12)中的每一個(gè)的第一布線部件(18);和第一導(dǎo)電類型的漏接觸區(qū)(13)，所述漏接觸區(qū)(13)形成 在所述半導(dǎo)體層(4)的背面上并具有高于所述半導(dǎo)體層(4)的雜質(zhì) 濃度，其中所述布線部分(9)包括形成在所述半導(dǎo)體層(4)的正面上的第一接觸區(qū)(21);形成在所述半導(dǎo)體層(4)的背面上的第二接觸區(qū)(22);和 電耦合到所述第一接觸區(qū)(21)的第二布線部件(23)， 其中所述元件部分(8)的所述漏接觸區(qū)(13)通過所述背面電 極(19)電耦合到所述布線部分(9)的所述第二接觸區(qū)(22)，其中所述第一布線部件(18)通過所述第一絕緣膜(17)的所述 第一接觸孔電耦合到所述溝道層(10)的所述半導(dǎo)體區(qū)(11)和所述 接觸區(qū)(12)中的每一個(gè)，并且其中所述第二布線部件(23)通過所述第一絕緣膜(17)的所述 第二接觸孔電耦合到所述布線部分(9)的所述第一接觸區(qū)(21)。
8、 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述元件部分(8)的所述第一布線部件(18)形成在所述 第一絕緣膜(17)上并在第一方向上延伸，并且其中所述布線部分(9)的所述第二布線部件(23)形成在所述 第一絕緣膜(17)上并在與所述第一方向相反的第二方向上延伸。
9、 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，還包括 低電壓電路部分(1);和被所述第一溝槽(6)包圍的高電壓電路部分(2)， 其中所述低電壓電路部分(1)和所述高電壓電路部分(2)共同地被第二溝槽(5)包圍，并且其中所述高擊穿電壓晶體管(3)被構(gòu)成為在所述低電壓電路部 分(1)和所述高電壓電路部分(2)之間進(jìn)行功率轉(zhuǎn)換。
10、 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件， 其中所述第一溝槽(6)包括多個(gè)溝槽。
11、 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述元件部分(8)和所述布線部分(9)共同地被第三溝槽 (7)包圍，并且其中所述背面電極(19)僅位于被所述第三溝槽(7)包圍的區(qū) 域中。
12、 根據(jù)權(quán)利要求9一11中任一項(xiàng)所述的半導(dǎo)體器件，還包括 位于所述半導(dǎo)體層(4)的背面上的第二絕緣膜(40)，該第二絕緣膜(40)具有第一和第二接觸孔，其中所述背面電極(19)通過所述第二絕緣膜(40)的所述第一 接觸孔電耦合到所述元件部分(8)的所述漏接觸區(qū)(13)，并且其中所述背面電極(19)通過所述第二絕緣膜(40)的所述第二 接觸孔電耦合到所述布線部分(9)的所述第二接觸區(qū)(22)。
13、 一種半導(dǎo)體器件，包括 低電壓電路部分(1); 高電壓電路部分(2);高擊穿電壓晶體管(3)，其被構(gòu)成為在所述低電壓電路部分(1) 和所述高電壓電路部分(2)之間進(jìn)行功率轉(zhuǎn)換，所述高擊穿電壓晶 體管(3)包括預(yù)定導(dǎo)電類型的半導(dǎo)體層(4)，該半導(dǎo)體層(4)具有 彼此相反的正面和背面，該半導(dǎo)體層(4)包括被溝槽(6)電隔離的 元件部分(8);和電源布線(52)，其形成在所述半導(dǎo)體層(4)的第一面上并被構(gòu) 成為向所述高電壓電路部分(2)施加電壓，其中所述元件部分(8)具有在所述半導(dǎo)體層(4)的正面上的布 線部件(18)以及在所述半導(dǎo)體層(4)的背面上的引線框架(50), 所述元件部分(8)被構(gòu)成為垂直晶體管，其使電流在所述半導(dǎo)體層 (4)的厚度方向上在所述布線部件(18)和所述引線框架(50)之 間流動(dòng)，其中所述引線框架(50)具有從所述半導(dǎo)體層(4)的背面的邊 緣突出的突起，并且其中所述引線框架(50)的所述突起通過鍵合線(53)電耦合到 所述電源布線(52)。
14、 一種半導(dǎo)體器件，包括 低電壓電路部分(1); 高電壓電路部分(2);高擊穿電壓晶體管(3)，其被構(gòu)成為在所述低電壓電路部分(1) 和所述高電壓電路部分(2)之間進(jìn)行功率轉(zhuǎn)換，所述高擊穿電壓晶 體管(3)包括第一導(dǎo)電類型的半導(dǎo)體層(4)，該半導(dǎo)體層(4)具有 彼此相反的正面和背面，該半導(dǎo)體層(4)包括被溝槽(6)電隔離的 元件部分(8);和電源布線(52),其形成在所述半導(dǎo)體層(4)的第一面上并被構(gòu) 成為向所述高電壓電路部分施加電壓，其中所述元件部分(8)包括第二導(dǎo)電類型的溝道層(10)，該溝道層(10)形成到所述 半導(dǎo)體層(4)并暴露于所述半導(dǎo)體層(4)的第一面；第一導(dǎo)電類型的半導(dǎo)體區(qū)(11)，該半導(dǎo)體區(qū)(11)形成在所述溝道層(10)中并具有高于所述半導(dǎo)體層(4)的雜質(zhì)濃度；形成在所述半導(dǎo)體區(qū)(11)和所述半導(dǎo)體層(4)之間的所述溝道層(10)的露出表面上的柵絕緣膜(15);形成在所述柵絕緣膜(15)上的柵電極(16);電耦合到所述溝道層(10)的所述半導(dǎo)體區(qū)(11)和接觸區(qū)(12)中的每一個(gè)的布線部件(18);第一導(dǎo)電類型的漏接觸區(qū)(13)，該漏接觸區(qū)(13)形成在 所述半導(dǎo)體層(4)的背面上并具有高于所述半導(dǎo)體層(4)的雜質(zhì)濃 度；禾口形成在所述半導(dǎo)體層(4)的背面上并電耦合到所述漏接觸 區(qū)(13)的引線框架(50)，其中所述元件部分(8)被構(gòu)成為垂直晶體管，其使電流在所述 半導(dǎo)體層(4)的厚度方向上在所述布線部件(18)和所述引線框架 (50)之間流動(dòng)，其中所述引線框架(50)具有從所述半導(dǎo)體層(4)的背面的邊 緣突出的突起，并且其中所述引線框架(50)的所述突起通過鍵合線(53)電耦合到 所述電源布線(52)。
15、根據(jù)權(quán)利要求14的半導(dǎo)體器件，還包括 形成在所述半導(dǎo)體層(4)的背面上的絕緣膜(51 )，該絕緣膜(51 ) 具有露出所述元件部分(8)的開口，其中所述引線框架(50)鍵合到該絕緣膜(51)。
全文摘要
一種半導(dǎo)體器件包括具有半導(dǎo)體層(4)的高擊穿電壓晶體管(3)。該半導(dǎo)體層(4)具有元件部分(8)和布線部分(9)。元件部分(8)具有在半導(dǎo)體層(4)的正面上的第一布線(18)和在半導(dǎo)體層(4)的背面上的背面電極(19)。元件部分(8)構(gòu)成為垂直晶體管，使電流在半導(dǎo)體層(4)的厚度方向上在第一布線(18)和背面電極(19)之間流動(dòng)。背面電極(19)延伸到布線部分(9)。布線部分(9)具有在半導(dǎo)體層(4)的正面上的第二布線(23)。提供布線部分(9)和背面電極(19)作為允許電流流到第二布線(23)的拉線。
文檔編號(hào)H01L29/06GK101431102SQ20081017045
公開日2009年5月13日 申請(qǐng)日期2008年11月6日 優(yōu)先權(quán)日2007年11月9日
發(fā)明者山田明, 赤木望 申請(qǐng)人:株式會(huì)社電裝