專利名稱：通過離子注入制造高電壓mos晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種以低電壓CMOS工藝制造高電壓、高過渡頻率的MOS晶體管的方法。
背景技術(shù)：
對于CMOS元件信息容量不斷增加的需求需要電路中持續(xù)更高的封裝密度和更高的速度，及由此產(chǎn)生的線寬、舉例和層厚度的縮減。
縮減線寬同樣要求更低的電源電壓和信號電壓。由于其節(jié)省電能，所以對于數(shù)字元件這是一個優(yōu)點，然而噪聲容限相對大。但是，在模擬高頻電路中噪聲容限是令人關(guān)心的問題?，F(xiàn)代的低電壓CMOS工藝不能經(jīng)受住維護高性能的模擬電路中信噪比所需要的電壓電平。
通過結(jié)合高擊穿電壓與良好的高頻特性，橫向DMOS結(jié)構(gòu)以前被用于例如RF功率放大器。在這些結(jié)構(gòu)中，溝道區(qū)已經(jīng)從例如柵極結(jié)構(gòu)的邊緣擴散。這種構(gòu)造需要額外的退火步驟，由于在許多工藝中熱預算非常受限，所以其可能不與標準的CMOS工藝流程兼容。而且，由于最靠近源極區(qū)自動獲得了最高的溝道摻雜，所以沒有獲得在溝道區(qū)中最佳的摻雜梯度。
借助所謂的延伸漏極技術(shù)可以提高MOS晶體管的擊穿電壓。對于NMOS晶體管，有源區(qū)被限定于p阱區(qū)中。在該區(qū)域中，當漏極電壓增加時，形成n區(qū)以限定可以耗盡的延伸的漏極區(qū)。
通過使用掩埋的N型層可獲得進一步的提高，該N型層具有將晶體管的有源p阱區(qū)與襯底隔離的作用。利用外延與延伸漏極技術(shù)的結(jié)合，這已較早地引入隔離RESURF LDMOS(減小的表面場橫向雙擴散MOS)晶體管中，用于所謂的“高側(cè)驅(qū)動器”應(yīng)用，如在U.S.專利No.5,286,995中公開的。
發(fā)明概述本發(fā)明的一個目的是將有成本效益的、深隔離的n阱工藝與高性能的延伸漏極技術(shù)以及與柵極邊緣高度對準的MOS溝道的形成進行結(jié)合。
這里優(yōu)選的n或p阱形成的方法是離子注入。
制造的結(jié)構(gòu)將顯示出下面的優(yōu)點- 與標準的CMOS制造工藝相兼容，僅需要三次額外的注入和相關(guān)的掩模。與利用外延的技術(shù)相比該制造工藝具有較低的成本。
- 它具有增大的擊穿電壓。在高漏極到源極電壓處延伸的漏極區(qū)將被耗盡，且在柵極邊緣處的最大電場將變的更低。
- 由于短溝道長度所以它具有改進的高頻特性。由于自對準溝道精確度所以該結(jié)構(gòu)可以支持非常短的溝道長度。
- 具有更好的與襯底的噪聲隔離。有源p阱區(qū)的隔離還防止產(chǎn)生“體效應(yīng)”，即當對于N型器件時，對于給定的源電流，柵極偏置必須被設(shè)置為更大的正電壓。
附圖簡述給出附

圖1-14用于僅僅通過例子的方式說明本發(fā)明的實施例，并不應(yīng)該認為成限定。所有的附圖示出在制造工藝不同階段的襯底放大的、示意性剖面圖，并且特別是有些垂直尺寸相對過大。在附圖中- 圖1是具有蝕刻的STI溝槽的p襯底剖面圖；- 圖2是進行CMP之后具有填充的溝槽的所產(chǎn)生結(jié)構(gòu)的剖面圖；- 圖3是說明深n阱注入的襯底剖面圖；- 圖4是在注入額外的高電壓p阱的步驟中的襯底剖面圖；- 圖5是說明用作深n阱的接觸區(qū)的n阱區(qū)注入的襯底剖面圖；- 圖6是說明包括p阱和n阱區(qū)的所產(chǎn)生結(jié)構(gòu)的襯底剖面圖；- 圖7是說明形成溝道區(qū)步驟的襯底剖面圖；- 圖8是說明柵極區(qū)形成的襯底剖面圖；- 圖9是說明利用成角度注入的溝道形成的替換方式的襯底剖面圖；- 圖10是形成注入的延伸漏極區(qū)后的結(jié)構(gòu)剖面圖；- 圖11是說明弱摻雜n區(qū)的注入步驟的襯底剖面圖；- 圖12是說明用作接觸背柵極區(qū)的p+區(qū)注入的襯底剖面圖；
- 圖13是說明源極、漏極和深n阱接觸區(qū)注入的襯底剖面圖，以及- 圖14是說明包括源極、漏極和柵極區(qū)并具有在接觸區(qū)上形成的硅化物的所得結(jié)構(gòu)的剖面圖。
發(fā)明描述以下將描述一個具體的例子，以便理解本發(fā)明相關(guān)技術(shù)。本領(lǐng)域技術(shù)人員公知的那些細節(jié)已被省略。顯然，在該特別的描述中有許多可能脫離具體細節(jié)的本發(fā)明的其它實施例。一個這種例子是通過使所有的摻雜反型的p型器件的制造。
在圖1中，說明了高電阻率的p型硅襯底1，其制備用于淺溝槽隔離(STI)工藝且包括蝕刻的溝槽2。溝槽圍繞其內(nèi)部將形成MOS晶體管的區(qū)域。在溝槽的外部，還制造了蝕刻的區(qū)域，留下同樣延伸圍繞其中將形成晶體管的區(qū)域的未蝕刻的帶。STI襯墊氧化物3已生長于襯底的表面上，并且氮化硅掩模4已被施加到其頂部以便用于隨后的通過氧化硅填充溝槽2，如圖2中所示。完成該氧化物的填充后，分別制作STI氧化物的內(nèi)部和外部區(qū)5′和5″，進行襯底表面的化學機械平面化(CMP)。在CMP步驟之后，薄氧化物6生長于暴露的硅區(qū)上，如圖3中所示。
同樣如圖3中所示，接著施加另一個掩模7，具有在其中將形成MOS晶體管的區(qū)域中的窗口，并且如箭頭9所指示的注入900keV的相對高能量、2×1013cm-2劑量的磷。以常規(guī)方式，在與襯底1表面的法線為例如7°的小傾角方向進行注入，以避免溝道效應(yīng)。該注入在掩模的窗口中產(chǎn)生深n阱11。n阱峰值輪廓的深度是大約1μm，其由注入能量決定。然后移除掩模7。
如圖4所示，然后施加掩模15，以在用于深n阱區(qū)11的前一個掩模7的開口內(nèi)部定義一個開口，該開口例如具有位于內(nèi)部STI氧化物區(qū)5′頂表面的接近中心線處的邊緣。然后以1×1013cm-2的劑量、220keV的能量和7°的傾角按照箭頭17指示注入硼。如此設(shè)置該注入步驟的參數(shù)以制造位于如圖4所示的深n阱11之上的高電壓p阱19。以此方式，p阱19獲得與摻雜區(qū)之外的電子電流和電壓的高度電隔離。此外，在下文中描述的延伸的漏極將保護晶體管的柵極和源極不受p阱的高電壓影響而制造。p阱可以具有位于內(nèi)部STI區(qū)5′的底部表面的接近中心線處的垂直側(cè)。然后移除掩模層15。
作為下一個步驟，根據(jù)圖5施加掩模21。該掩模只在位于深n阱區(qū)11端部正上方的那些區(qū)域中具有開口，包括位于內(nèi)部5′和外部5″STI區(qū)之間的襯底表面的那些部分。按照箭頭23所指示通過掩模的開口注入磷。該注入步驟被分成具有不同特征的三個子步驟。分別為，在第一子步驟中，注入具有摻雜劑量為2×1013cm-2、能量為490keV且傾角為0°的磷，因此它深深滲入襯底。在第二子步驟中，磷具有4×1012cm-2的劑量、140keV的能量和7°的傾角，在第三子步驟中為3.7×1012cm-2、50keV和7°。因此該注入產(chǎn)生位于內(nèi)部和外部STI區(qū)5′、5″之間的p襯底表面區(qū)域中的相對高n摻雜區(qū)25，并向下延伸到深n阱11，作為用于深n阱的接觸栓塞。移除掩模層21之后的結(jié)果示出于圖6中。n+型接觸區(qū)將被注入到這些栓塞區(qū)的頂部，用于將偏置電壓連接到深n阱11，以下將對其描述。當將器件的制造合并到標準CMOS工藝流程內(nèi)時，該n型摻雜步驟與n阱形成相同。
接著描述在形成柵極和相關(guān)的溝道中的兩個可選方案。第一個可選方案開始于根據(jù)圖7通過施加掩模27形成溝道。該掩模暴露了在內(nèi)部STI氧化物區(qū)5′和接著將設(shè)置柵極的區(qū)域之間延伸的帶狀區(qū)，該區(qū)域也在內(nèi)部STI氧化物區(qū)上延伸一段距離。按照箭頭29所示，該注入被分成兩個子步驟。在第一子步驟中只有硼用于注入，且在第二子步驟中使用二氟化硼B(yǎng)F2。這些注入的特征是僅對于硼，摻雜劑量為6×1012cm-2、能量為60keV且傾角為7°，對應(yīng)地，對于二氟化硼為5×1012cm-2、50keV和7°。該注入生成p摻雜的溝道區(qū)31，與內(nèi)部STI場氧化區(qū)5′的內(nèi)邊緣自對準。然后移除掩模27。在該階段中，形成了用于器件的所有所需要的阱區(qū)，并且從整個表面剝除薄氧化物6。完成以上描述的每一個注入步驟之前在暴露區(qū)中已更新了該氧化物層。
然后，如圖8所示，薄柵氧化物33生長于襯底的整個表面上，并且用于柵極的高摻雜多晶硅層被沉積于其頂部上。掩模(未示出)用于定義柵極35。在圖8的剖面圖中，示出兩個對稱設(shè)置的柵極區(qū)，或是兩個單獨的MOS晶體管的部分，或是連接以形成單個、連接的區(qū)域且之后屬于同一MOS晶體管。通過穿過掩模開口的蝕刻制造這些柵極，并接著移除掩模。保持位于柵極外部的薄柵氧化層，目的是保護防止在柵極和源極/漏極之間擊穿。
在第二個可選方案中，如圖9所示，在柵極形成后進行溝道注入。如圖8所示例的，后一個步驟與以上描述的相同，但現(xiàn)在排除了p溝道區(qū)域。對于后續(xù)的溝道形成，延伸到柵極35的中心線的掩模37用于保護漏極區(qū)。硼的成角度注入36用于在將結(jié)的邊緣置于柵極35下面。該方法的優(yōu)點在于對由注入能量和角度確定的溝道長度的改進的控制。在相對于襯底表面法線的四個獨立的方向中，這里傾角可以選擇為基本上48°，即，以所謂的四方布置獲得該傾角。另外在兩個子步驟中進行注入，第一子步驟使用6×1012cm-2的劑量和60keV的能量，第二子步驟使用4×1012cm-2的劑量和10keV的能量。
進行溝道形成的這兩個可選方案中的任何一個后，隨即施加新的掩模39，具有基本上中心地置于p阱19的上方的窗口，其邊緣位于柵極區(qū)35的頂部，如圖10所示。接著，按照箭頭41所指示的將磷注入到窗口中，以如上所限定的四方結(jié)構(gòu)，以6×1012cm-2的摻雜劑量、50keV的粒子能量和10°的傾角進行注入。注入的結(jié)果是延伸的漏極區(qū)45，其是弱摻雜的n區(qū)，該弱摻雜的n區(qū)位于表面處、p阱中的中心且從柵極區(qū)35的一側(cè)延伸，在示出的例子中是在柵極區(qū)35之間且部分位于柵極區(qū)35的下面，該摻雜區(qū)具有相對小的深度。
如圖11中所示，移除掩模39之后，施加新的掩模47以制備n摻雜的輕摻雜的漏極和弱摻雜n區(qū)的袋狀(pocket)注入，掩模的開口限定了要設(shè)置源極、漏極和下沉連接的位置。因此，以四方結(jié)構(gòu)首先注入劑量為5×1012cm-2、能量為30keV和傾角為10°的磷，接著同樣以四方結(jié)構(gòu)注入劑量為2×1014cm-2、能量為20keV和傾角為7°的砷，按照箭頭49指示進行注入。分別用于源極、漏極和下沉的所得的n區(qū)域51、53和55同樣示出于圖11中。然后移除掩模47。
關(guān)于源極、漏極和下沉區(qū)的注入，薄氧化物通常沉積于暴露的區(qū)域中?，F(xiàn)在還沉積氮化硅，未示出所有的步驟。然后通過各向異性刻蝕移除大多數(shù)的氮化物，僅留下柵極區(qū)的側(cè)壁上的間隔物56。如圖12所示，然后進行利用掩模57的另一個選擇步驟，接著在掩模的開口中進行硼的p+型注入，由箭頭59所指示。注入的特征數(shù)據(jù)是劑量為2×1015cm-2、能量為5keV和四方傾角為7°。結(jié)果，獲得了與溝道區(qū)61的接觸。在標準CMOS工藝流程中，該注入與p+源極/漏極注入相同。然后移除掩模57。
之后，施加用于合并的n+注入和擴散的掩模63?，F(xiàn)在如圖13中由箭頭65所指示的注入砷，產(chǎn)生源極51、漏極53和下沉55區(qū)域的最終的形狀。在該情況下對應(yīng)的注入特征是4×1015cm-2、60keV和7°的四方傾角。
移除掩模63后的最終結(jié)構(gòu)示出于圖14中。在注入的柵極、源極、漏極和下沉區(qū)的頂部上生成硅化物層、金屬-硅化合物層是具有優(yōu)勢的。通過例如利用Salicide(自對準硅化)工藝，硅化物變得與較早形成的間隔物自對準，并且也縮減了到覆蓋的區(qū)域的串聯(lián)電阻。之后，施加到柵極、源極、漏極和下沉區(qū)的接觸。如上所述，p襯底表面區(qū)域中的相對高的n摻雜區(qū)25用作深n阱的接觸區(qū)。因此，通過為n區(qū)25頂部上的下沉接觸提供正電壓+Vcc，由p阱19、深n阱11和p襯底1限定的寄生pnp晶體管變?yōu)榉聪蚱珘?，其提高了MOS結(jié)構(gòu)的隔離特性。
權(quán)利要求
1.一種制造高電壓、高速度MOS晶體管的方法，包括如下步驟-在第一導電類型的半導體襯底(1)中形成第二導電類型的掩埋的第一阱區(qū)(11)，-在襯底表面與第一阱區(qū)(11)之間形成第一導電類型的第二阱區(qū)(19)，-在第二阱區(qū)(19)內(nèi)形成第一導電類型的溝道區(qū)(31)，-在襯底(1)的表面上形成柵極區(qū)(35)，-在第二阱區(qū)(19)內(nèi)形成弱摻雜的延伸漏極區(qū)(45)，以及-形成具有第二導電類型重摻雜的源極、漏極和下沉區(qū)(51、53、55)，該源極區(qū)形成于溝道區(qū)(31)之內(nèi)，其特征在于-通過高能量注入形成第一阱區(qū)(11)，以使第一阱區(qū)(11)位于襯底(1)的深處，-通過高能量注入形成第二阱區(qū)(19)，以使第二阱區(qū)(19)位于襯底(1)的表面與第一阱區(qū)(11)之間，-通過離子注入形成從襯底(1)表面延伸到第一阱區(qū)(11)的第二導電類型的接觸栓塞(25)，-通過離子注入形成溝道區(qū)(31)，并且-通過離子注入形成延伸的漏極區(qū)(45)。
2.根據(jù)權(quán)利要求1的方法，其特征在于通過磷的離子注入形成第一阱區(qū)(11)。
3.根據(jù)權(quán)利要求1或2的方法，其特征在于通過硼的離子注入形成第二阱區(qū)(19)。
4.根據(jù)權(quán)利要求3的方法，其特征在于以基本上1013cm-2的劑量、基本上220keV的能量和以注入方向相對于垂至于襯底(1)表面的方向成基本上7°的角度進行硼的離子注入。
5.根據(jù)權(quán)利要求1-4任何一項的方法，其特征在于在三個連續(xù)的步驟中通過磷的離子注入形成接觸栓塞(25)。
6.根據(jù)權(quán)利要求5的方法，其特征在于第一步驟包括以基本上2×1013cm-2的劑量、基本上490keV的能量以及襯底(1)相對于注入方向傾斜基本上0°的角度進行磷的注入，第二步驟包括以基本上4×1013cm-2的劑量、基本上140keV的能量以及襯底(1)相對于注入方向傾斜基本上7°的角度進行磷的注入，第三步驟包括以基本上3.7×1013cm-2的劑量、基本上50keV的能量以及襯底(1)相對于注入方向傾斜基本上7°的角度進行磷的注入。
7.根據(jù)權(quán)利要求1-6任何一項的方法，其特征在于在連續(xù)的步驟中通過硼和二氟化硼的離子注入形成溝道區(qū)(31)。
8.根據(jù)權(quán)利要求7的方法，其特征在于第一步驟包括以基本上6×1012cm-2的劑量、基本上60keV的能量以及襯底(1)相對于注入方向傾斜基本上7°的角度注入硼，第二步驟包括以基本上5×1012cm-2的劑量、基本上50keV的能量以及襯底(1)相對于注入方向傾斜基本上7°的角度注入二氟化硼。
9.根據(jù)權(quán)利要求1-8任何一項的方法，其特征在于通過磷的離子注入形成延伸的漏極區(qū)(45)。
10.根據(jù)權(quán)利要求9方法，其特征在于以基本上6×1012cm-2的劑量、基本上50keV的能量以及襯底(1)相對于注入方向傾斜基本上10°的角度，并且以四方結(jié)構(gòu)旋轉(zhuǎn)至四個對稱的方向來進行磷的注入。
全文摘要
一種用于制造高電壓、高頻MOS晶體管的方法，該方法結(jié)合深n阱和p阱工藝以及延伸的漏極區(qū)(45)和溝道區(qū)(31)的形成，該溝道具有短的長度并與柵極邊緣很好地對準。深n阱(11)和p阱(19)都是通過離子注入形成的。該方法與標準CMOS工藝兼容，提供了低制造成本、提高了的擊穿電壓、更好的整體高頻性能，并防止了由p阱的隔離產(chǎn)生的“體效應(yīng)”。
文檔編號H01L21/265GK1602544SQ02824555
公開日2005年3月30日 申請日期2002年12月5日 優(yōu)先權(quán)日2001年12月11日
發(fā)明者P·奧洛夫松 申請人:因芬尼昂技術(shù)股份公司