專利名稱：用于具有最小圖案密度要求的半導(dǎo)體技術(shù)的電感和電容元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在具有最小圖案密度要求的先進半導(dǎo)體技術(shù)中的電感和電容元件的加工以及包含這些元件的半導(dǎo)體器件。
常規(guī)的半導(dǎo)體器件典型地包括通常為摻雜的單晶硅的半導(dǎo)體襯底和多個依次形成的電介質(zhì)層以及導(dǎo)電圖案。集成電路形成為包含多個導(dǎo)電圖案，該導(dǎo)電圖案包含由布線間間隔(inter-wiring spacing)隔開的導(dǎo)線。典型地，不同層上的導(dǎo)電圖案通過填充貫穿絕緣層的過孔的導(dǎo)電插塞(plug)而電連接。隨著器件尺寸縮小到亞微米級，包含五級或者更多級金屬化(moralization)的半導(dǎo)體芯片變得更加盛行。
由于在過去的幾年中電子裝置的小型化，因而可以在更小的體積中集成更多的功能。通過IC技術(shù)領(lǐng)域中的上述改進，使得這種集成成為可能。IC技術(shù)領(lǐng)域中的改進和市場上對通信領(lǐng)域例如移動電話領(lǐng)域中的電子產(chǎn)品的需求相結(jié)合，帶來了例如其中使用象線圈和變壓器的平面電感元件的集成射頻(RF)電路。這種電路的應(yīng)用將出現(xiàn)在例如無線通信裝置例如蜂窩電話和無線LAN站中。
使用偽(dummy)結(jié)構(gòu)或者瓦面(tilling)結(jié)構(gòu)，其也稱為stud，來分別提高或者減小各自空的或者大的金屬區(qū)域中的圖案密度。瓦面結(jié)構(gòu)在以下幾點上改善了可制造性1)改善的平坦性擴大了在隨后層的處理中光刻的工藝窗口。
2)提高了化學(xué)機械拋光(CMP)去除速率的均勻性，而且變得與使用的圖案(掩模組)無關(guān)。
3)通過避免大面積的這種(經(jīng)常易碎的)材料提高了低k電介質(zhì)的整體性。
眾所周知，如Conference Esscirc 2001年報第496-499頁WouterDe Cock和Michiel Steyaert的“A CMOS 10 GHz Voltage Controlled LC-Oscillator with integrated high-Q inductor”中所述，為了插入偽結(jié)構(gòu)從而使不同的層盡可能地平坦，并且減小進一步的處理過程中低k材料的退化。插入偽結(jié)構(gòu)，尤其是對于RF電路來說，在線圈內(nèi)部和周圍引入了小結(jié)構(gòu)。這些結(jié)構(gòu)的缺點是由電感器磁場在偽結(jié)構(gòu)中引起的渦流會增加電感器的電阻損耗，并且由此使線圈的品質(zhì)因數(shù)Q退化。這就是為什么通常避免在電感器附近形成偽結(jié)構(gòu)的原因。因為電感器可以相當(dāng)大，所以保持沒有偽結(jié)構(gòu)的區(qū)域也相對大。這對CMP工藝窗口有嚴重的后果。
本發(fā)明的目的是提供一種半導(dǎo)體器件例如集成電路中的高品質(zhì)電感元件及其制造方法，該元件以最小的圖案密度要求進行處理。高品質(zhì)電感器優(yōu)選具有大的品質(zhì)因數(shù)(Q)、足夠大的電感、相對低的電阻并且與其上形成電感器的襯底的低電容性耦合。
通過根據(jù)本發(fā)明的方法和器件實現(xiàn)了上述目的。
本發(fā)明的優(yōu)點是該高品質(zhì)電感元件可以和高品質(zhì)電容元件相結(jié)合。
在一個方面，本發(fā)明提供包括多個層的半導(dǎo)體器件，該半導(dǎo)體器件包括具有第一主表面的襯底，在該襯底的第一主表面上制造的電感元件，該電感元件包括至少一根導(dǎo)線，以及在至少一層中的多個瓦面結(jié)構(gòu)，其中該多個瓦面結(jié)構(gòu)電連接在一起，并且布置成幾何圖案，以便基本上抑制在瓦面結(jié)構(gòu)中由電感元件中的電流引起像電流。
通過使用這種瓦面結(jié)構(gòu)，上述半導(dǎo)體器件的優(yōu)點是獲得具有更高品質(zhì)因數(shù)的電感元件。對于以最小圖案密度要求處理的電感元件，多個瓦面結(jié)構(gòu)優(yōu)選布置成圖案以獲得好的品質(zhì)因數(shù)，優(yōu)選獲得可以實現(xiàn)的最佳品質(zhì)因數(shù)。
該瓦面結(jié)構(gòu)由瓦面結(jié)構(gòu)材料制成，例如金屬。多個瓦面結(jié)構(gòu)可以布置成圖案，從而在更靠近電感元件、磁場更高的區(qū)域內(nèi)瓦面結(jié)構(gòu)材料的量小于遠離電感元件的區(qū)域內(nèi)瓦面結(jié)構(gòu)材料的量。這樣，在線圈中心獲得高密度圖案，而在靠近電感器路徑之處獲得低密度圖案，該圖案將較小地影響電感元件的品質(zhì)因數(shù)。
瓦面結(jié)構(gòu)可以位于不同層，每層的瓦面結(jié)構(gòu)布置成幾何圖案，以便基本上抑制在瓦面結(jié)構(gòu)中由電感元件中的電流引起像電流。在兩個不同層中的瓦面結(jié)構(gòu)的幾何圖案可以形狀和/或取向不同，也可以相同。不同層的瓦面結(jié)構(gòu)可以彼此電連接。
瓦面結(jié)構(gòu)可以連接到DC電壓。該DC電壓可以是地電壓。
瓦面結(jié)構(gòu)可以是多個細長的元件，例如具有指狀?；蛘?，瓦面結(jié)構(gòu)可以是多個基本上是三角形的元件。瓦面結(jié)構(gòu)的元件可以局部取向為垂直于電感元件的至少一根導(dǎo)線。
在至少一層中的幾何圖案可以是放射狀圖案。
根據(jù)本發(fā)明的半導(dǎo)體器件可以還包括接地屏蔽，用于將電感元件與其它層屏蔽開。該其它層可以是襯底。
半導(dǎo)體器件可以還包括連接裝置，將多個瓦面結(jié)構(gòu)與接地屏蔽電連接而不產(chǎn)生導(dǎo)電回路。
電感元件的導(dǎo)線可以布置成螺旋線。電感元件的導(dǎo)線布置成單匝電感器。
瓦面結(jié)構(gòu)可以形成在直接在電感元件下面的區(qū)域之外的區(qū)域中。
根據(jù)本發(fā)明的半導(dǎo)體器件可以還帶有另外的無源元件，例如電容元件。電容元件可以包括兩個電容器電極，電容器電極中的至少一個由多個瓦面結(jié)構(gòu)形成。由多個瓦面結(jié)構(gòu)形成的電容器電極可以導(dǎo)致電感器附近的導(dǎo)電材料例如金屬或多晶硅(可能是硅化的多晶硅)或者有源區(qū)域的密度遵守先進IC技術(shù)的設(shè)計規(guī)則。
電容元件的一個電容器電極可以由接地屏蔽來形成。
可以優(yōu)化電容元件與電感元件的集成以遵守先進硅技術(shù)中的金屬圖案密度。
電容元件和電感元件之間的距離可以足夠大以避免它們之間顯著的邊緣耦合(fringe coupling)。在基本上平行于襯底第一主表面的方向上電容元件和電感元件之間的距離與在基本上垂直于襯底第一主表面的方向上電容器板之間的距離相比較大，例如是該距離的兩倍或者更多?；蛘?，在基本上平行于襯底第一主表面的方向上電容元件和電感元件之間的距離與在基本上垂直于襯底第一主表面的方向上電感元件和接地屏蔽之間的距離相比可以較大，例如是該距離的兩倍或者更多。
電容元件和電感元件之間的距離與電容器板之間的距離相比較大，至少是10倍或者更大，并且與電感器和它的接地屏蔽之間的距離相比較大，至少是2倍或者更大。
在第二方面，本發(fā)明提供一種方法，用于在包括多個層的半導(dǎo)體器件中提供電感元件，該方法包括提供具有第一主表面的襯底，
在襯底的第一主表面上形成電感元件，該電感元件包括至少一根導(dǎo)線，在至少一層提供多個瓦面結(jié)構(gòu)，其中該多個瓦面結(jié)構(gòu)電連接在一起，并且布置成幾何圖案，以便基本上抑制在瓦面結(jié)構(gòu)中由電感元件中的電流引起像電流。
結(jié)合通過例子的方式圖示本發(fā)明原理的附圖，從下面的詳細說明中，本發(fā)明的這些和其它特性、特征和優(yōu)點將變得顯而易見。這些說明只是為了舉例，而不是限定本發(fā)明的范圍。以下引述的參考圖稱為附圖。


圖1是根據(jù)本發(fā)明實施例的半導(dǎo)體器件的示意性局部透明的頂視圖，該半導(dǎo)體器件包括單匝電感元件和多個指狀瓦面結(jié)構(gòu)圖案層，只能看見一個指狀瓦面結(jié)構(gòu)圖案層；圖2是圖1的半導(dǎo)體器件的垂直截面；圖3是根據(jù)本發(fā)明第二實施例包括單匝電感元件和放射狀瓦面結(jié)構(gòu)圖案的半導(dǎo)體器件的示意性頂視圖；圖4是根據(jù)本發(fā)明第三實施例包括雙匝電感元件和瓦面結(jié)構(gòu)圖案的半導(dǎo)體器件的示意性頂視圖；圖5是根據(jù)本發(fā)明第四實施例包括單匝電感元件和瓦面結(jié)構(gòu)圖案的半導(dǎo)體器件的示意性頂視圖；圖6是根據(jù)本發(fā)明另外的實施例包括彎曲的電感器的電感元件的示意性頂視圖；圖7和圖8示出用于根據(jù)本發(fā)明使用的瓦面結(jié)構(gòu)圖案的其它實施例；
圖9示出根據(jù)本發(fā)明實施例具有單匝電感元件的瓦面結(jié)構(gòu)圖案的另一個實施例；圖10是根據(jù)本發(fā)明另外的實施例構(gòu)圖在電感器區(qū)域中的電容器的頂視圖；圖11是圖10的器件的垂直截面；圖12和圖13示出根據(jù)本發(fā)明另外的實施例構(gòu)圖在電感器區(qū)域中的電容器的另外的實施例；圖14示出根據(jù)本發(fā)明另外的實施例可以用于電感器區(qū)域中的邊緣(fringe)電容器。
在不同的附圖中，相同的附圖標記代表相同或者類似的元件。
將參考特定的實施例并參考特定的附圖描述本發(fā)明，但是本發(fā)明不局限于該實施例和附圖，而是僅由權(quán)利要求書來限定。所述的附圖是示意性的，而不是限制性的。在附圖中，為了說明，一些元件的尺寸可以被夸大并且沒有按比例繪制。在本說明書和權(quán)利要求書中使用的術(shù)語“包括”不排除其它的元件或者步驟。當(dāng)指單數(shù)名詞而使用非限定性或者限定性冠詞例如“a”或“an”、“the”時，除非特別指出，否則就包括多個該名詞。
此外，在說明書和權(quán)利要求書中使用術(shù)語第一、第二、第三等等來分辨類似的元件，而不是必然地說明順次或者按時間順序。應(yīng)當(dāng)理解，這樣使用的術(shù)語在適當(dāng)條件下可以互相變化，而且這里描述的本發(fā)明的實施例可以按照這里描述或者示出的順序以外的順序來操作。
而且，在說明書和權(quán)利要求書中使用術(shù)語頂部、底部、上面、下面等等用于解釋，而不是必然地說明相對位置。應(yīng)當(dāng)理解，這樣使用的術(shù)語在適當(dāng)條件下可以互相變化，而且這里描述的本發(fā)明的實施例可以按照這里描述或者示出的方向以外的其他方向來操作。
根據(jù)本發(fā)明第一實施例，在襯底上提供包括電感元件的半導(dǎo)體器件，該半導(dǎo)體器件包括多個層。在本發(fā)明的實施例中，術(shù)語“襯底”可以包括任何底層材料或者可以使用或可在其上形成器件、電路或外延層的材料。在其他可選擇的實施例中，該“襯底”可以包括例如象摻雜的硅、砷化鎵(GaAs)、磷化砷鎵(GaAsP)、磷化銦(InP)、鍺(Ge)或鍺硅(SiGe)襯底的半導(dǎo)體襯底?！耙r底”除了半導(dǎo)體襯底部分之外，還可以包括例如絕緣層象SiO2或Si3N4層。因此，術(shù)語襯底還包括玻璃上的硅、藍寶石上的硅襯底。由此，術(shù)語“襯底”通常用于定義位于感興趣的層或者部分之下的層的元件。而且，“襯底”可以是其上形成層的任何其它基底，例如玻璃或金屬層。在下文中，將主要參照硅加工工藝進行說明，但是技術(shù)人員可以理解，可以基于其它的半導(dǎo)體材料體系來實施本發(fā)明，而且技術(shù)人員可以選擇適當(dāng)?shù)牟牧献鳛橐韵滤鲭娊橘|(zhì)和導(dǎo)電材料的等價物。
在一方面，電感元件可以是平坦或非平坦的單匝電感器，或者包含多匝的平坦或非平坦的螺旋電感器。電感元件的形狀可以是圓形、方形、六邊形、八邊形、彎曲形，或者電感元件可以具有任何適當(dāng)?shù)钠渌螤睢ｋ姼衅鞯牟季€可以在兩層或者更多金屬層通常是頂部金屬層上延伸，這些頂部金屬層是最遠離襯底的金屬層。螺旋電感器的尺寸可以是幾百平方微米或者更小。對于本技術(shù)，典型地在40μm2和500μm2之間。電感元件可以包括單根導(dǎo)線或者多根導(dǎo)線段。
在襯底和電感元件之間，可以提供多個導(dǎo)電和絕緣層。而且，如果電感元件在兩層或者更多金屬層上延伸，那么在電感元件的兩層之間，提供至少一層絕緣層。
在半導(dǎo)體器件的至少一層中，提供偽元件或者瓦面結(jié)構(gòu)。這些瓦面結(jié)構(gòu)可以用于防止在執(zhí)行拋光工藝例如CMP時的凹陷和/或分層。和現(xiàn)有技術(shù)中已知的小柱子(pillar)彼此隔開的偽結(jié)構(gòu)相反，根據(jù)本發(fā)明的瓦面結(jié)構(gòu)的所有或者主要部分彼此電連接，并且布置成幾何圖案，以便形成瓦面結(jié)構(gòu)圖案。而且，瓦面結(jié)構(gòu)圖案具有這種形狀，從而基本上抑制在瓦面結(jié)構(gòu)圖案中由于流過電感元件的導(dǎo)體的電流而引起像電流。瓦面結(jié)構(gòu)圖案可以是例如格柵，該格柵由被狹縫局部分隔的局部分開的導(dǎo)線的集合組成。瓦面結(jié)構(gòu)圖案的所有導(dǎo)線彼此電連接并連接到DC電壓，例如連接到地電壓(0伏)。瓦面結(jié)構(gòu)圖案的導(dǎo)線優(yōu)選不跨過電感器路徑。
圖1示出根據(jù)本發(fā)明的半導(dǎo)體器件10的局部透明的頂視圖。半導(dǎo)體器件10由多層構(gòu)成，并且包括電感元件11。圖1的半導(dǎo)體器件10的電感元件11由單圈導(dǎo)電元件構(gòu)成。但是，本發(fā)明不局限于此。在電感元件11的內(nèi)部區(qū)域，提供多個瓦面結(jié)構(gòu)。在所示的實施例中，瓦面結(jié)構(gòu)由細長的金屬條12構(gòu)成，該金屬條12通過互連條13而彼此連接，由此形成指狀或者梳狀瓦面結(jié)構(gòu)圖案14。
圖2示出圖1的半導(dǎo)體器件10在圖1中用II-II′表示的位置的垂直截面。在襯底20上提供多個層。那些層包括導(dǎo)電和絕緣層。
在所示的實施例中，瓦面結(jié)構(gòu)圖案14形成在多個連續(xù)的金屬層M1、M2、M3、M4中。事實上，在需要時，瓦面結(jié)構(gòu)圖案14可以形成在每一層中。下面的表1示出根據(jù)本發(fā)明的5層金屬層工藝的例子。
表1也就是說，對于所述的5層金屬層工藝，電感元件11由最頂部的金屬層、金屬5形成。在最頂部的金屬層M5和襯底20之間，提供多個瓦面結(jié)構(gòu)圖案層，包括金屬1、金屬2、金屬3和金屬4。在所示的實施例中，在不同層的每個瓦面結(jié)構(gòu)圖案具有相同的形狀和相同的取向。但是，本發(fā)明不局限于此在不同層的瓦面結(jié)構(gòu)可以具有相同的形狀，但是具有不同的取向，或者它們甚至可以具有不同的形狀，只要瓦面結(jié)構(gòu)圖案的形狀基本上抑制在瓦面結(jié)構(gòu)中由電感元件11中的電流引起像電流。正如從圖1可以看出，在一個金屬層上瓦面結(jié)構(gòu)圖案14的所有細長的金屬條12通過互連條13彼此電連接?；旧显谕呙娼Y(jié)構(gòu)圖案14的中心而不是其末端設(shè)置互連條13是有益的，因為如果在末端設(shè)置，則形成其中會產(chǎn)生像電流的導(dǎo)電路徑的可能性增加。而且，不同金屬層的所有瓦面結(jié)構(gòu)圖案14通過過孔21而彼此電連接。在每兩層金屬層之間，設(shè)置絕緣層。
從圖2可以看出，瓦面結(jié)果圖案14不橫跨設(shè)置電感元件11的襯底20上面的位置。
根據(jù)本發(fā)明的實施例，接地屏蔽22，優(yōu)選為構(gòu)圖的接地屏蔽可以利用絕緣層例如氧化硅層制造在襯底20的界面上面或附近，該襯底是例如象硅襯底層的半導(dǎo)體層。構(gòu)圖的接地屏蔽22可以是局部隔離的導(dǎo)線的集合構(gòu)成的格柵，該局部隔離的導(dǎo)線由狹縫局部隔開并且共同接地。優(yōu)選地，接地屏蔽格柵中的每根導(dǎo)線定位成與其上的電感元件11中的導(dǎo)線段成直角。在這種情況下，構(gòu)圖的接地屏蔽不允許流過電感元件11的電流產(chǎn)生的磁通變化引起的反向電流或渦流的流動。盡管通常優(yōu)選構(gòu)圖接地屏蔽22使得接地屏蔽22的所有導(dǎo)線取向為與電感元件11的導(dǎo)線垂直，但是利用其它圖案也可以獲得接地屏蔽像(image)的顯著縮小。
接地屏蔽22加工在下層中，典型地在硅化的多晶硅或金屬1中；在上面的表1給出的例子中，它加工在硅化的多晶硅中。屏蔽線布在電感器路徑下面，而且造成接地屏蔽22和電感元件11之間的寄生電容器，并因而導(dǎo)致諧振頻率減小。因此，接地屏蔽層優(yōu)選被布置得盡可能遠離電感器層，以減小寄生電容。
隔開接地屏蔽的相鄰導(dǎo)線的狹縫優(yōu)選與導(dǎo)線的寬度相比非常窄。結(jié)果，構(gòu)圖的接地屏蔽仍然阻止電感元件的電場線穿透到襯底。因此，電感元件的性能不因為電場穿透到襯底中引起的損失而降低，而且減小了在電感器和其它附近的電路元件之間通過襯底的耦合。優(yōu)選地，接地屏蔽的厚度遠小于感興趣的頻率時的透入深度(skindepth)，以避免磁場的衰減和電感元件的有效電感的減小。
在所述的實施例中，瓦面結(jié)構(gòu)圖案14位于接地屏蔽22和電感元件11之間。在其它實施例中，盡管沒有描繪出，但是所有或者部分瓦面結(jié)構(gòu)圖案14可以位于電感元件11上面，從而電感元件11位于接地屏蔽22和至少一個瓦面結(jié)構(gòu)圖案14之間。所有瓦面結(jié)構(gòu)圖案14都連接到相同的DC電位。因此，避免了不同瓦面結(jié)構(gòu)圖案層之間的電容性效應(yīng)。優(yōu)選地，瓦面結(jié)構(gòu)圖案14連接到設(shè)置在電感元件11下面的接地屏蔽。電感器寄生電容由電感元件11和接地屏蔽22之間的電容控制。瓦面結(jié)構(gòu)圖案14使得可以連接接地屏蔽22附近的電感器內(nèi)部的所有金屬，而不產(chǎn)生導(dǎo)電回路。因此，瓦面結(jié)構(gòu)圖案避免寄生電容效應(yīng)。
當(dāng)使用瓦面結(jié)構(gòu)圖案時，例如上面提出的金屬圖案，電感器寄生電容還受瓦面結(jié)構(gòu)圖案14的金屬圖案和電感元件11之間的邊緣電容的影響。圖1示出根據(jù)本發(fā)明的單匝電感元件11和瓦面結(jié)構(gòu)圖案14的頂視圖。如前所述，電感元件11和接地屏蔽22(圖1中沒有示出，但是在圖2中表示了)之間的距離D1應(yīng)該被優(yōu)化，即應(yīng)該盡量大，以避免電感元件11和接地屏蔽22之間的寄生電容。而且，當(dāng)盡可能考慮技術(shù)要求所允許的最小圖案密度時，電感元件11和瓦面結(jié)構(gòu)圖案14之間的距離D2也應(yīng)該被優(yōu)化。這意味著瓦面結(jié)構(gòu)圖案14被設(shè)置成盡可能靠近電感元件11的中心，并由此如設(shè)計規(guī)則(金屬到金屬之間最大距離的要求)允許的那樣地盡可能遠離電感元件11的導(dǎo)線。
在圖1中，瓦面結(jié)構(gòu)圖案14的形狀是指狀或梳狀的，即該圖案包括多條基本上平行的線12，所述基本上平行的線12通過基本上垂直于所述多條平行線12并且位于相同的平面中的另外的線13而使它們所有都彼此連接。
根據(jù)本發(fā)明，同樣防止大感應(yīng)電流流動的任何其它形狀的瓦面結(jié)構(gòu)圖案14也是有效的。圖3中示出另一個實施例，圖3示出用于瓦面結(jié)構(gòu)圖案的放射狀圖案30。由于放射狀圖案，形成瓦面結(jié)構(gòu)圖案30的所有導(dǎo)線31基本上在圖案的中心點電連接。在圖3所示的實施例中，電感元件11由多根導(dǎo)線段構(gòu)成。放射狀圖案30和圖3所示的八邊形電感元件11相結(jié)合的優(yōu)點是，放射狀圖案30的每個細長條31設(shè)置成局部地垂直于電感元件11最近的導(dǎo)電段。因為瓦面結(jié)構(gòu)的導(dǎo)線局部地垂直于電感元件11的線段，所以瓦面結(jié)構(gòu)30不允許通過電感器的磁通變化感應(yīng)的反向電流的流動。因此，電感元件的性能不被這種感應(yīng)的反向電流降低，如同具有常規(guī)的偽結(jié)構(gòu)的情況。不旨在將涉及放射狀圖案30的本發(fā)明實施例限制為放射狀圖案30與八邊形電感元件11的組合放射狀圖案30可以和任何適當(dāng)形狀的電感元件11一起使用，例如基本上是圓形或者螺旋形電感元件。
圖4示出雙匝矩形電感元件11，以及在該電感元件11的中心區(qū)域的相應(yīng)構(gòu)圖的瓦面結(jié)構(gòu)。瓦面結(jié)構(gòu)圖案40的導(dǎo)線12取向為基本上垂直于電感元件11的導(dǎo)線。而且，瓦面結(jié)構(gòu)圖案40的所有導(dǎo)線12都彼此電連接。
盡管通常優(yōu)選在構(gòu)圖的瓦面結(jié)構(gòu)中布置導(dǎo)線，從而它們?nèi)∠驗榇怪庇陔姼性械膶?dǎo)線，但是用其它的圖案同樣可以獲得好的結(jié)果。例如圖1的實施例或者圖5的實施例都示出包括平行導(dǎo)線的瓦面結(jié)構(gòu)圖案的例子。這種類型的圖案對于螺旋電感器來說不是最佳的，因為它們包含取向為平行于或者基本上平行于電感元件的導(dǎo)線的導(dǎo)線。然而，因為這些圖案仍然抑制像電流的流動，因此它們遠遠優(yōu)于現(xiàn)有技術(shù)中分離的偽元件。要注意到，這些圖案在與圖6所示的彎曲電感器結(jié)合時可以非常有效。
到目前為止，僅僅給出了具有瓦面結(jié)構(gòu)圖案的條形導(dǎo)電部分的實施例。但是，其它的形狀也是可以的。例如，在圖7所示的實施例中，瓦面結(jié)構(gòu)70由三角形金屬片71組成。所有那些三角形金屬片71通過互連條72電連接在一起。使用這種三角形金屬片的優(yōu)點在于三角形尖端和電感元件之間的電容較小，并且在磁場更高(更靠近電感元件)的電感元件附近的金屬量較小。
由于真正的三角形金屬片71難于實現(xiàn)，所以這種三角形可以近似為圖8所示臺階式(stepwise)的三角形。瓦面結(jié)構(gòu)圖案的三角形部分還可以用于圖9所示的放射狀圖案。這種三角形或者近似三角形的瓦面結(jié)構(gòu)圖案的優(yōu)點在于三角形71或者近似三角形81的尖端與電感元件11之間的電容減小。而且，電感元件磁場更高的附近的金屬量減少。
與現(xiàn)有技術(shù)中分離的偽元件不同，由于具有線狀或三角形或者任何其它適當(dāng)形狀的不同瓦面結(jié)構(gòu)彼此連接，所以該電感元件的Q因數(shù)提高。
通常，電容器和電感器一起在硅中加工以形成LC槽的變壓器。根據(jù)本發(fā)明，可以在電感元件附近加工電容器，而與電感器無關(guān)或者有關(guān)。由于電感元件附近主要是指電感器線圈包圍的區(qū)域以及環(huán)繞線圈的區(qū)域，其中如果有接地屏蔽，則該線圈內(nèi)部和外部的兩個區(qū)域就通過接地屏蔽連接在一起。
根據(jù)本發(fā)明，用于瓦面結(jié)構(gòu)圖案層的形狀可以用于在電感元件附近建立電容元件。瓦面結(jié)構(gòu)圖案層的形狀如上所述，它可以包括基本上抑制由于電流流過電感元件的導(dǎo)體而在瓦面結(jié)構(gòu)圖案中引起像電流的任何圖案。
圖10、圖11、圖12、圖13和圖14示出根據(jù)本發(fā)明在電感器附近加工的電容元件看上去相似的實施例。
圖10示出構(gòu)圖在電感元件11中的電容元件100的頂視圖。電容元件100包括兩個電容器端子或者電容器板101、102。一個電容器端子或者電容器板101可以由上述瓦面結(jié)構(gòu)圖案層形成，例如指狀或梳狀結(jié)構(gòu)。另一個電容器端子或者電容器板102可以由如上所述的另外的瓦面結(jié)構(gòu)圖案層來形成，或者由接地屏蔽來形成。在呈現(xiàn)的實施例中，第二電容器端子或者電容器板102具有與第一電容器端子或者電容器板101相同的指狀或者梳狀結(jié)構(gòu)，而且形成在(優(yōu)選構(gòu)圖的)接地屏蔽111上。在圖11中呈現(xiàn)圖10的實施例的垂直截面。在這個實施例中，第一電容器端子或電容器板101具有與第二電容器端子或電容器板102相同的形狀，而且兩個電容器端子或電容器板101、102都位于彼此的正上方。這稱為交疊指狀電容器(overlap fingeredcapacitor)。每個瓦面結(jié)構(gòu)圖案層的電容器指部不橫跨電感器路徑。
圖12和13以頂視圖和垂直截面分別示出根據(jù)本發(fā)明的電容元件的第二實施例。它示出其中兩個電容器端子或電容器板121、122具有基本上相同的形狀、但是取向不同的實施例。在這個實施例中不存在接地屏蔽。
圖14示出根據(jù)本發(fā)明的電容元件的第三實施例的截面。電容器端子不形成兩個分離的電容器板。相反，呈現(xiàn)的電容元件具有兩個電容器端子，每個電容器端子都由瓦面結(jié)構(gòu)圖案不同層的多個指部形成。在圖14的垂直截面中表示為白色正方形的所有指部形成第一電容器端子，而在圖14中表示為畫陰影的正方形的所有指部形成第二電容器端子。
由于根據(jù)本發(fā)明實施例的電容元件的形狀，在電容元件中由電感元件的磁場感應(yīng)的、并且抵消該磁場的電流的量被最小化。
因此，根據(jù)本發(fā)明的瓦面結(jié)構(gòu)金屬圖案可以用于形成電容元件的至少一個板或者端子，而且現(xiàn)有技術(shù)已知的柱狀瓦面結(jié)構(gòu)不用在電感元件的附近。
構(gòu)圖的電容元件與電感元件之間的距離必須足夠大以避免它們之間顯著的邊緣(fringe)耦合，例如它們之間的距離至少比最小金屬寬度大50倍。構(gòu)圖的電容元件與電感元件之間的距離必須比電感元件與其接地平面或者如果存在接地屏蔽就與其接地屏蔽之間的距離(在本技術(shù)中大約是5μm)更大，例如電容元件與電感元件之間的距離可以是電感元件與其接地屏蔽之間的距離的兩倍或者更多，即，對于本技術(shù)來說大約是10μm或更多。
本發(fā)明尤其關(guān)注具有大半徑的電感元件，即半徑足夠大，因而可以在電感元件的中心區(qū)域放置東西的電感元件。這種大電感器是圖案密度要求所關(guān)注的電感器，因為當(dāng)電感器大時，節(jié)省半導(dǎo)體面積例如硅面積是更大的問題。而且，對于大電感器，可以在不改變電感器的寄生電容的情況下，更容易地在電感器附近區(qū)域內(nèi)設(shè)計電容器。
如果加工成有源器件例如在有源區(qū)域上的多晶硅或者加工成電感器區(qū)域內(nèi)的二極管時，電容器可以是可變的。
下面的表2和表3給出在標準CMOS工藝中分配給這里所述的電感元件、電容元件和屏蔽的不同電極的層的例子。
表2
表3本領(lǐng)域技術(shù)人員可以理解本發(fā)明的原理不局限于直線螺旋電感器，而可以一般性地應(yīng)用于任何幾何布置的螺旋電感器，例如六邊形、五邊形、八邊形和彎曲的螺旋電感器。它既可以應(yīng)用于單匝電感器也可以應(yīng)用于多匝電感器。
上述用于形成瓦面結(jié)構(gòu)圖案層和用于構(gòu)圖的電容器層的加工步驟在本領(lǐng)域中是眾所周知的，因此這里不再進一步地強調(diào)?？梢允褂萌魏芜m當(dāng)?shù)膶?dǎo)電材料，例如多晶硅，或者金屬例如銅、銅合金或者鋁。用于金屬層之間的絕緣層的材料最優(yōu)選氧化硅或者低k電介質(zhì)材料，例如在互連技術(shù)中采用的大量不同的適當(dāng)?shù)蚹電介質(zhì)材料中的任何一種，例如有機低k材料象苯并環(huán)丁烯(BCB)、SILK、FLARE，或者無機電介質(zhì)低k材料象甲基倍半硅氧烷(MSQ)、氫倍半硅氧烷(HSQ)、SiOF。對于使用的本技術(shù)，該層的優(yōu)選厚度大約是500nm。
應(yīng)該理解，盡管在這里對于根據(jù)本發(fā)明的器件討論了優(yōu)選實施例、特定結(jié)構(gòu)和配置以及材料，但是可以在不脫離本發(fā)明范圍和精神的情況下進行形式和細節(jié)上的各種變化和修改。例如，盡管在所述實施例中的電感器使用了在單層上延伸的布線，但是也可以使用在兩層或者更多層上延伸的多層的實現(xiàn)。
權(quán)利要求
1.包括多個層的半導(dǎo)體器件(10)，該半導(dǎo)體器件(10)包括具有第一主表面的襯底(20)，在該襯底(20)的所述第一主表面上制造的電感元件(11)，該電感元件(11)包括至少一根導(dǎo)線，在至少一層中的多個瓦面結(jié)構(gòu)，其中該多個瓦面結(jié)構(gòu)電連接在一起，并且布置成幾何圖案(14)，以便基本上抑制在所述瓦面結(jié)構(gòu)中由所述電感元件(11)中的電流引起像電流。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，該瓦面結(jié)構(gòu)由瓦面結(jié)構(gòu)材料制成，其中該多個瓦面結(jié)構(gòu)布置成圖案，從而在更靠近所述電感元件(11)的區(qū)域中的瓦面結(jié)構(gòu)材料的量小于遠離所述電感元件(11)的區(qū)域中的瓦面結(jié)構(gòu)材料的量。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，其中該瓦面結(jié)構(gòu)位于不同的層，每層的瓦面結(jié)構(gòu)布置成幾何圖案(14)，以便基本上抑制在所述瓦面結(jié)構(gòu)中由所述電感元件(11)中的電流引起像電流。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件(10)，其中在兩個不同層中的瓦面結(jié)構(gòu)的幾何圖案(14)的形狀和/或取向不同。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件(10)，其中在不同層的所述瓦面結(jié)構(gòu)彼此電連接(13)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，其中該瓦面結(jié)構(gòu)連接到DC電壓。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，其中該瓦面結(jié)構(gòu)是多個細長的元件(12)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，其中該瓦面結(jié)構(gòu)是多個基本上三角形的元件(71)。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件(10)，其中該瓦面結(jié)構(gòu)的元件(31)局部取向為垂直于所述電感元件(11)的所述至少一根導(dǎo)線。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件(10)，其中該瓦面結(jié)構(gòu)的元件(31)局部取向為垂直于所述電感元件(11)的所述至少一根導(dǎo)線。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，還包括用于將所述電感元件(11)與其它層屏蔽開的接地屏蔽(22)。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件(10)，其中該其它層是襯底。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件(10)，還包括連接裝置(21)，將該多個瓦面結(jié)構(gòu)與所述接地屏蔽(22)電連接而不產(chǎn)生導(dǎo)電回路。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，其中該瓦面結(jié)構(gòu)形成在直接在所述電感元件(11)下面的區(qū)域之外的區(qū)域內(nèi)。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件(10)，還設(shè)置有另外的無源元件。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件(10)，其中該另外的無源元件是電容元件(100)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件(10)，其中該電容元件(100)包括兩個電容器電極(101、102)，所述電容器電極中的至少一個由多個瓦面結(jié)構(gòu)形成。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件(10)，其中由多個瓦面結(jié)構(gòu)形成的電容器電極導(dǎo)致所述電感器附近的金屬或多晶硅或者有源區(qū)域密度遵守先進IC技術(shù)的設(shè)計規(guī)則。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件(10)，其中所述電容元件(100)的一個電容器電極由所述接地屏蔽(111)形成。
20.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件(10)，其中最優(yōu)化所述電容元件(100)與所述電感元件(11)的集成，以遵守先進硅技術(shù)中的金屬圖案密度。
21.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件(10)，其中所述電容元件(100)和所述電感元件(11)之間的距離足夠大以避免它們之間顯著的邊緣耦合。
22.一種用于在包括多個層的半導(dǎo)體器件中提供電感元件的方法，該方法包括提供具有第一主表面的襯底，在該襯底的該第一主表面上形成電感元件，該電感元件包括至少一根導(dǎo)線，在至少一層中提供多個瓦面結(jié)構(gòu)，其中該多個瓦面結(jié)構(gòu)電連接在一起，并且布置成幾何圖案，以便基本上抑制在所述瓦面結(jié)構(gòu)中由所述電感元件中的電流引起像電流。
全文摘要
本發(fā)明提供一種包括多個層的半導(dǎo)體器件，該半導(dǎo)體器件包括具有第一主表面的襯底，在該襯底的第一主表面上制造的電感元件，該電感元件包括至少一根導(dǎo)線，以及在至少一層中的多個瓦面結(jié)構(gòu)，其中該多個瓦面結(jié)構(gòu)電連接在一起，并且布置成幾何圖案，以便基本上抑制在瓦面結(jié)構(gòu)中由電感元件中的電流引起像電流。上述半導(dǎo)體器件的優(yōu)點在于，通過使用這種瓦面結(jié)構(gòu)，獲得了品質(zhì)因數(shù)改善了的電感元件。本發(fā)明還提供一種用于在包括多個層的半導(dǎo)體器件中提供電感元件的方法。
文檔編號H01F41/04GK1826670SQ200480021000
公開日2006年8月30日 申請日期2004年7月15日 優(yōu)先權(quán)日2003年7月23日
發(fā)明者塞利娜·J·德切韋里, 韋伯·D·范諾爾特 申請人:皇家飛利浦電子股份有限公司