專利名稱：具有不同晶格常數(shù)材料的半導(dǎo)體結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本公開主要涉及半導(dǎo)體，并且更具體地，涉及具有不同晶格常數(shù)材料的半導(dǎo)體結(jié)構(gòu)及其形成方法。
背景技術(shù)：
已經(jīng)公知應(yīng)變硅(SS)技術(shù)相對(duì)于體硅可將溝道載流子遷移率增加30-60％。目前，將3.5μm數(shù)量級(jí)的厚緩變與緩沖層用于SS器件，以在Si晶片上產(chǎn)生具有低螺旋位錯(cuò)(TD)密度的弛豫(relaxed)SiGe。在弛豫SiGe上外延生長(zhǎng)的薄應(yīng)變Si層在應(yīng)變溝道器件中提供高的載流子遷移率。TD對(duì)SS器件性能造成威脅，例如，包括縮短、不希望的泄漏電流等問題。
為了解決SS技術(shù)中螺旋位錯(cuò)的問題，現(xiàn)有技術(shù)包括在半導(dǎo)體結(jié)構(gòu)的溝道區(qū)域中插入SiGeC層。插入該SiGeC層抑制了SiGeC/SiGe界面處的TD，其中，該TD沿該界面移動(dòng)，而不是垂直傳播?，F(xiàn)有技術(shù)還包括在SiGe中插入Si層，和在SiGe中插入氧化層，二者都試圖形成TD隔離結(jié)構(gòu)。然而，仍然需要對(duì)于這些現(xiàn)有技術(shù)的改進(jìn)。
此外，需要應(yīng)變(strained)溝道器件，因?yàn)閼?yīng)變半導(dǎo)體中增強(qiáng)的電荷載流子遷移率導(dǎo)致提高的器件性能。然而，應(yīng)變半導(dǎo)體器件難于制造，這是由于優(yōu)選材料(例如，SiGe)的襯底的不可獲得性造成的，在該材料上淀積應(yīng)變層(例如，Si)。已經(jīng)提出許多技術(shù)在常規(guī)的Si襯底上制造SiGe的“虛擬襯底”，包括例如，使用漸變的Ge濃度與淀積層的CMP。然而，后者的技術(shù)使用晶片邊緣終止缺陷，這對(duì)于靠近晶片中心的缺陷是有問題的。對(duì)于更大直徑的晶片，這將變得更加嚴(yán)重。
因此，希望一種改進(jìn)的半導(dǎo)體結(jié)構(gòu)及其制造方法。

發(fā)明內(nèi)容
根據(jù)本公開的一個(gè)實(shí)施例，一種半導(dǎo)體結(jié)構(gòu)包括襯底，該襯底包含具有第一晶格常數(shù)的第一弛豫半導(dǎo)體材料。半導(dǎo)體器件層覆蓋該襯底，其中，該半導(dǎo)體器件層包括具有不同于第一晶格常數(shù)的第二晶格常數(shù)的第二弛豫半導(dǎo)體材料。最后，介電層插入在該襯底與該半導(dǎo)體器件層之間，其中，該介電層包括循序過渡帶(Programmed TransitionZone)，其安置在該介電層中，用于在第一晶格常數(shù)和第二晶格常數(shù)間過渡。該循序過渡帶包括多個(gè)層，該多個(gè)層中的鄰接層具有不同的晶格常數(shù)，鄰接層中的一個(gè)具有超過形成缺陷所必需的第一臨界厚度的第一厚度，鄰接層的另一個(gè)具有未超過第二臨界厚度的第二厚度。該多個(gè)層的每一鄰接層形成界面，用于促使該過渡帶中的缺陷遷移至并終止于該循序過渡帶的邊緣。還公開了一種制造該半導(dǎo)體結(jié)構(gòu)的方法。
附圖簡(jiǎn)介本公開公開的實(shí)施例通過示例說明，并且不受附圖的限制，在附圖中，相同的引用號(hào)標(biāo)識(shí)相同的元件，其中

圖1為根據(jù)本公開的一個(gè)實(shí)施例的半導(dǎo)體結(jié)構(gòu)的一部分的剖視圖，該半導(dǎo)體結(jié)構(gòu)將在半導(dǎo)體襯底上制造，并具有第一與第二介電層；圖2為在該第二介電層中形成有源區(qū)開口后，圖1的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖；圖3為在該第一介電層中形成襯底孔后，圖2的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖；圖4為將第一半導(dǎo)體材料淀積至該襯底孔中后，圖3的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖；圖5為將第二材料淀積在該襯底孔中的第一半導(dǎo)體材料上后，圖4的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖，其中，形成了第二材料鄰接第一材料的界面；圖6為根據(jù)本公開的一個(gè)實(shí)施例，在對(duì)于第一與第二介電層選擇性地外延淀積了多個(gè)材料層，以形成循序過渡帶之后，圖5的半導(dǎo)體襯底的該部分的剖視圖。
圖7為最上面的半導(dǎo)體器件層平坦化之后，圖6的半導(dǎo)體襯底的該部分的剖視圖；圖8為根據(jù)本公開的實(shí)施例，在將應(yīng)變材料層外延淀積在該平坦化的半導(dǎo)體器件層上后，圖7的半導(dǎo)體襯底的該部分的剖視圖；圖9為根據(jù)本公開的實(shí)施例，在利用半導(dǎo)體器件層和應(yīng)變材料層制造常規(guī)的MOSFET后，圖8的半導(dǎo)體襯底的該部分的剖視圖；圖10為包括利用根據(jù)本公開的實(shí)施例的方法制造的半導(dǎo)體MOSFET的半導(dǎo)體結(jié)構(gòu)的一部分的剖視圖，其在圖1至圖9中概述；圖11根據(jù)本發(fā)明的另一實(shí)施例，在平面化的半導(dǎo)體器件層上具有應(yīng)變材料層的半導(dǎo)體襯底的一部分的剖視圖。
技術(shù)人員明白，圖中各元件是出于簡(jiǎn)明的目的表示，并不一定按比例繪制。例如，圖中一些元件的尺寸相對(duì)于其它元件可能夸大，以便于理解本公開的各實(shí)施例。
具體實(shí)施例方式
根據(jù)本公開的實(shí)施例，諸如SiGeC或SiC或Si的插入層與T形隔離或反斜面隔離(ISI)的組合為SS器件有效地降低了SiGe基層和對(duì)應(yīng)的應(yīng)變Si層中的螺旋位錯(cuò)。在一個(gè)實(shí)施例中，已經(jīng)顯示出SiGe基層中的插入層(例如，iGeC，SiC或Si等)動(dòng)態(tài)地將螺旋位錯(cuò)降低至每平方厘米小于105的數(shù)量級(jí)，約為1.20μm的逐漸緩變的SiGe/SiGeC層利用空白晶片。此外，通過以有效的方式對(duì)于SS器件插入具有“T”形和ISI隔離的層，這些實(shí)施例能夠獲得極大降低的TD，以增大溝槽角度并產(chǎn)生更淺的槽，并且因此降低SiGe基層的厚度，以有效地縮放器件尺寸，并提高SS器件性能和可靠性。
因此，本公開的實(shí)施例實(shí)際上降低了對(duì)于厚SiGe緩沖層的需求。此外，該“T”形與ISI隔離方法增加了襯底上有源器件面積，同時(shí)降低了SS器件中的缺陷密度。此外，通過分別使用反斜面隔離與T形隔離的更寬角度和更淺的槽，可進(jìn)一步降低該SiGe基層的厚度。
現(xiàn)在參考各個(gè)附圖，圖1為根據(jù)本公開的一個(gè)實(shí)施例在半導(dǎo)體襯底上制造的半導(dǎo)體結(jié)構(gòu)的一部分的剖視圖，其具有第一與第二介電層。具體地，半導(dǎo)體結(jié)構(gòu)10的一部分在半導(dǎo)體襯底12上制造，并且分別具有第一介電層和第二介電層(14，16)?？衫冒雽?dǎo)體器件制造的通用方法，例如LPCVD，PECVD，熱氧化法等，淀積或生長(zhǎng)該第一與第二介電層(14，16)。在一個(gè)實(shí)施例中，襯底12包括Si襯底。然而，在替換實(shí)施例中，襯底12還可以包括其它材料，例如SiGe、GaAs、InP、AlAs等。此外，對(duì)于高質(zhì)量半導(dǎo)體器件制造，襯底12包括具有非常低的缺陷濃度的弛豫單晶材料。
仍然參考圖1，介電層16包括一種材料，選擇其使得可對(duì)于介電層14的材料選擇性地蝕刻。例如，在襯底12包括Si的材料系統(tǒng)中，介電層14可包括二氧化硅，具有約為3000-4000埃數(shù)量級(jí)的厚度，并且介電層16可包括氮化硅，具有約為500埃數(shù)量級(jí)的厚度。
圖2為在該第二介電層16中形成有源區(qū)開口后，圖1的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖。具體地，圖2表示在介電層16中選擇性地圖案化并蝕刻有源區(qū)18后的半導(dǎo)體結(jié)構(gòu)10。可利用普通公知的光刻圖案化與蝕刻工藝實(shí)現(xiàn)介電層16的圖案化與蝕刻。
圖3為在該第一介電層中形成襯底孔后，圖2的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖。具體地，圖3表示在介電層14中，還在介電層16的有源區(qū)開口18的區(qū)域中選擇性地圖案化并蝕刻襯底孔20后的半導(dǎo)體結(jié)構(gòu)10?？衫霉墓饪虉D案化與蝕刻工藝實(shí)現(xiàn)圖案化與蝕刻。
圖4為將第一半導(dǎo)體材料淀積至該襯底孔中后，圖3的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖。更具體地，圖4表示在襯底孔20中淀積半導(dǎo)體材料22后的半導(dǎo)體結(jié)構(gòu)10?？蓪⒉牧?2外延淀積在襯底孔20中的襯底材料12之上。此外，材料22包括具有不同于襯底材料12的晶格常數(shù)的材料。
例如，在一個(gè)實(shí)施例中，襯底材料12包括Si，并且半導(dǎo)體材料22包括SiGe。由于材料22的晶格常數(shù)不同于襯底材料12，則在外延淀積材料22時(shí)施加了應(yīng)變。還將材料22淀積至希望的厚度，其中，該希望的厚度超過了形成缺陷的臨界厚度，以弛豫形成缺陷23的應(yīng)變。此外，選擇性地進(jìn)行半導(dǎo)體材料22的淀積，使得沒有材料22淀積在介電層14或介電層16上?？衫弥T如RPCVD、LPCVD、UHCVD、PECVD、PACVD或RTCVD的普通方法淀積材料22。
圖5為將第二材料淀積在該襯底孔中的第一半導(dǎo)體材料上后，圖4的半導(dǎo)體結(jié)構(gòu)的該部分的剖視圖，其中，形成了第二材料鄰接第一材料的界面。具體地，圖5表示在材料22上淀積材料24后的半導(dǎo)體結(jié)構(gòu)10，從而在第二材料24鄰接第二材料22的位置形成界面25。在一個(gè)實(shí)施例中，材料24對(duì)于層14的介電材料和層16的介電材料選擇性地外延淀積在材料22上。此外，選擇材料24具有不同于材料22的晶格常數(shù)。例如，在半導(dǎo)體結(jié)構(gòu)10包括Si襯底12并且材料22為SiGe的實(shí)施例中，材料24可包括SiGeC、SiC、Si等。此外，界面25促使材料22中的缺陷遷移至并終止于襯底孔20的邊緣，否則其將在后面的外延淀積過程中向上傳播。
圖6為根據(jù)本公開的一個(gè)實(shí)施例，在對(duì)于第一與第二介電層選擇性地外延淀積了多個(gè)材料層，以形成循序過渡帶(programmed transitionzone)之后，圖5的半導(dǎo)體襯底的該部分的剖視圖。更具體地，圖6表示對(duì)于介電層14和介電層16選擇性地外延淀積了材料層26、28、30、32和34之后的半導(dǎo)體結(jié)構(gòu)10，其中，材料層26、28、30、32和34形成循序過渡帶33。層22、24、26、28、30和32為過渡層。選擇層22、24、26、28、30和32的材料，使得由于襯底材料12與半導(dǎo)體器件層34間的晶格常數(shù)差造成的應(yīng)變完全在該循序過渡帶中消除，并且所有的缺陷在該循序過渡帶中終止。
在一個(gè)實(shí)施例中，對(duì)于襯底12包括Si的材料系統(tǒng)，層22、26、30和34可包括具有約為30％數(shù)量級(jí)的Ge原子濃度的SiGe層。此外，層24、28和32可包括SiGeC層，其具有約為25％數(shù)量級(jí)的Ge原子濃度，并且還具有約為3％數(shù)量級(jí)的C原子濃度。此外，對(duì)于循序過渡帶中的各種層沒有必要是相同成分或相同晶格常數(shù)。選擇這些層的材料使得該循序過渡帶實(shí)際上完全消除單晶襯底材料12與單晶半導(dǎo)體器件層34之間的應(yīng)變。
圖7為最上面的半導(dǎo)體器件層平坦化之后，圖6的半導(dǎo)體襯底的該部分的剖視圖。也就是，圖7表示平坦化半導(dǎo)體器件層34后的半導(dǎo)體結(jié)構(gòu)10?？衫贸Ｒ?guī)的半導(dǎo)體器件制造與平坦化技術(shù)，例如CMP或等離子凹蝕，實(shí)現(xiàn)層34的平坦化。在優(yōu)選實(shí)施例中，半導(dǎo)體器件34的上表面相對(duì)于介電層16的上表面輕微下凹。
圖8為根據(jù)本公開的實(shí)施例，在將應(yīng)變材料層外延淀積在該平坦化的半導(dǎo)體器件層上后，圖7的半導(dǎo)體襯底的該部分的剖視圖。更具體地，圖8表示應(yīng)變材料層36外延淀積至半導(dǎo)體器件層34上之后的半導(dǎo)體結(jié)構(gòu)10。此外，利用常規(guī)的半導(dǎo)體器件制造技術(shù)，例如LPCVD或RTCVD，將應(yīng)變材料層36選擇性地淀積至介電層16。
在一個(gè)實(shí)施例中，對(duì)于半導(dǎo)體器件層34包括具有約為30-35％數(shù)量級(jí)的Ge原子濃度的SiGe的材料系統(tǒng)，應(yīng)變材料層36包括Si。此外，應(yīng)變材料層36的厚度必須小于層36的材料的臨界層厚度，在該厚度上，將在層36中形成消除應(yīng)變的缺陷。對(duì)于上述材料系統(tǒng)，在SiGe中約為30-35％原子濃度的Ge的弛豫半導(dǎo)體器件層34上的Si應(yīng)變層36的典型厚度處于小于150的數(shù)量級(jí)。
圖9為根據(jù)本公開的實(shí)施例，在利用半導(dǎo)體器件層和應(yīng)變材料層制造常規(guī)的MOSFET后，圖8的半導(dǎo)體襯底的該部分的剖視圖。具體地，圖9表示制造常規(guī)的MOSFET器件38之后的半導(dǎo)體結(jié)構(gòu)10，器件38利用半導(dǎo)體器件層34和應(yīng)變材料層36。在制造MOSFET器件38中，柵極介電材料40生長(zhǎng)或淀積至應(yīng)變材料層36。然后柵極電極材料42淀積至柵極介電材料40上，并利用常規(guī)的半導(dǎo)體器件制造方法，例如光刻圖案與蝕刻，將其形成圖案并蝕刻。然后形成擴(kuò)展注入?yún)^(qū)44，并且利用現(xiàn)有半導(dǎo)體器件制造方法制造側(cè)壁隔片46。接下來，然后形成深源極/漏極區(qū)。
在圖9的MOSFET器件38中，應(yīng)變層36形成該MOSFET器件的溝道。與利用具有無應(yīng)變溝道的標(biāo)準(zhǔn)淺槽隔離制造的MOSFET器件相比，應(yīng)變層36中的電荷載流子的增加的遷移率為該MOSFET器件導(dǎo)致了提高的性能。
圖10為包括利用根據(jù)本公開的實(shí)施例的方法制造的半導(dǎo)體MOSFET的半導(dǎo)體結(jié)構(gòu)的一部分的剖視圖，其在圖1至圖9中概述。具體地，圖10表示半導(dǎo)體結(jié)構(gòu)100，其包括利用對(duì)于圖1至9概述和討論的方法制造的MOSFET器件50、52和54。在半導(dǎo)體結(jié)構(gòu)100中，接縫35位于半導(dǎo)體器件層34淀積在相鄰器件50與52以形成共享源極/漏極器件電極的位置。盡管圖10顯示MOSFET直接位于循序過渡帶之上，但這不是必需的。也就是，MOFET可在器件層34中的任何位置。
仍然參考圖10，顯示了硅化物區(qū)60，其中，已經(jīng)利用常規(guī)的硅化物工藝技術(shù)形成了硅化物區(qū)60。器件50與52的共享源極/漏極器件電極上的區(qū)域60中的硅化物最小化了由于接縫35造成的任何電阻。圖10的解釋顯示根據(jù)本發(fā)明的實(shí)施例制造的相鄰器件可進(jìn)一步按照與當(dāng)前器件布局方法實(shí)際上類似的方式與公共源極/漏極器件集成。
圖11為根據(jù)本公開的另一實(shí)施例，在平面化的半導(dǎo)體器件層上具有應(yīng)變材料層的半導(dǎo)體襯底的一部分的剖視圖。更具體地，圖11表示一種替換實(shí)施例，其包括已經(jīng)利用類似于上面討論并在圖1至圖8中說明的工藝的方法制造的半導(dǎo)體結(jié)構(gòu)150。不是進(jìn)行兩次掩模處理形成首先在圖3中表示的“T”形結(jié)構(gòu)，而是使用單次蝕刻工藝。該替換實(shí)施例包括單次蝕刻工藝，其首先蝕刻介電層16，然后在介電層14中繼續(xù)蝕刻，同時(shí)使該工藝在介電層14中形成傾斜的側(cè)面21(反斜面隔離)如上所述淀積層22、24、26、28、30、32和34，用于在襯底材料12和半導(dǎo)體器件層34間形成循序過渡帶33。選擇層22、24、26、28、30、32和34中的材料，使得由于晶格常數(shù)差造成的襯底材料12與半導(dǎo)體器件34間應(yīng)變?cè)谘蜻^渡帶33中完全消除，并且消除應(yīng)變的所有缺陷在該循序過渡帶33中終止。然后在完全弛豫的半導(dǎo)體器件層34上淀積應(yīng)變材料層36，如上所述，該材料是針對(duì)介電層16進(jìn)行選擇的。此外，圖11的實(shí)施例示例了不同的隔離結(jié)構(gòu)，例如包括反斜面隔離，如何也適用于此處公開的結(jié)構(gòu)，以最小化或者消除由于應(yīng)變弛豫造成的缺陷。
根據(jù)本公開的實(shí)施例，一種半導(dǎo)體結(jié)構(gòu)包括具有第一晶格常數(shù)的第一弛豫半導(dǎo)體材料的襯底。半導(dǎo)體器件層覆蓋該襯底，其中，該半導(dǎo)體器件層包括具有不同于第一晶格常數(shù)的第二晶格常數(shù)的第二弛豫半導(dǎo)體材料。該半導(dǎo)體結(jié)構(gòu)還包括介于該襯底與該半導(dǎo)體器件層之間的介電層。該介電層包括該介電層中的循序過渡帶，用于在第一晶格常數(shù)與第二晶格常數(shù)間過渡。
該循序過渡帶包括多個(gè)層。該多個(gè)層的鄰接層具有不同的晶格常數(shù)，其中，鄰接層中的一個(gè)具有超過形成缺陷所必需的第一臨界厚度的第一厚度，鄰接層的另一個(gè)具有未超過第二臨界厚度的第二厚度。該多個(gè)層的每一鄰接層形成界面，用于促使該過渡帶中的缺陷遷移至并終止于該循序過渡帶的邊緣。
在一個(gè)實(shí)施例中，該多個(gè)層的至少一個(gè)鄰接對(duì)的材料成分不同于該多個(gè)層的所有其它對(duì)。在另一實(shí)施例中，該多個(gè)層可進(jìn)一步包括多對(duì)過渡層，每一對(duì)過渡層的第一個(gè)包括預(yù)定百分比的鍺，其中，該預(yù)定百分比在至少兩對(duì)過渡層間變化。
在一個(gè)實(shí)施例中，該循序過渡帶包括孔，其具有實(shí)際上垂直于該襯底的側(cè)壁。在另一實(shí)施例中，該循序過渡帶包括孔，其具有傾斜的并以非90度的角度與該襯底相交的側(cè)壁。
除了上面之外，根據(jù)本公開的另一實(shí)施例，該半導(dǎo)體結(jié)構(gòu)還包括覆蓋該半導(dǎo)體器件層的應(yīng)變材料層。該應(yīng)變材料層具有小于其臨界厚度的厚度，以最小化缺陷并保持應(yīng)變。該半導(dǎo)體結(jié)構(gòu)可進(jìn)一步包括覆蓋該應(yīng)變材料層的晶體管控制電極，和與該應(yīng)變材料層相鄰放置的晶體管電流電極，該應(yīng)變材料層充當(dāng)該晶體管的溝道。
在本公開的又一實(shí)施例中，一種半導(dǎo)體器件結(jié)構(gòu)包括襯底裝置、介電層裝置以及半導(dǎo)體器件層裝置。該襯底裝置包括具有第一晶格常數(shù)的第一弛豫材料。該介電層裝置包括用于限定循序過渡帶的開口，以從具有第一晶格常數(shù)的第一弛豫材料向不同晶格常數(shù)的材料過渡。該循序過渡帶包括多個(gè)層，每一層具有不同于該多個(gè)層的任何鄰接層的成分，以形成界面，用于促使缺陷遷移至并終止于該循序過渡帶的邊緣。該多個(gè)層的預(yù)定交替層具有超過使其材料形成缺陷的臨界厚度的厚度，用于消除應(yīng)變。最后，該多個(gè)層的中間層具有未超過使其材料成分產(chǎn)生應(yīng)變的臨界厚度的厚度，其中，該多個(gè)層的上層實(shí)際上無缺陷。該半導(dǎo)體器件層裝置覆蓋至少該循序過渡帶，并且進(jìn)一步包括具有第二晶格常數(shù)的第二弛豫材料，其為不同晶格常數(shù)的材料。
前面段落中的半導(dǎo)體器件結(jié)構(gòu)可進(jìn)一步包括覆蓋該半導(dǎo)體層裝置的應(yīng)變材料層裝置，該應(yīng)變材料層裝置為該半導(dǎo)體結(jié)構(gòu)的元件充當(dāng)具有增加的載流子遷移率的材料。在一個(gè)實(shí)施例中，該應(yīng)變材料層裝置包括應(yīng)變硅。此外，該半導(dǎo)體器件可進(jìn)一步包括覆蓋該應(yīng)變材料層裝置的晶體管控制電極裝置，和在該半導(dǎo)體器件層裝置中形成的電流電極裝置，其與該晶體管控制電極相鄰放置，以形成晶體管，其中，該應(yīng)變材料層裝置充當(dāng)該晶體管的溝道。
更進(jìn)一步地，在前面段落的半導(dǎo)體器件結(jié)構(gòu)的實(shí)施例中，該循序過渡帶可進(jìn)一步包括該多層的第一層覆蓋該襯底裝置并且包括硅鍺、砷化鎵和砷化鋁之一；該多層的第二層覆蓋該多層的第一層，并且包括碳化硅鍺、碳化硅、硅、硅鍺、砷化鎵和砷化鋁之一；該多層的第三層覆蓋該多層的第二層，并且包括碳化硅鍺、碳化硅、硅、硅鍺、砷化鎵和砷化鋁之一；該多層的第四層覆蓋該多層的第三層，并且包括硅鍺、砷化鎵和砷化鋁之一；以及該多層的一個(gè)或多個(gè)附加層覆蓋該多層的第四層，該一個(gè)或多個(gè)附加層的最后一層實(shí)際上無缺陷。
該半導(dǎo)體器件結(jié)構(gòu)的循序過渡帶可進(jìn)一步包括在該介電層裝置中形成的孔，該孔具有與該襯底裝置非正交的側(cè)壁。該半導(dǎo)體結(jié)構(gòu)的該襯底裝置仍然進(jìn)一步包括含有硅、砷化鎵、砷化鋁、亞磷酸鎵(galliumphosphorous)和亞磷酸銦(indium phosphorous)之一的材料。
在又一實(shí)施例中，形成半導(dǎo)體器件結(jié)構(gòu)的方法包括形成包括第一弛豫材料的襯底裝置，該第一弛豫材料具有第一晶格常數(shù)。形成覆蓋該襯底裝置的介電層裝置，該介電層裝置具有開口，用于限定從具有第一晶格常數(shù)的第一弛豫材料向不同晶格常數(shù)材料過渡的循序過渡帶。接下來形成具有多個(gè)層的循序過渡帶，該多個(gè)層的每一層包括不同于該多層的任何鄰接層的成分，以形成界面，用于促使缺陷遷移至并終止于該循序過渡帶的邊緣。
由該多個(gè)層形成具有超過使其材料成分形成缺陷的臨界厚度的厚度的預(yù)定交替層，用于消除應(yīng)變。還形成該多個(gè)層的中間層，其介于該預(yù)定交替層之間，具有未超過使其材料成分產(chǎn)生應(yīng)變的臨界厚度的厚度，其中，該多個(gè)層的上層實(shí)際上無缺陷。最后，形成覆蓋至少該循序過渡帶的半導(dǎo)體器件層裝置，該半導(dǎo)體器件層裝置包括具有不同晶格常數(shù)的第二晶格常數(shù)的第二弛豫材料。
該方法可進(jìn)一步包括形成覆蓋該半導(dǎo)體器件層裝置的應(yīng)變材料層。形成具有小于其臨界厚度的厚度的該應(yīng)變材料層，以最小化缺陷并保持應(yīng)變。該方法還可進(jìn)一步包括通過在該半導(dǎo)體器件層裝置中形成電流電極擴(kuò)散，并且通過介電層裝置形成覆蓋該應(yīng)變材料層并與其分開的柵極電極，來形成晶體管，該應(yīng)變材料層充當(dāng)該晶體管的溝道。
此外，根據(jù)本公開的實(shí)施例，公開了反斜面隔離和T形隔離，其提供了器件的無源器件區(qū)中的結(jié)構(gòu)，以終止與應(yīng)變弛豫關(guān)聯(lián)的缺陷。這樣的結(jié)構(gòu)包括促使缺陷在該隔離結(jié)構(gòu)的側(cè)壁上終止的循序過渡帶。本公開的實(shí)施例的優(yōu)勢(shì)包括缺陷終止、應(yīng)變消除以及其它優(yōu)勢(shì)。缺陷終止在襯底孔的側(cè)壁或該反斜面隔離結(jié)構(gòu)上出現(xiàn)，并通過采用層22、24、26、28、30、32和34間的界面促成。應(yīng)變消除可在較小的垂直跨度(對(duì)應(yīng)于介電層14的厚度)中促成，因?yàn)樵谘蜻^渡帶中可比在該過渡帶中沒有明顯界面的恒定成分或緩變成分的區(qū)域中形成并終止更多的缺陷。
盡管如上討論了各種實(shí)施例，但是其它類型的插入層也是可以的。這種其它結(jié)構(gòu)可包括SiGe超晶格、Si和Si-X，其中，希望X為可有效地調(diào)整Si晶格，但并不影響偽形態(tài)生長(zhǎng)的元素。例如，該元素可包括任何Si合金，Si的氧化物/氮化物等，并且還能夠以類似方式包括Si-X-Y系統(tǒng)。
在前面的說明書中，已經(jīng)參考各種實(shí)施例說明了本公開。然而，本領(lǐng)域的技術(shù)人員明白，可進(jìn)行各種修改與變化，而不脫離在權(quán)利要求中列出的這些實(shí)施例的精神與范圍。相應(yīng)地，說明書與附圖視為說明意義，而非限制意義。并且所有這些修改將包括在這些實(shí)施例的范圍之內(nèi)。
上面對(duì)于特定實(shí)施例說明了益處、其它優(yōu)勢(shì)和問題的解決方案。然而，這些益處、優(yōu)勢(shì)、問題的解決方案以及使任何益處、優(yōu)勢(shì)或解決方案出現(xiàn)或顯得更加明顯的任何要素將不被視為任何或所有權(quán)利要求的關(guān)鍵的、必須的或本質(zhì)的特征。如此處所使用，術(shù)語“包括”或其另外的變形，目的是涵蓋非排它性的內(nèi)容，使得包括一系列要素的過程、方法、物品或裝置不僅包括這些要素，而且包括沒有明確列出的或這些過程、方法、物品或裝置固有的要素。如此處所使用的，術(shù)語“-”定義為一個(gè)或多于一個(gè)。如此處所使用，術(shù)語“多個(gè)”定義為兩個(gè)或多于兩個(gè)。如此處所使用，術(shù)語“另一”定義為至少第二或更多。如此處所使用，術(shù)語“包括”和/或“具有”定義為“包含”(例如，開放式語言)。如此處所使用，術(shù)語“耦合”，定義為“連接”，但是不一定是直接的或者不一定是機(jī)械的連接。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括襯底，包括具有第一晶格常數(shù)的第一弛豫半導(dǎo)體材料；覆蓋所述襯底的半導(dǎo)體器件層，該半導(dǎo)體器件層包括具有不同于所述第一晶格常數(shù)的第二晶格常數(shù)的第二弛豫半導(dǎo)體材料；以及介于所述襯底與所述半導(dǎo)體器件層之間的介電層，該介電層包括循序過渡帶，其安置在該介電層中，用于在第一晶格常數(shù)和第二晶格常數(shù)間過渡，該循序過渡帶包括多個(gè)層，該多個(gè)層中的鄰接層具有不同的晶格常數(shù)，鄰接層中的一個(gè)具有超過形成缺陷所必需的第一臨界厚度的第一厚度，鄰接層的另一個(gè)具有未超過第二臨界厚度的第二厚度，該多個(gè)層的每一鄰接層形成界面，用于促使該過渡帶中的缺陷遷移至該循序過渡帶的邊緣。
2.權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述循序過渡帶包括孔，該孔具有實(shí)際上垂直于所述襯底的側(cè)壁。
3.權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述循序過渡帶包括孔，該孔具有傾斜的并且以非90度的角度與所述襯底相交的側(cè)壁。
4.權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，進(jìn)一步包括覆蓋所述半導(dǎo)體器件層的應(yīng)變材料層，該應(yīng)變材料層具有小于其臨界厚度的厚度，以最小化缺陷并保持應(yīng)變。
5.權(quán)利要求4所述的半導(dǎo)體器件，進(jìn)一步包括覆蓋所述應(yīng)變材料層的晶體管控制電極；以及與所述應(yīng)變材料層相鄰放置的晶體管電流電極，所述應(yīng)變材料層充當(dāng)晶體管的溝道。
6.權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個(gè)層的至少一個(gè)鄰接對(duì)的材料成分不同于所述多個(gè)層的所有其它對(duì)。
7.權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個(gè)層進(jìn)一步包括多對(duì)過渡層，每一對(duì)過渡層的第一個(gè)包括預(yù)定百分比的鍺，其中，所述預(yù)定百分比在至少兩對(duì)過渡層間變化。
8.一種半導(dǎo)體器件結(jié)構(gòu)，包括包含有第一弛豫材料的襯底裝置，該第一弛豫材料具有第一晶格常數(shù)；具有開口的介電層裝置，用于限定循序過渡帶，以從具有第一晶格常數(shù)的第一弛豫材料向不同晶格常數(shù)的材料過渡，所述循序過渡帶包括多個(gè)層，每一層具有不同于所述多個(gè)層的任何鄰接層的成分，以形成界面，用于促使缺陷遷移至所述循序過渡帶的邊緣，所述多個(gè)層的預(yù)定交替層具有超過使其材料成分形成缺陷的臨界厚度的厚度，以消除應(yīng)變，并且所述多個(gè)層的中間層具有未超過使其材料成分產(chǎn)生應(yīng)變的臨界厚度的厚度，其中，所述多個(gè)層的上層實(shí)際上無缺陷；以及覆蓋至少所述循序過渡帶的半導(dǎo)體器件層裝置，該半導(dǎo)體器件層裝置包括具有第二晶格常數(shù)的第二弛豫材料，其為不同晶格常數(shù)的材料。
9.權(quán)利要求8所述的半導(dǎo)體器件結(jié)構(gòu)，進(jìn)一步包括覆蓋所述半導(dǎo)體層裝置的應(yīng)變材料層裝置，該應(yīng)變材料層裝置為所述半導(dǎo)體器件結(jié)構(gòu)的元件充當(dāng)具有增加的載流子遷移率的材料。
10.權(quán)利要求9所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述應(yīng)變材料層裝置進(jìn)一步包括應(yīng)變硅。
11.權(quán)利要求9所述的半導(dǎo)體器件結(jié)構(gòu)，進(jìn)一步包括覆蓋所述應(yīng)變材料層裝置的晶體管控制電極裝置；以及在所述半導(dǎo)體器件層裝置中形成的電流電極裝置，其與所述晶體管控制電極裝置鄰接，以形成晶體管，其中，所述應(yīng)變材料層裝置充當(dāng)該晶體管的溝道。
12.權(quán)利要求8所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述循序過渡帶進(jìn)一步包括覆蓋所述襯底裝置并且包括硅鍺、砷化鎵和砷化鋁之一的多層中的第一層；覆蓋所述多層的第一層的所述多層的第二層，所述多層的第二層包括碳化硅鍺、碳化硅、硅、硅鍺、砷化鎵和砷化鋁之一；覆蓋所述多層的第二層的所述多層的第三層，所述多層的第三層包括碳化硅鍺、碳化硅、硅、硅鍺、砷化鎵和砷化鋁之一；覆蓋所述多層的第三層的所述多層的第四層，所述多層的第四層包括硅鍺、砷化鎵和砷化鋁之一；以及覆蓋所述多層的第四層的所述多層的一個(gè)或多個(gè)附加層，所述一個(gè)或多個(gè)附加層的最后一層實(shí)際上是無缺陷的材料。
13.權(quán)利要求8所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述循序過渡帶進(jìn)一步包括在所述介電層裝置中形成的孔，該孔具有與所述襯底裝置非正交的側(cè)壁。
14.權(quán)利要求8所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述襯底裝置進(jìn)一步包括含有硅、砷化鎵、砷化鋁、亞磷酸鎵和亞磷酸銦之一的材料。
15.一種形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括形成包括第一弛豫材料的襯底裝置，該第一弛豫材料具有第一晶格常數(shù)；形成覆蓋所述襯底裝置的介電層裝置，該介電層裝置具有開口，用于限定從具有第一晶格常數(shù)的第一弛豫材料向不同晶格常數(shù)材料過渡的循序過渡帶；形成具有多個(gè)層的循序過渡帶，該多個(gè)層的每一層包括不同于該多層的任何鄰接層的成分，以形成界面，用于促使缺陷遷移至該循序過渡帶的邊緣；形成所述多個(gè)層的具有超過使其材料成分形成缺陷的臨界厚度的厚度的預(yù)定交替層，以消除應(yīng)變；形成的多個(gè)層的中間層，其介于所述預(yù)定交替層之間，具有不超過使其材料成分產(chǎn)生應(yīng)變的臨界厚度的厚度，其中，所述多個(gè)層的上層實(shí)際上無缺陷；以及形成覆蓋至少所述循序過渡帶的半導(dǎo)體器件層裝置，該半導(dǎo)體器件層裝置包括具有不同晶格常數(shù)的第二晶格常數(shù)的第二弛豫材料。
16.權(quán)利要求15所述的方法，進(jìn)一步包括形成覆蓋所述半導(dǎo)體器件層裝置的應(yīng)變材料層，所述應(yīng)變材料層形成有小于其臨界厚度的厚度，以最小化缺陷并保持應(yīng)變。
17.權(quán)利要求15所述的方法，進(jìn)一步包括通過在所述半導(dǎo)體器件層裝置中形成電流電極擴(kuò)散，并且通過介電層裝置形成覆蓋所述應(yīng)變材料層并與其分開的柵極電極，來形成晶體管，所述應(yīng)變材料層充當(dāng)該晶體管的溝道。
18.權(quán)利要求15所述的方法，進(jìn)一步包括外延生長(zhǎng)所述多個(gè)層的每一層。
19.一種形成半導(dǎo)體器件的方法，包括提供襯底，該襯底包括具有第一晶格常數(shù)的第一弛豫半導(dǎo)體材料；提供覆蓋所述襯底的半導(dǎo)體器件層，該半導(dǎo)體器件層包括具有不同于所述第一晶格常數(shù)的第二晶格常數(shù)的第二弛豫半導(dǎo)體材料；以及在所述襯底與所述半導(dǎo)體器件層間插入介電層，該介電層具有安置在所述介電層中的循序過渡帶，用于在所述第一晶格常數(shù)與所述第二晶格常數(shù)間過渡；以及形成具有多個(gè)層的所述循序過渡帶，該多個(gè)層中的鄰接層具有不同的晶格常數(shù)，每一鄰接層中的一個(gè)具有超過形成缺陷所必需的第一臨界厚度的第一厚度，每一鄰接層的另一個(gè)具有未超過第二臨界厚度的第二厚度，該多個(gè)層的每一鄰接層形成界面，用于促使所述過渡帶中的缺陷遷移至所述循序過渡帶的邊緣，所述循序過渡帶的上表面實(shí)際上無缺陷。
20.權(quán)利要求19所述的方法，進(jìn)一步包括形成覆蓋所述半導(dǎo)體器件層的應(yīng)變材料層，該應(yīng)變材料層具有小于其臨界厚度的厚度，以最小化缺陷并保持應(yīng)變。
21.權(quán)利要求19所述的方法，進(jìn)一步包括在所述半導(dǎo)體器件層中形成晶體管，并覆蓋所述應(yīng)變材料層，該晶體管包括在所述半導(dǎo)體器件層內(nèi)注入的源極與漏極，并且包括覆蓋所述應(yīng)變材料層的柵極，所述應(yīng)變材料層充當(dāng)該晶體管的溝道。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)(10)，其包括襯底，該襯底含有具有第一晶格常數(shù)的第一弛豫半導(dǎo)體材料。半導(dǎo)體器件層(34)覆蓋該襯底，其中，該半導(dǎo)體器件層包括第二弛豫半導(dǎo)體材料(22)，其具有不同于該第一晶格常數(shù)的第二晶格常數(shù)。此外，在該襯底與該半導(dǎo)體器件層間插入介電層，其中，該介電層插入在該襯底與該半導(dǎo)體器件層之間，其中，該介電層包括安置在該介電層中的循序過渡帶，用于在該第一晶格常數(shù)與該第二晶格常數(shù)間過渡。該循序過渡帶包括多個(gè)層，該多個(gè)層中的鄰接層具有不同的晶格常數(shù)，鄰接層中的一個(gè)具有超過形成缺陷所必需的第一臨界厚度的第一厚度，鄰接層的另一個(gè)具有未超過第二臨界厚度的第二厚度。該多個(gè)層的每一鄰接層形成界面，用于促使該過渡帶中的缺陷遷移至并終止于該循序過渡帶的邊緣。還公開了一種制造該半導(dǎo)體結(jié)構(gòu)的方法。
文檔編號(hào)H01L29/30GK1853260SQ200480026575
公開日2006年10月25日 申請(qǐng)日期2004年9月27日 優(yōu)先權(quán)日2003年10月2日
發(fā)明者劉春麗, 亞歷山大·L·巴爾, 約翰·M·格蘭特, 比希-安·阮, 馬里烏斯·K·奧爾沃夫斯基, 塔伯·A·斯蒂芬斯, 泰德·R·懷特, 肖恩·G·托馬斯 申請(qǐng)人:飛思卡爾半導(dǎo)體公司