專利名稱：可靠接點的制作方法
技術領域：
本發(fā)明總體涉及用于集成電路(IC)中鍺化物接點的形成。更具體地說，本發(fā)明涉及用于集成電路中鎳基鍺化物接點的改進形成。
背景技術：
圖1表示常規(guī)CMOS IC的一部分100。該部分包括形成在硅基板101上的第一和第二互補晶體管120和140。第一晶體管是形成在深p摻雜井121上的n-MOS晶體管，同時第二晶體管是形成在深n摻雜井141上的p-MOS晶體管。淺p摻雜井122在n-MOS晶體管的下方，同時淺n摻雜井位于p-MOS晶體管142下方。淺溝槽隔離件160被用于隔離晶體管。每個晶體管包括源電極(123或143)、漏電極(124或144)以及柵電極(125或145)。對于n-MOS晶體管來說，源電極、漏電極和柵電極摻雜諸如磷的n型摻雜劑。對于p-MOS晶體管來說，源電極、漏電極和柵電極摻雜諸如硼的p型摻雜劑。
為了減小例如晶體管的源電極、漏電極和柵電極中的接點電阻，采用硅化鈦或硅化鈷。硅化鈦和硅化鈷因其良好的電特性和相對較高的熱穩(wěn)定性而被用作接點170。采用自對準硅化物工藝形成金屬硅化物接點。作為自對準工藝的一部分，可以采用在柵電極側面的介電側壁間隔件(128和148)。例如在Sze的“ULSI Technology”-McGraw-Hill(1996年)中描述了硅化物工藝，為了所有目的而將該文獻結合在此作為參考。
對于高速應用來說，采用諸如鍺或鍺硅的鍺基基板。鍺基基板因其有助于大驅動電流的高載流移動特性而有利于高速應用。為了形成用于鍺基基板中的源電極、漏電極和柵電極的接點，采用金屬鍺化物工藝。
廣泛用于形成硅化物接點的鈦和鈷金屬與鍺化物工藝不相容。這是因為形成具有良好電特性(例如低電阻)的鈦或鈷接點需要相對較高的退火溫度，這對于基于鍺的應用是不利的。例如，高溫導致鍺蒸發(fā)或者在使用有意應變材料時高溫使該材料中的應力不合乎要求地松弛。
從以上描述中可知，需要提供一種用于IC的改進的鍺化物接點。

發(fā)明內容
本發(fā)明總體涉及例如集成電路的制造。在一種實施方式中，設置基板。該基板包括含有鍺的活性區(qū)域。在該活性區(qū)域上形成鎳基接點。該鎳基接點包括在處理過程中抑制鎳聚結的處理材料。這樣產生鎳基接點的改進電特性。
在一種實施方式中，在基板上沉積鎳層，從而覆蓋活性區(qū)域。在鎳層上形成包含處理材料的覆蓋層。在另一實施方式中，鎳層包含處理材料，從而形成鎳合金層。隨后通過退火處理基板以形成鎳基接點。覆蓋層或接點層的處理材料在退火過程中抑制鎳聚結以形成鎳基接點。


圖1表示常規(guī)CMOS IC的一部分；以及圖2-6表示用于形成根據本發(fā)明一種實施方式的鎳基接點的工藝。
具體實施例方式
圖2-6表示用于形成根據本發(fā)明一種實施方式的鎳基接點的工藝。參照圖2，示出了基板201的一部分的橫截面。該基板用于形成集成電路組件。在一種實施方式中，該基板包括多層基板，在該多層基板中至少頂層或表面層包含鍺。例如，多層基板包括絕緣體上的鍺(germanium-on-insulator)基板。該絕緣體上的鍺基板可以包含具有頂層205的硅襯底基板203，所述頂層205包括通過絕緣體層204例如二氧化硅分隔的鍺?；宓捻攲影ɡ鐔尉Р牧稀⒍嗑Щ蚍蔷Р牧?，或它們的組合。可以拉緊或松弛鍺層。還可以在硅鍺襯底層上設置包含鍺的表面。
在另一實施方式中，至少基板的頂層或表面層包含硅鍺。優(yōu)選地，硅鍺層包含Si1-xGex，其中x小于50原子百分比。可以拉緊或松弛硅鍺層?；暹€可以包括在硅鍺上具有不同鍺百分比的硅鍺。還可以設置包含鍺，包括硅鍺的單層基板。在另一實施方式中，基板上頂層表面的至少一部分包括鍺，其包含硅鍺。
備選地，還可以在鍺層的頂部設置薄硅應變層。該硅層應該足夠薄以保持拉伸應力。通常，薄硅應變層的厚度小于100納米。
參照圖3，基板的一部分制備有用于晶體管的摻雜井。如圖所示，這些井制備用于CMOS應用。還可以采用其他類型的應用。在一種實施方式中，分別設置用于p-MOS和n-MOS晶體管的活性區(qū)域308和309。p-MOS晶體管的活性區(qū)域包括深p井321和淺n井322。n-MOS晶體管的活性區(qū)域包括深n井341和淺p井342。淺溝槽隔離件(STI)360分隔這些活性區(qū)域。
如圖4所示，通過在活性區(qū)域308和309中形成p-MOS和n-MOS晶體管420和440而繼續(xù)所述工藝。晶體管各自包括第一和第二擴散區(qū)域(423-424或443-444)和柵極(425或445)。p-MOS晶體管的擴散區(qū)域包括p型摻雜劑，同時n-MOS晶體管的擴散區(qū)域包括n型摻雜劑。晶體管的柵極包括鍺。通常，柵極包含多晶鍺。還可以采用其他類型的材料，例如硅或硅鍺。優(yōu)選地，柵極摻雜有摻雜劑。在一種實施方式中，晶體管的柵極摻雜有p型摻雜劑。還可以利用其他摻雜劑摻雜柵極。還可以利用不同類型的摻雜劑摻雜p-MOS和n-MOS晶體管的柵極。柵極的下方為柵極氧化層。柵極氧化層包括例如熱生長的二氧化硅。還可以采用其他類型的柵極氧化材料。在一種實施方式中，在p-MOS和n-MOS柵極的側面設置絕緣側壁間隔件428和448。
參照圖5，通過沉積用于在擴散區(qū)域和柵極上形成鎳基鍺化物接點的材料而繼續(xù)所述工藝。在一種實施方式中，在基板上沉積鎳層571?？梢圆捎枚喾N技術形成鎳層，例如噴鍍，包括磁控管噴鍍。例如在大約5×10-7托(Torr)、大約室溫下噴鍍鎳層。還可以采用用于形成鎳層的其他技術或參數。鎳層的厚度大約是5納米-100納米。優(yōu)選地，鎳層的厚度小于大約50納米。還可以采用其他厚度。
在鎳層上形成覆蓋層572。在一種實施方式中，覆蓋層包含抑制鍺化鎳層聚結的材料。在一種實施方式中，覆蓋層的材料在鎳基接點中不可溶。在一種實施方式中，覆蓋層包含鉬、鉭、鈦、鎢、鋯或它們的組合。還可以采用能夠在處理溫度下抑制鍺化鎳聚結的其他材料。在另一實施方式中，覆蓋層包含可溶于鎳基接點中的材料，例如鈀和/或鉑。還可以采用可溶和不可溶于鎳基接點中的材料的組合形成覆蓋層。
可以采用多種技術形成覆蓋層，例如噴鍍，包括磁控管噴鍍。在一種實施方式中，在室溫下完成噴鍍。還可以采用用于形成覆蓋層的其他技術或參數，例如熱和電子束蒸鍍。
覆蓋層的厚度應該足以在高于大約500℃的溫度下抑制層中的聚結。優(yōu)選地，覆蓋層的厚度應該足以在至少高達700℃的溫度下抑制層中的聚結。在一些實施方式中，覆蓋層的厚度應該足以在大約500℃-700℃的溫度下抑制層中的聚結。例如，覆蓋層的厚度小于或等于大約50納米。優(yōu)選地，覆蓋層的厚度大約是5納米。
在形成接點層之后，對基板進行退火以形成接點。退火導致接點層和基板的材料發(fā)生反應，從而在包含鍺的基板區(qū)域中形成鎳基鍺或鎳基硅化鍺接點。對于用于接點層的鍺的底層來說，形成鎳基單鍺化物接點同時形成用于硅鍺底層的鎳基硅化鍺接點。在一種實施方式中，退火包括快速熱退火(RTP)。還可以采用其他類型的退火。在大約200℃到至少大約700℃的溫度下執(zhí)行RTP大約1-100秒。優(yōu)選地，在大約280℃到至少大約500℃的溫度下執(zhí)行RTP。RTP的環(huán)境例如為氮。還可以采用其他類型的環(huán)境，例如真空、氦、氬。還可以采用其他類型的惰性氣體。
參照圖6，接點層的圖案被構造成留出接點層的部分以該區(qū)域形成接點。在一種實施方式中，在STI和側壁間隔件上方區(qū)域690和691中去除接點層材料，從而在擴散區(qū)域和柵極的表面上留下接點層。例如通過常規(guī)掩模和蝕刻技術構造接點層的圖案。例如，光致抗蝕層被沉積并且圖案被構造成暴露所述層待去除的部分，接著通過蝕刻工藝去除未受光致抗蝕層保護的層。在另一實施方式中，在用于形成接點的退火工藝之前構造接點層的圖案。
在備選實施方式中，包含鎳基合金的接點層沉積在制備有晶體管的基板上，例如在圖4中所述。鎳基合金包括NiY，其中Y包括從抑制接點層聚結的材料中選定的材料。在一種實施方式中，Y包括不可溶于鎳基接點中的材料。在一種實施方式中，Y包括鉬、鉭、鈦、鉬、鎢、鋯或者他們的組合。還可以采用不可溶于鎳基接點中的其他材料。在另一實施方式中，Y包括可溶于鎳基接點中的材料，例如鈀和/或鉑。還可以提供包括在鎳基接點中可溶和不可溶材料的組合的Y。鎳基合金層的厚度例如為大約5納米-100納米。優(yōu)選地，鎳基合金層的厚度小于50納米。
在一種實施方式中，Y的百分比應該足以在高于大約500℃的溫度下抑制層中的聚結。優(yōu)選地，Y的百分比應該足以在至少高達700℃下抑制層中的聚結。更優(yōu)選地，Y的百分比應該足以在大約500℃-700℃的溫度下抑制層中的聚結。Y的百分比例如是大約0.1-50原子百分比。優(yōu)選地，Y的百分比小于大約20原子百分比。
在形成鎳基合金層之后，繼續(xù)所述工藝以通過對接點層進行退火而形成接點。退火工藝例如包括在前所述的RTP。接點在包括鎳和鍺的區(qū)域形成接點。在不存在鍺的區(qū)域(例如STI上方)，不發(fā)生任何反應。選擇性采用例如用于鎳層已反應部分的濕蝕刻技術選擇性去除鎳層的未反應部分。因此，形成自對準鍺化鎳或鍺硅化鎳接點。
盡管已經參照多種實施方式特別示出并描述了本發(fā)明，但本領域技術人員將會認識到，在不脫離本發(fā)明的精神和范圍的前提下可以對本發(fā)明作出修改和變形。因此應該不參照以上描述而參照附加權利要求及其等效內容的全部范圍來確定本發(fā)明的范圍。
權利要求
1.一種制造接點的方法，該方法包括設置包括至少一個活性區(qū)域的基板，所述活性區(qū)域包含鍺；在活性區(qū)域上沉積包含鎳的接點層；在接點層設置處理材料；以及處理基板以形成鎳基接點，所述處理包括對基板進行退火以產生反應，從而形成鎳基接點，其中處理材料抑制在處理過程中接點層的聚結。
2.如權利要求1所述的方法，其特征在于，所述基板包括多層基板，在該基板中上表面層包含鍺或硅鍺。
3.如權利要求1所述的方法，其特征在于，所述基板包含鍺或硅鍺。
4.如權利要求1-3中任意一項所述的方法，其特征在于，所述處理材料不可溶于鎳基接點中。
5.如權利要求4所述的方法，其特征在于，所述處理材料包括鉭、鈦、鉬、鎢、鋯或它們的組合。
6.如權利要求1-5中任意一項所述的方法，其特征在于，所述設置處理材料包括在接點層上形成覆蓋層。
7.如權利要求6所述的方法，其特征在于，覆蓋層的厚度足以在高于或等于大約500℃的溫度下抑制聚結。
8.如權利要求6所述的方法，其特征在于，覆蓋層的厚度足以在至少高達大約700℃的溫度下抑制聚結。
9.如權利要求6所述的方法，其特征在于，覆蓋層的厚度小于或等于大約50納米。
10.如權利要求1-5中任意一項所述的方法，其特征在于，所述設置處理材料包括將處理材料結合在沉積接點層的步驟中以形成包含鎳和處理材料的鎳基合金接點層。
11.如權利要求10所述的方法，其特征在于，所述鎳基合金中的處理材料小于大約50原子百分比。
12.如權利要求10所述的方法，其特征在于，接點層中的處理材料的百分比足以在高于或等于大約500℃的溫度下抑制處理過程中的聚結。
13.如權利要求10所述的方法，其特征在于，接點層中的處理材料的百分比足以在至少高達大約700℃的溫度下抑制處理過程中的聚結。
14.如權利要求1-3中任意一項所述的方法，其特征在于，所述處理材料包括可溶于和不可溶于鎳基接點中的材料的組合。
15.如權利要求1-3中任意一項所述的方法，其特征在于，所述處理材料包括鉑和/或鈀。
16.一種集成電路，包括具有至少一個活性區(qū)域的基板，所述活性區(qū)域包含鎳；與活性區(qū)域相連的接點，該接點包含鎳；以及與接點接觸的處理材料，其中處理材料在形成接點的處理過程中抑制接點中鎳的聚結。
全文摘要
一種鎳基鍺化物接點包括處理材料，該處理材料在形成接點的處理過程中以及在鍺化工藝之后的過程中抑制鎳基鍺化物的聚結。該處理材料是以鎳層上的覆蓋層形式存在或者結合在用于形成鎳基接點的鎳層內。聚結減少提高了接點的電特性。
文檔編號H01L29/40GK101032028SQ200480043680
公開日2007年9月5日 申請日期2004年7月27日 優(yōu)先權日2004年7月27日
發(fā)明者池東植, 李家耀, 李德寶, 劉曉麗, 姚海標 申請人:新加坡科技研究局