專利名稱：移位寄存器和mos型固態(tài)攝像傳感器的制作方法
發(fā)明
背景技術：
領域本發(fā)明涉及一種移位寄存器，更為具體地，涉及包括多個單元電路區(qū)的移位寄存器，所述單元電路區(qū)用于沿基于具有脈沖的時鐘信號的方向傳輸數(shù)據(jù)。
背景技術：
現(xiàn)在將描述常規(guī)移位寄存器。

圖16示出常規(guī)移位寄存器的結構。
參考圖16，移位寄存器包括四個單元電路區(qū)1-1至1-4，并根據(jù)具有預定周期的兩個時鐘信號CLK1和CLK2在圖16中從左向右傳輸數(shù)據(jù)。時鐘信號CLK1和CLK2為具有周期相同但又以交替方式出現(xiàn)的脈沖的信號。單元電路1將輸出信號NEXT(即要被傳輸?shù)臄?shù)據(jù))輸出到沿數(shù)據(jù)傳輸方向處于下游的相鄰區(qū)(下文中稱之為“隨后區(qū)”)的另一單元電路1，并同時輸出一個輸出信號OUT。輸出信號OUT作為復位信號RS用于擦除存儲在沿數(shù)據(jù)傳輸方向處于上游的相鄰區(qū)(下文中稱之為“在前區(qū)”)的另一單元電路1中的數(shù)據(jù)。輸出信號NEXT作為隨后區(qū)的單元電路1的輸入信號IN。參考圖17，現(xiàn)在將更加詳細地描述單元電路1。圖17是示出單元電路1的詳細結構的電路圖。
首先，將描述單元電路1的電路結構。參考圖17，單元電路1包括晶體管3、電容器5、晶體管7和晶體管9。晶體管3的漏極連接到時鐘信號CLK1的信號線，且經(jīng)由晶體管3的漏極來接收時鐘信號CLK1。將輸入信號IN施加到晶體管3的柵極。晶體管3的源極連接到晶體管7的漏極。晶體管3的源極還連接到在前區(qū)的單元電路1，且經(jīng)由晶體管3的源極將輸出信號OUT輸出。
晶體管7的柵極連接到晶體管7的漏極。晶體管7的源極連接到隨后區(qū)的單元電路1，且經(jīng)由晶體管7的源極將輸出信號NEXT輸出。電容器5連接在晶體管3的柵極和源極之間。
將輸入信號IN施加到晶體管9的漏極。將復位信號RS施加到晶體管9的柵極。晶體管9的源極接地。
現(xiàn)在將描述圖17所示的單元電路1的器件的功能。晶體管3根據(jù)施加到其柵極的輸入信號IN的電壓值選擇性地輸出或不輸出時鐘信號。明確地，如果輸入信號IN具有表示數(shù)據(jù)為“1”的高電平的電壓，則晶體管3經(jīng)由其源極將時鐘信號CLK輸出。如果輸入信號IN具有低電平的電壓，晶體管3不將時鐘信號CLK經(jīng)由其源極輸出。在這種情況下，在晶體管3的源極的電勢等于時鐘信號CLK的低電平。
電容器5用于存儲從在前區(qū)的單元電路1傳輸?shù)臄?shù)據(jù)。電容器5可以是在晶體管3的柵極和漏極之間形成的電容器或者是在晶體管3的柵極和源極之間形成的電容器，或者可以是分離提供的電容器。
晶體管7是一個開關，其確定是否將來自于晶體管3的源極的時鐘信號CLK作為輸出信號NEXT輸出。明確地，如果將高電平的電壓施加到晶體管7的柵極和漏極，那么表示數(shù)據(jù)為“1”的高電平的電壓作為輸出信號NEXT從晶體管7的源極輸出。如果將低電平的電壓施加到晶體管7的柵極和漏極，那么低電平的電壓作為輸出信號NEXT從晶體管7的源極輸出。
晶體管9使用來自于在后區(qū)的單元電路1的輸出信號OUT作為復位信號RS來擦除存儲在電容器5中的數(shù)據(jù)。因此，晶體管9用于在其所屬的單元電路1輸出要被傳輸?shù)碾姾芍?，清除存儲在其所屬的單元電?中的數(shù)據(jù)。
參考圖18，現(xiàn)在描述具有這種結構的常規(guī)移位寄存器的操作。圖18示出在常規(guī)移位寄存器傳輸數(shù)據(jù)時的各種信號的電壓轉換。
在t＝0時，單元電路1-1接收要被傳輸?shù)臄?shù)據(jù)。明確地，單元電路1-1接收具有高電平電壓的輸入信號IN1。數(shù)據(jù)存儲在單元電路1-1的電容器5中，且單元電路1-1的晶體管3的柵極電勢增至高電平。結果，單元電路1-1的晶體管3被開啟。
在t＝2時，時鐘信號CLK1的電壓轉變?yōu)楦唠娖?。因為單元電?-1的晶體管3開啟，所以晶體管3將具有高電平電壓的時鐘信號CLK1經(jīng)由其源極輸出。因此，輸出信號OUT1的電壓增至高電平。再者，單元電路1-1的晶體管3的柵極電勢(即，輸入信號IN1的電壓)增高。
再者，在t＝2時，將高電平電壓施加到單元電路1-1的晶體管7的柵極和漏極。因此，單元電路1-1的晶體管7被開啟。結果，輸出信號NEXT1的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-1傳輸?shù)絾卧娐?-2。
在t＝3時，時鐘信號CLK1的電壓下降至低電平。相應地，輸出信號OUT1的電壓也下降至低電平。相似地，單元電路1-1的晶體管3的柵極電勢(即，輸入信號IN1的電壓)下降。
再者，在t＝3時，由于時鐘信號CLK1的電壓下降至低電平，所以單元電路1-1的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-1的晶體管7關閉。
在t＝4時，時鐘信號CLK2的電壓轉變?yōu)楦唠娖?。由于單元電?-2的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK2輸出。因此，輸出信號OUT2的電壓增加至高電平。再者，單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)增高。
將輸出信號OUT2用作單元電路1-1的復位信號RS1。因此，隨著輸出信號OUT2的電壓增高，復位信號RS1的電壓也增高，由此清除存儲在單元電路1-1的電容器5中的數(shù)據(jù)。結果，單元電路1-1的晶體管3的柵極電勢(即，輸入信號IN1的電壓)下降至低電平。
再者，在t＝4時，將高電平的時鐘信號CLK2施加到單元電路1-2的晶體管7的柵極和漏極。因此，單元電路1-2的晶體管7被開啟。結果，輸出信號NEXT2的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-2傳輸?shù)絾卧娐?-3。
在t＝5時，時鐘信號CLK2的電壓下降至低電平。因此，輸出信號OUT2的電壓也下降至低電平。相似地，單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)下降。
再者，在t＝5時，隨著時鐘信號CLK2的電壓下降至低電平，單元電路1-2的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-2的晶體管7關閉。
在t＝6時，時鐘信號CLK1的電壓轉變?yōu)楦唠娖?。因為單元電?-3的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK1輸出。因此，輸出信號OUT3的電壓增至高電平。再者，單元電路1-3的晶體管3的柵極電勢(即，輸入信號IN3的電壓)增高。
輸出信號OUT3用作單元電路1-2的復位信號RS2。因此，隨著輸出信號OUT3的電壓增高，復位信號RS2的電壓也增高，由此清除存儲在單元電路1-2的電容器5中的數(shù)據(jù)。結果，單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)下降至低電平。
再者，在t＝6時，將高電平的時鐘信號CLK1施加到單元電路1-3的晶體管7的柵極和漏極。因此，單元電路1-3的晶體管7被開啟。結果，輸出信號NEXT3的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-3傳輸?shù)絾卧娐?-4。
在t＝7時，時鐘信號CLK1的電壓下降至低電平。相應地，輸出信號OUT3的電壓也下降至低電平。相似地，單元電路1-3的晶體管3的柵極電勢(即，輸入信號IN3的電壓)下降。
再者，在t＝7時，隨著時鐘信號CLK1的電壓下降至低電平，單元電路1-3的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-3的晶體管7關閉。
在t＝8時，時鐘信號CLK2的電壓轉變?yōu)楦唠娖健Ｒ驗閱卧娐?-4的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK2輸出。因此，輸出信號OUT4的電壓增至高電平。CLK1，單元電路1-4的晶體管3的柵極電勢(即，輸入信號IN4的電壓)增高。
再者，在t＝8時，將高電平的時鐘信號CLK2施加到單元電路1-4的晶體管7的柵極和漏極。因此，單元電路1-4的晶體管7被開啟。結果，輸出信號NEXT3的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-4輸出。
圖16中示出的常規(guī)移位寄存器通過如上所述的操作從左到右傳輸數(shù)據(jù)。
本領域中公知用于通過移位寄存器來傳輸數(shù)據(jù)的各種方法，例如，在日本平公開專利公開No.2001-273785中公開的方法。
如上所述的常規(guī)移位寄存器存在問題，單元電路1-1在晶體管3的源極和晶體管7的柵極之間的部分(即，經(jīng)由其將輸出信號OUT1輸出的那部分)在圖18的周期(α)期間處于高阻抗狀態(tài)。這在下面將會詳細解釋。
在圖18的周期(α)期間，施加到晶體管3的柵極的輸入信號IN1的電壓處于低電平。因此，晶體管3關閉。因為晶體管3關閉，所以等于晶體管7的柵極電勢的輸出信號OUT1的電壓也處于低電平。因此，晶體管7也關閉。結果，在晶體管3的源極和晶體管7的柵極之間的部分處于高阻抗狀態(tài)。
如果晶體管3的源極和晶體管7的柵極之間的那部分如上所述處于高阻抗狀態(tài)，則該部分的電勢和輸出信號OUT1的電壓在周期(α)期間不會穩(wěn)定地保持在低電平上。例如，這會導致應該關閉的晶體管7被錯誤地開啟，從而導致移位寄存器的故障。

發(fā)明內容
因此，本發(fā)明的目的是提供一種移位寄存器，其中防止由于第一晶體管與第二晶體管之間的部分處于高阻抗狀態(tài)而引起的故障。
本發(fā)明的移位寄存器包括多個單元電路區(qū)，所述單元電路區(qū)用于根據(jù)具有脈沖的時鐘信號沿一個方向傳輸數(shù)據(jù)。每個單元電路包括電容器裝置、第一晶體管、第二晶體管和電勢控制裝置。電容器裝置存儲沿數(shù)據(jù)傳輸方向處于上游的相鄰單元電路輸出的數(shù)據(jù)。第一晶體管包括輸入側擴散層和輸出側擴散層，其中，第一晶體管經(jīng)由輸入側擴散層接收時鐘信號，并且僅在將數(shù)據(jù)存儲在電容器裝置中時，第一晶體管被開啟以便經(jīng)由輸出側擴散層輸出時鐘信號的脈沖。第二晶體管包括控制電極、輸入側擴散層和輸出側擴散層，其中控制電極和輸入側擴散層連接到第一晶體管的輸出側擴散層，并且僅在把來自于第一晶體管的時鐘信號脈沖輸入到控制電極和輸入側擴散層時，第二晶體管被開啟以便經(jīng)由輸出側擴散層把數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向處于下游的相鄰單元電路。電勢控制裝置將第二晶體管的控制電極的電勢控制在如此電勢，以至于第二晶體管至少在其中第二晶體管被應該關閉的期間保持關閉。值得注意的是，如權利要求中所使用的術語“輸入側擴散層”、“輸出側擴散層”和“控制電極”分別指的是優(yōu)選實施例的說明中所使用的“漏極”、“源極”和“柵極”。由于本發(fā)明的實施例中使用N溝道晶體管，所以這樣使用。如果使用P溝道晶體管，那么輸入側擴散層與輸出側擴散層之間的關系是相反的。
在優(yōu)選實施例中，每個單元電路還包括擦除裝置，用于在將數(shù)據(jù)從單元電路輸出之后擦除存儲在電容器裝置中的數(shù)據(jù)。
在優(yōu)選實施例中，所述擦處裝置是一個包括控制電極、輸入側擴散層和輸出側擴散層的第三晶體管，其中將預定電壓施加到輸出側擴散層，輸入側擴散層連接到第一晶體管的控制電極，并且控制電極連接到沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路在第一晶體管的輸出側擴散層和第二晶體管的控制電級之間的部分；并且當從包含于沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路中的第一晶體管的輸出側擴散層輸出時鐘信號的脈沖時，第三晶體管被開啟，以便擦除存儲在電容器裝置中的數(shù)據(jù)。值得注意的是，如果第三晶體管為N溝道MOS晶體管，則施加到第三晶體管的輸出側擴散層的預定電壓為接地電勢，而如果第三晶體管為P溝道MOS晶體管，則該定電壓為正電勢。
在優(yōu)選實施例中，電勢控制裝置是電阻器，該電阻器的一端連接到第一晶體管的輸出側擴散層與第二晶體管的控制電極之間的部分，而另一端施加有預定電壓。
在優(yōu)選實施例中，電勢控制裝置為包括控制電級、輸入側擴散層和輸出側擴散層的第四晶體管，其中輸入側擴散層連接到第一晶體管的輸出側擴散層與第二晶體管的控制電極之間的部分，將預定電壓施加到輸出側擴散層，且將固定電平的DC電壓施加到控制電極。
在優(yōu)選實施例中，電勢控制裝置包括包含控制電級、輸入側擴散層和輸出側擴散層的第五晶體管，其中輸入側擴散層連接到第一晶體管的輸出側擴散層與第二晶體管的控制電極之間的部分，將預定電壓施加到輸出側擴散層，并且將用于開啟/關閉第五晶體管的控制信號施加到控制電極，并且通過該控制信號來控制第五晶體管，以便在其中將數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路之后第一晶體管和第二晶體管關閉的期間，第五晶體管開啟。
在優(yōu)選實施例中，電勢控制裝置包括控制信號產(chǎn)生裝置，用于通過利用從包含于沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路中的第一晶體管的輸出側擴散層輸出的時鐘信號的脈沖，來產(chǎn)生控制信號。
在優(yōu)選的是實例中，控制信號產(chǎn)生裝置是包括控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中輸入側擴散層和控制電極連接到包含于沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路中的第一晶體管的輸出側擴散層，而輸出側擴散層連接到第五晶體管的控制電極，當將從包含于沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路中的第一晶體管輸出的時鐘信號的脈沖施加到第六晶體管的控制電極和輸入側擴散層時，開啟第六晶體管，并且在開啟第六晶體管時開啟第五晶體管。
在優(yōu)選實施例中，控制信號產(chǎn)生裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中控制電極連接到包含于沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路中的第一晶體管的輸出側擴散層，輸出側擴散層連接到第五晶體管的控制電極，并且將預定DC電壓施加到輸入側擴散層；當將從包含于沿數(shù)據(jù)傳輸方向是處于下游的相鄰單元電路中的第一晶體管輸出的時鐘信號的脈沖施加到第六晶體管的控制電極時，開啟第六晶體管，并且在開啟第六晶體管時開啟第五晶體管。
在優(yōu)選實施例中，控制信號產(chǎn)生裝置還包括關閉裝置，用于改變第五晶體管控制電極的電勢，以便當從沿數(shù)據(jù)傳輸方向是處于上游的相鄰單元電路輸出數(shù)據(jù)時，關閉第五晶體管。
在優(yōu)選實施例中，關閉裝置是包括控制電極、輸入側擴散層和輸出側擴散層的第七晶體管，其中輸入側擴散層連接到第六晶體管的輸出側擴散層，控制電極連接到包含在沿數(shù)據(jù)傳輸方向是處于上游的相鄰單元電路中的第一晶體管的輸出側擴散層，并且將預定電壓施加在輸出側擴散層；僅當將從沿數(shù)據(jù)傳輸方向是處于上游的相鄰單元電路的第一晶體管輸出的時鐘信號的脈沖施加到第七晶體管的控制電極時，開啟第七晶體管，并且當開啟第七晶體管時，關閉第五晶體管。
在優(yōu)選實施例中，在多個單元電路區(qū)之中的第一區(qū)的單元電路的電勢控制裝置還包括關閉裝置，該關閉裝置用于改變第五晶體管的控制電極的電勢，以便在將數(shù)據(jù)輸入到第一區(qū)的單元電路中時關閉第五晶體管。
在優(yōu)選實施例中，該關閉裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第七晶體管，其中輸入側擴散層連接到第六晶體管的輸出側擴散層，控制電極連接到第一晶體管的控制電極，并且將預定電壓施加到輸出側擴散層；僅當將數(shù)據(jù)輸入到第七晶體管所屬的單元電路時開啟第七晶體管，并且當開啟第七晶體管時候關閉第五晶體管。
在優(yōu)選實施例中，多個單元電路區(qū)之中的最后一個區(qū)的單元電路的電勢控制裝置還包括控制信號產(chǎn)生裝置，用于通過利用輸入到沿數(shù)據(jù)傳輸方向是處于上游的單元電路的數(shù)據(jù)來產(chǎn)生控制信號。
在優(yōu)選實施例中，控制信號產(chǎn)生裝置還包括包含有控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中輸入側擴散層和控制電極連接到包含于沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的控制電極，并且輸出側擴散層連接到第五晶體管的控制電極；當將數(shù)據(jù)輸入到包含于沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的控制電極時，開啟第六晶體管；并且在開啟第六晶體管時開啟第五晶體管。
在優(yōu)選實施例中，控制信號產(chǎn)生裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中控制電極連接到包含于沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的控制電極，輸出側擴散層連接于第五晶體管的控制電極，并將預定DC電壓施加到輸入側擴散層；當將數(shù)據(jù)輸入到包含于沿數(shù)據(jù)傳輸是處于方向上游的單元電路中的第一晶體管的控制電極時，開啟第六晶體管；并且在開啟第六晶體管時開啟第五晶體管。
在優(yōu)選實施例中，電勢控制裝置還包括電勢施加裝置，用于在將數(shù)據(jù)輸入到第一區(qū)的單元電路中時或者剛剛之前，將致使第五晶體管開啟的電勢施加到第六晶體管的輸出側擴散層和第七晶體管的輸入側擴散層之間的部分。
在優(yōu)選實施例中，電勢施加裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第八晶體管，其中將致使第五晶體管開啟的電勢施加到輸入側擴散層，輸出側擴散層連接到第六晶體管的輸出側擴散層和第七晶體管的輸入側擴散層之間的部分，并且將預定脈沖信號施加到控制電極；并且在將數(shù)據(jù)從最后一個區(qū)的單元電路輸出之后直到將新的數(shù)據(jù)輸入到第一區(qū)的單元電路中為止的期間，作為對施加到控制電極的預定脈沖信號的響應，第八晶體管保持開啟，以便從第八晶體管的輸出側擴散層輸出致使第五晶體管開啟的電勢。
在優(yōu)選實施例中，電勢控制裝置還包括電勢施加裝置，用于將致使第五晶體管開啟的電勢施加到第六晶體管的輸出側擴散層與第七晶體管的輸入側擴散層之間的部分。
在優(yōu)選實施例中，電勢控制裝置還包括控制信號產(chǎn)生裝置，用于通過利用包含于該控制信號產(chǎn)生裝置所屬的單元電路中的第一晶體管的控制電極的電勢，來產(chǎn)生控制信號。
在優(yōu)選實施例中，控制信號產(chǎn)生裝置為倒相器，用于輸出包含于該倒相器所屬的單元電路中的第一晶體管的控制電極的反相電勢，并且當從該倒相器輸出相對較高的電壓電平的信號時開啟第五晶體管。
在優(yōu)選實施例中，時鐘信號包括具有周期相同但又以交替方式出現(xiàn)的脈沖的第一時鐘信號和第二時鐘信號；將第一時鐘信號施加到包含于奇數(shù)編號區(qū)的單元電路中的第一晶體管的輸入側擴散層，奇數(shù)編號區(qū)的單元電路還包括包含有控制電極、輸入側擴散層和輸出側擴散層的第九晶體管，其中，將第二時鐘信號施加到控制電極，輸出側擴散層連接到第一晶體管的控制電極，而輸入側擴散層連接到包含于沿數(shù)據(jù)傳輸方向是處于上游的相鄰單元電路中的第二晶體管的輸出側擴散層；將第二時鐘信號施加到包含于偶數(shù)編號區(qū)的單元電路中的第一晶體管的輸入側擴散層；偶數(shù)編號區(qū)的單元電路還包括包含有控制電極、輸入側擴散層和輸出側擴散層的第十晶體管，其中將第一時鐘信號施加到控制電極，輸出側擴散層連接到第一晶體管的控制電極，而輸入側擴散層連接到包含于沿數(shù)據(jù)傳輸方向是處于上游的相鄰單元電路中的第二晶體管的輸出側擴散層；并且當包含于第九和第十晶體管所屬的單元電路中的第一晶體管被開啟時，關閉第九晶體管和第十晶體管。
本發(fā)明不僅涉及移位寄存器，還涉及利用該移位寄存器的MOS型固態(tài)攝像傳感器以及照相機。
結合附圖，從本發(fā)明的下述詳細說明中，本發(fā)明的這些和其它目的、特征、方案和優(yōu)點將更加變得顯而易見。
附圖的簡要描述圖1示出根據(jù)本發(fā)明第一實施例的移位寄存器的結構；圖2示出根據(jù)本發(fā)明第一實施例的移位寄存器的選擇結構；圖3示出利用根據(jù)本發(fā)明第一實施例的移位寄存器的MOS型固態(tài)攝像傳感器的結構；圖4示出根據(jù)本發(fā)明第二實施例的移位寄存器的結構；圖5示出在第二實施例的移位寄存器傳輸數(shù)據(jù)時各種信號的電平和各種晶體管的狀態(tài)的轉變；圖6示出根據(jù)本發(fā)明第二實施例的移位寄存器的選擇結構；圖7示出根據(jù)本發(fā)明第二實施例的移位寄存器的選擇結構；圖8示出根據(jù)本發(fā)明第二實施例的移位寄存器的選擇結構；圖9示出根據(jù)本發(fā)明第二實施例的移位寄存器的選擇結構；圖10示出根據(jù)本發(fā)明第三實施例的移位寄存器的結構；圖11示出倒相器的結構；圖12示出在本發(fā)明的第三實施例的移位寄存器傳輸數(shù)據(jù)時各種信號的電平和各種晶體管的狀態(tài)的轉變；圖13示出根據(jù)本發(fā)明第三實施例的移位寄存器的選擇結構；圖14示出根據(jù)本發(fā)明第三實施例的移位寄存器中的單元電路的結構；圖15A是包含于常規(guī)移位寄存器的單元電路中的晶體管3的等效電路圖，其中晶體管3開啟；圖15B是包含于根據(jù)本發(fā)明第三實施例的移位寄存器中的單元電路中的晶體管3的等效電路圖，其中晶體管3開啟；圖16示出常規(guī)移位寄存器的結構；
圖17示出常規(guī)移位寄存器的單元電路的結構；圖18示出在常規(guī)移位寄存器傳輸數(shù)據(jù)時各種信號的電平的轉變。
發(fā)明的詳細描述現(xiàn)在參考附圖，將詳細描述本根據(jù)發(fā)明第一實施例的移位寄存器。圖1示出本實施例的移位寄存器的結構。
參考圖1，該移位寄存器包括四個單元電路區(qū)1-1至1-4和電阻元件2-1至2-4。該移位寄存器根據(jù)具有預定周期的兩個時鐘信號CLK1和CLK2在一個方向上傳輸數(shù)據(jù)(圖1中從左向右)。時鐘信號CLK1和CLK2是具有周期相同但又以交替方式出現(xiàn)的脈沖的信號。單元電路1將輸出信號NEXT(即，要被傳輸?shù)臄?shù)據(jù))輸出到沿數(shù)據(jù)傳輸方向是處于下游的相鄰區(qū)(下文中稱之為“隨后區(qū)”)的另一單元電路1，并同時輸出輸出信號OUT。輸出信號OUT用作復位信號RS，用于擦除存儲在沿數(shù)據(jù)傳輸方向是處于上游的相鄰區(qū)(下文中稱之為“在前區(qū)”)的另一單元電路1中的數(shù)據(jù)。輸出信號NEXT作為隨后區(qū)的單元電路1的輸入信號IN。參考圖17，現(xiàn)在將更加詳細地描述單元電路1。
首先，將描述單元電路1的電路結構。參考圖17，單元電路1包括晶體管3、電容器5、晶體管7和晶體管9。晶體管3的漏極連接到時鐘信號CLK1的信號線，并且經(jīng)由晶體管3的漏極來接收時鐘信號CLK1。將輸入信號IN施加到晶體管3的柵極。晶體管3的源極連接到晶體管7的漏極。晶體管3的源極還連接到在前區(qū)的單元電路1，并且經(jīng)由晶體管3的源極將輸出信號OUT輸出。
晶體管7的柵極連接到晶體管7的漏極。晶體管7的源極連接到隨后區(qū)的單元電路1，并且經(jīng)由晶體管7的源極將輸出信號NEXT輸出。電容器5連接在晶體管3的柵極與源極之間。
將輸入信號IN施加到晶體管9的漏極。將復位信號RS施加到晶體管9的柵極。晶體管9的源極接地。
現(xiàn)在將描述圖17中所示的單元電路1的器件的功能。晶體管3根據(jù)施加到其柵極的輸入信號IN的電壓值來選擇性地輸出或不輸出時鐘信號。明確地，如果輸入信號IN具有表示數(shù)據(jù)為“1”的高電平的電壓，則晶體管3經(jīng)由其源極將時鐘信號CLK輸出。如果輸入信號IN具有低電平的電壓，晶體管3不將時鐘信號CLK經(jīng)由其源極輸出。在這種情況下，在晶體管3的源極的電勢等于時鐘信號CLK的低電平。因此，僅僅如果晶體管3的柵極的電勢是處在高電平，那么開啟晶體管3以便經(jīng)由其源極輸出時鐘信號CLK的脈沖。
電容器5用于存儲從在前區(qū)的單元電路輸出的數(shù)據(jù)。明確地，電容器5存儲從在前區(qū)的單元電路1傳輸?shù)臄?shù)據(jù)。其中電容器5具有存儲在此處的數(shù)據(jù)，晶體管3的柵極的電勢是處在高電平，從而開啟晶體管3。電容器5可以是在晶體管3的柵極與漏極之間形成的電容器或者在晶體管的柵極與源極之間形成的電容器，或者可以為分離提供的電容器。
晶體管7是一個開關，其確定是否將來自于晶體管3的源極的時鐘信號CLK作為輸出信號NEXT輸出。明確地，如果將高電平的電壓施加到晶體管7的柵極與漏極，則從晶體管7的源極將表示數(shù)據(jù)為“1”的高電平的電壓作為輸出信號NEXT輸出。如果將低電平的電壓施加到晶體管7的柵極與漏極，晶體管7關閉，從而不把漏極的低電平的電壓輸出給源極。因此，僅僅如果晶體管7的柵極和漏極接收來自于晶體管3的時鐘信號CLK的脈沖(明確地，具有高電平的電壓的信號)，則開啟晶體管7以便經(jīng)由其源極把數(shù)據(jù)輸出給在后區(qū)的單元電路1。
晶體管9使用來自于在后區(qū)的單元電路1的輸出信號OUT作為復位信號RS來擦除存儲在電容器5中的數(shù)據(jù)。因此，晶體管9用于在其所屬的單元電路1輸出要被傳輸?shù)碾姾芍螅宄鎯υ谄渌鶎俚膯卧娐?中的數(shù)據(jù)。
接著，將描述本實施例的移位寄存器的特征部分，即電阻元件2-1至2-4。參考圖1，每一個電阻元件2的一端連接在晶體管3的源極與晶體管7的柵極之間，而其另一端接地。電阻元件2用于防止晶體管3的源極與晶體管7的柵極之間的部分進入高阻抗狀態(tài)。明確地，電阻元件2用于將晶體管7的柵極電勢控制在如此電勢以至于在其中晶體管7應是關閉的期間保持晶體管7關閉。為了該目的，電阻元件2的電阻值遠遠大于在晶體管3開啟時的晶體管3的電阻值。明確地，其中晶體管3在開啟時具有1kΩ的電阻值，而電阻元件2具有10至100kΩ的電阻值。
參考圖18，現(xiàn)在將描述具有這種結構的本實施例的移位寄存器的操作。圖18示出在常規(guī)移位寄存器傳輸數(shù)據(jù)時各種信號的電壓轉變。
在t＝0時，單元電路1-1接收要被傳輸?shù)臄?shù)據(jù)。明確地，單元電路1-1接收具有高電平電壓的輸入信號IN1。數(shù)據(jù)存儲在單元電路1-1的電容器5中，并且單元電路1-1的晶體管3的柵極電勢增至高電平。結果，單元電路1-1的晶體管3被開啟。
在t＝2時，時鐘信號CLK1的電壓轉變?yōu)楦唠娖健Ｒ驗閱卧娐?-1的晶體管3開啟，所以晶體管3經(jīng)由其源極輸出具有高電平電壓的時鐘信號CLK1的脈沖。因此，輸出信號OUT1的電壓增至高電平。此時，圖17中示出的單元電路1-1的晶體管3的柵極處于高阻抗狀態(tài)。因此，如果單元電路1-1的電容器5的下電極的電勢改變，則單元電路1-1的電容器5的上電極的電勢(即，單元電路1-1的晶體管3的柵極電勢)也改變。因此，如果單元電路1-1的晶體管3的源極電勢(即，輸出信號OUT1的電壓)轉變?yōu)楦唠娖剑瑒t單元電路1-1的晶體管3的柵極電勢(即輸入信號IN1的電壓)也增高。
再者，在t＝2時，將高電平電壓施加到單元電路1-1的晶體管7的柵極和漏極。因此，單元電路1-1的晶體管7被開啟。結果，輸出信號NEXT1的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-1傳輸?shù)絾卧娐?-2。
在t＝3時，時鐘信號CLK1的電壓下降至低電平。相應地，輸出信號OUT1的電壓也下降至低電平。相似地，單元電路1-1的晶體管3的柵極電勢(即，輸入信號IN1的電壓)下降。
再者，在t＝3時，由于時鐘信號CLK1的電壓下降至低電平，所以單元電路1-1的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-1的晶體管7關閉。
在t＝4時，時鐘信號CLK2的電壓轉變?yōu)楦唠娖健Ｓ捎趩卧娐?-2的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK2的脈沖輸出。因此，輸出信號OUT2的電壓增至高電平。此時，圖17中示出的單元電路1-2的晶體管3的柵極處于高阻抗狀態(tài)。因此，如果單元電路1-2的電容器5的下電極的電勢改變，則單元電路1-2的電容器5的上電極的電勢(即，單元電路1-2的晶體管3的柵極電勢)也改變。因此，如果單元電路1-2的晶體管3的源極電勢(即，輸出信號OUT2的電壓)轉變?yōu)楦唠娖?，則單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)也增高。
將輸出信號OUT2用作單元電路1-1的復位信號RS1。因此，隨著輸出信號OUT2的電壓增高，復位信號RS1的電壓也增高，因此清除存儲在單元電路1-1的電容器5中的數(shù)據(jù)。結果，單元電路1-1的晶體管3的柵極電勢(即，輸入信號IN1的電壓)下降至低電平。
再者，在t＝4時，將高電平的時鐘信號CLK2施加到單元電路1-2的晶體管7的柵極和漏極。因此，單元電路1-2的晶體管7被開啟。結果，輸出信號NEXT2的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-2傳輸?shù)絾卧娐?-3。
在t＝4時，常規(guī)移位寄存器在晶體管3的源極與晶體管7的柵極之間的那部分處于高阻抗狀態(tài)。相反，在本實施例的移位寄存器中，其一端接地的電阻元件2-1，連接到晶體管3的源極與晶體管7的柵極之間的那部分。因此，晶體管3的源極與晶體管7的柵極之間的那部分保持在低阻抗狀態(tài)。結果，晶體管3的源極與晶體管7的柵極之間的那部分的電勢穩(wěn)定地保持在低電平上。
在t＝5時，時鐘信號CLK2的電壓下降至低電平。相應地，輸出信號OUT2的電壓也下降至低電平。相似地，單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)下降。
再者，在t＝5時，隨著時鐘信號CLK2的電壓下降至低電平，單元電路1-2的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-2的晶體管7關閉。
在t＝6時，時鐘信號CLK1的電壓轉變?yōu)楦唠娖健Ｒ驗閱卧娐?-3的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK1輸出。因此，輸出信號OUT3的電壓增至高電平。此時，圖17中示出的單元電路1-3的晶體管3的柵極處于高阻抗狀態(tài)。因此，如果單元電路1-3的電容器5的下電極的電勢改變，則單元電路1-3的電容器5的上電極的電勢(即，單元電路1-3的晶體管3的柵極電勢)也改變。因此，如果單元電路1-3的晶體管3的源極電勢(即，輸出信號OUT3的電壓)轉變?yōu)楦唠娖?，則單元電路1-3的晶體管3的柵極電勢(即，輸入信號IN3的電壓)也增高。
輸出信號OUT3用作單元電路1-2的復位信號RS2。因此，隨著輸出信號OUT3的電壓增高，復位信號RS2的電壓也增高，由此清除存儲在單元電路1-2的電容器5中的數(shù)據(jù)。結果，單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)下降至低電平。
再者，在t＝6時，將高電平的時鐘信號CLK1施加到單元電路1-3的晶體管7的柵極和漏極。因此，單元電路1-3的晶體管7被開啟。結果，輸出信號NEXT3的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-3傳輸?shù)絾卧娐?-4。
在t＝7時，時鐘信號CLK1的電壓下降至低電平。相應地，輸出信號OUT3的電壓也下降至低電平。相似地，單元電路1-3的晶體管3的柵極電勢(即，輸入信號IN3的電壓)下降。
再者，在t＝7時，時鐘信號的電壓下降至低電平，單元電路1-3的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-3的晶體管7關閉。
在t＝8時，時鐘信號CLK2的電壓轉變?yōu)楦唠娖健Ｒ驗閱卧娐?-4的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK2輸出。因此，輸出信號OUT4的電壓增至高電平。此時，圖17中示出的單元電路1-4的晶體管3的柵極處于高阻抗狀態(tài)。因此，如果單元電路1-4的電容器5的下電極的電勢改變，則單元電路1-4的電容器5的上電極的電勢(即，單元電路1-4的晶體管3的柵極電勢)也改變。因此，如果單元電路1-4的晶體管3的源極電勢(即，輸出信號OUT4的電壓)轉變?yōu)楦唠娖剑瑒t單元電路1-4的晶體管3的柵極電勢(即，輸入信號IN4的電壓)也增高。
再者，在t＝8時，將高電平的時鐘信號CLK2施加到單元電路1-4的晶體管7的柵極和漏極。因此，單元電路1-4的晶體管7被開啟。結果，輸出信號NEXT3的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-4輸出。圖1中示出的本實施例的移位寄存器通過如上操作將數(shù)據(jù)從左傳輸?shù)接摇?br> 如上所述，本實施例的移位寄存器包括用于每一單元電路1的電阻元件，該電阻元件一端接地而另一端連接在單元電路1的晶體管3與晶體管7之間。這防止晶體管3與晶體管7之間的那部分進入高阻抗狀態(tài)。結果，晶體管3與晶體管7之間的那部分的電勢變得穩(wěn)定，從而防止移位寄存器出故障。
雖然本實施例的移位寄存器包括四個單元電路1的區(qū)，但是只要提供兩個以上的單元電路1，單元電路1的數(shù)量不受任何特定數(shù)量的限制。
雖然本實施例的移位寄存器包括連接在晶體管3與晶體管7之間的電阻元件2，但是連接在晶體管3與晶體管7之間的元件并不限于電阻元件2。例如，可以將晶體管12連接在晶體管3與晶體管7之間，如圖2中所示。明確地，晶體管12的漏極連接到晶體管3的源極與晶體管7的柵極之間的那部分，源極接地，并將DC電壓BIASA施加到其柵極。施加到晶體管12的柵極的DC電壓BIASA為如此電壓，以至于在晶體管12的漏極與源極之間產(chǎn)生相似于電阻元件2的電阻。由于晶體管12的使用，能夠更加準確地控制晶體管3與晶體管7之間的那部分的電勢。
參考附圖，現(xiàn)在將詳細描述本實施例的移位寄存器的示例性應用。本實施例的移位寄存器優(yōu)選用于MOS型固態(tài)攝像傳感器。參考附圖，現(xiàn)在將詳細描述利用本實施例的移位寄存器的MOS型固態(tài)攝像傳感器。圖3示出利用本實施例的移位寄存器的MOS型固態(tài)攝像傳感器的結構。
MOS型固態(tài)攝像傳感器包括光接收區(qū)100、垂直移位寄存器103、選擇器電路105、水平移位寄存器107、噪音消除電路109和開關111。光接收區(qū)100包括用于將入射光轉換為信號電荷的光接收元件的矩陣。在光接收元件的行之間提供多個行選擇線，用于逐行選擇光接收元件。光接收元件的列之間提供多個信號線，用于讀出信號。
垂直移位寄存器103是用于沿垂直方向傳輸數(shù)據(jù)的移位寄存器。垂直移位寄存器103包括多個單元電路。具有要被傳輸?shù)臄?shù)據(jù)的單元電路將數(shù)據(jù)傳輸?shù)诫S后區(qū)的另一單元電路，并且同時向選擇器電路105輸出選擇信號，用于選擇行。選擇器電路105選擇由從垂直移位寄存器103中輸出的選擇信號所指定的光接收元件行。
水平移位寄存器107包括圖1中示出的移位寄存器，并在一個方向上，即圖1中的從左向右，傳輸數(shù)據(jù)。水平移位寄存器107的單元電路1將數(shù)據(jù)輸出到隨后區(qū)的另一單元電路1，并且同時將具有高電平電壓的輸出信號OUT輸出到開關111。每一單元電路1具有如上面參考圖17所述的結構，并且下面不再描述單元電路1的結構。
為水平移位寄存器107的每一個單元電路1提供開關111，且例如，可以是晶體管。明確地，其中開關111是晶體管時，該開關111的漏極經(jīng)由噪音消除電路109連接到光接收區(qū)100的信號線，源極連接到輸出側，并且把輸出信號OUT施加到其柵極。當從水平移位寄存器107輸出具有高電平電壓的輸出信號OUT時，每個開關111被開啟。因此，當從左向右傳輸數(shù)據(jù)穿過水平移位寄存器107時，開關111從左向右依此地被開啟。噪音消除電路109是用于除去來自于從由光接收區(qū)100讀出的信號的噪聲的電路。
現(xiàn)在將描述利用圖1中示出的移位寄存器的MOS型固態(tài)攝像傳感器的特殊結構。當圖1中所示的移位寄存器用于MOS型固態(tài)攝像傳感器時，電阻元件2需要具有如此的電阻值，以至于可以將晶體管3的源極與晶體管7的柵極之間的那部分的電勢(即，輸出信號OUT的電壓)控制在如此電勢，以至于在其中晶體管7應該關閉的期間，開關111關閉。這用于防止晶體管3的源極與晶體管7的柵極之間的那部分在圖18中的周期(α)其間進入高阻抗狀態(tài)由此輸出信號OUT的電壓變得不穩(wěn)定從而導致錯誤的開啟晶體管111的問題。
參考附圖，現(xiàn)在將描述具有這種結構的MOS型固態(tài)圖像傳感器的操作。
首先，垂直移位寄存器103中的第一區(qū)的單元電路接收“1”數(shù)據(jù)。然后，第一區(qū)的單元電路將“1”數(shù)據(jù)輸出到第二區(qū)的單元電路。同時，第一區(qū)的單元電路將選擇信號輸出到選擇電路105，用于選擇第一行光接收元件。對此作出反應，選擇電路105根據(jù)選擇信號激活第一行選擇線，從而將來自于第一行的每一個光接收元件的信號電荷讀出到相應列的信號線。
然后，水平移位寄存器107將“1”數(shù)據(jù)從第一區(qū)的單元電路1傳輸?shù)阶詈笠粋€區(qū)的單元電路1中。隨著數(shù)據(jù)的傳輸，單元電路1相繼地將具有高電平電壓的輸出信號OUT輸出到相應的開關111。因此，開關111從左向右相繼被開啟。已經(jīng)被讀出到信號線的信號電荷各自經(jīng)由相應開啟的開關111被相繼地輸出到固態(tài)攝像傳感器的外部。通過上述操作將第一行的信號電荷輸出到外部。
然后，垂直移位寄存器103中的第二區(qū)的單元電路將數(shù)據(jù)輸出到第三區(qū)的單元電路。同時選擇第二行光接收元件。然后，如像上述第一行那樣，讀出由第二行光接收元件產(chǎn)生的信號電荷，下面將不再重復描述。對第二和隨后的行進行相同操作。
在圖3中示出的固態(tài)攝像傳感器中，如上所述，防止晶體管3與晶體管7之間的那部分進入高阻抗狀態(tài)。結果，防止開關111被錯誤開啟。
圖1中示出的移位寄存器用于圖3中示出的固態(tài)攝像傳感器的水平移位寄存器107。選擇地，圖2中示出的移位寄存器可以用于水平移位寄存器107。
雖然本實施例的移位寄存器用于圖3中示出的固態(tài)攝像傳感器的水平移位寄存器107，但是選擇地可以用于垂直移位寄存器103。
圖3中示出的固態(tài)攝像傳感器優(yōu)選用于數(shù)碼靜態(tài)(still)照相機。在這種情況下，數(shù)碼靜態(tài)照相機包括外部電路，用于對從固態(tài)攝像傳感器輸出的數(shù)據(jù)執(zhí)行諸如圖像處理操作的預定操作。
在上述第一實施例中，電阻元件2或晶體管12用于防止晶體管3與晶體管7之間的那部分進入高阻抗狀態(tài)。然而，連接在晶體管3與晶體管7之間的元件不限于此。下面的第二實施例涉及一種移位寄存器，其中將不同于第一實施例中使用的那些元件的元件連接在晶體管3與晶體管7之間。
參考附圖現(xiàn)在將描述根據(jù)本發(fā)明第二實施例的移位寄存器。圖4示出本實施例的移位寄存器的結構。在第一實施例的移位寄存器中，晶體管3與晶體管7之間的那部分總是經(jīng)由電阻元件2接地。相反，在本實施例的移位寄存器中，晶體管3與晶體管7之間的那部分經(jīng)由晶體管接地。當晶體管3與晶體管7之間的那部分可能進入高阻抗狀態(tài)時，開啟晶體管，否則關閉。
參考圖4，該移位寄存器包括單元電路、晶體管21、晶體管23和晶體管25。參考圖17，每一單元電路1包括晶體管3、電容器5、晶體管7和晶體管9。每一單元電路1于第一實施例中所使用的單元電路相似，下面不再詳細描述。
現(xiàn)在，將參考圖4詳細描述本發(fā)明的特征部分，即，晶體管21、晶體管23和晶體管25的電路結構。晶體管21-1、晶體管23-1和晶體管25-1一起形成第一組。相似地，晶體管21-2、23-2和25-2一起形成第二組，21-3、23-3和25-3一起形成第三組，而晶體管21-4、23-4和25-4一起形成第四組。
首先，將描述第一組的電路結構。第一組是第一區(qū)的單元電路的一部分。將來自于隨后區(qū)的單元電路1-2的輸出信號OUT2施加到晶體管21-1的柵極和漏極。因此，晶體管21-1的柵極和漏極連接到隨后區(qū)的單元電路在晶體管3的源極與晶體管7的柵極之間的部分。晶體管21-1的源極連接到晶體管25-1的漏極。晶體管25-1的源極接地。晶體管25-1的柵極連接到單元電路1-1的晶體管3的柵極。
將來自于單元電路1-1的輸出信號OUT1施加到晶體管23-1的漏極。因此，晶體管23-1的漏極連接到單元電路1-1在晶體管3的源極與晶體管7的柵極之間的部分。晶體管23-1的柵極連接到晶體管21-1的源極。晶體管23-1的源極接地。
接著，將描述第二組的電路結構和第三組的電路結構。第二組為中間區(qū)的單元電路1-2的一部分，而第三組為另一中間區(qū)的單元電路1-3的一部分。第二組和第三組具有相同的電路結構。因此，下面將僅描述第二組的電路結構。再者，除晶體管25的柵極連接位置之外，第一組的電路結構于第二組的電路結構彼此相似。因此，除晶體管25的連接位置之外，省略電路結構的描述。
將來自于在前區(qū)的單元電路1-1的輸出信號OUT1施加到晶體管25-2的柵極。因此，晶體管25-2的柵極連接到在前區(qū)的單元電路1-1在晶體管3的源極與晶體管7的柵極之間的部分。
接著，將描述第四組的電路結構。第四組為最后一個區(qū)的單元電路1-4的一部分。除晶體管21的柵極和漏極的連接位置之外，第四組的電路結構與第二組的相似。因此，除晶體管21的柵極和漏極的連接位置之外，將省略電路結構的描述。
晶體管21-4的柵極和漏極連接到第一區(qū)的單元電路1-1中的晶體管3的柵極。晶體管21-4的柵極和漏極的連接位置不限于第一區(qū)的單元電路1-1中的晶體管3的柵極，只要它們連接到在它們所屬的單元電路1-4之前的單元電路1中的晶體管3的柵極就行。
現(xiàn)在將描述圖4中示出的移位寄存器的器件的功能。單元電路1-1至1-4的功能于第一實施例的那些單元電路相似，因此下面不再詳細描述?，F(xiàn)在將描述包含于第一至第四組中的晶體管的功能。
晶體管23是一個開關，用于打開和關閉地與相應單元電路1在晶體管3的源極與晶體管7的柵極之間的部分之間的連接。明確地，在相應的單元電路1將數(shù)據(jù)輸出到隨后區(qū)的單元電路1之后，當相應單元電路1的晶體管3和晶體管7在相應單元電路1把數(shù)據(jù)輸出到在后區(qū)的單元電路1之后都關閉時，晶體管23從關閉狀態(tài)切換到開啟狀態(tài)。因此，晶體管23防止相應單元電路1在晶體管3的源極與晶體管7的柵極之間的部分進入高阻抗狀態(tài)。
晶體管21用于產(chǎn)生用于開啟和關閉相應晶體管23的控制信號。明確地，對應于除最后一個區(qū)之外的其他區(qū)的單元電路1-1至1-3的晶體管21-1至21-3分別使用隨后的單元電路1-2至1-4的輸出信號OUT2至OUT4來產(chǎn)生用于控制晶體管23-1至23-3的控制信號。換句話說，當來自于隨后的單元電路1-2至1-4的輸出信號OUT2至OUT4中的相應一個的電壓轉變?yōu)楦唠娖綍r，晶體管21-1至21-3各自經(jīng)由其源極將處于高電平的電壓信號輸出到晶體管23-1至23-3中的相應一個的柵極。因此，當相應的單元電路1-1至1-3的晶體管3和晶體管7在相應的單元電路1-1至1-3把數(shù)據(jù)輸出到隨后區(qū)的單元電路1-2至1-4之后都關閉時，開啟晶體管23-1至23-3。
相應于最后一個區(qū)的單元電路1-4的晶體管21-4使用要輸入到第一區(qū)的單元電路1-1的數(shù)據(jù)來產(chǎn)生用于控制相應的晶體管23-4的控制信號。換句話說，當將數(shù)據(jù)輸入到單元電路1-1時，晶體管21-4經(jīng)由其源極將處于高電平的電壓信號輸出到相應晶體管23-4的柵極。因此，當相應的單元電路1-4的晶體管3和晶體管7在相應的單元電路1-4將數(shù)據(jù)輸出到外部之后都關閉時，晶體管23-4被開啟。
晶體管25是一個開關，用以當晶體管25從關閉狀態(tài)切換到開啟狀態(tài)時關閉晶體管23。這是因為在將新數(shù)據(jù)輸入到移位寄存器時晶體管23需要返回關閉。
在將數(shù)據(jù)輸入到單元電路1-1時，開啟相應于第一區(qū)的單元電路1-1的晶體管25-1。因此，晶體管25-1將晶體管21-1的源極與晶體管25-1的漏極之間的那部分的電勢降至低電平。結果，晶體管23-1從開啟狀態(tài)切換到關閉狀態(tài)。
當在前單元電路1-1至1-3輸出具有高電平電壓的輸出信號OUT1至OUT3時，開啟相應于第二至最后一個區(qū)的單元電路1-2至1-4的晶體管25-2至25-4。因此，晶體管25-2至25-4將晶體管21-2至21-4的源極與晶體管25-2至25-4的漏極之間的那部分的電勢降至低電平。結果，晶體管23-2至23-4從開啟狀態(tài)切換到關閉狀態(tài)。
參考附圖，現(xiàn)在將描述具有這種結構的本實施例的移位寄存器的操作。圖5示出在移位寄存器傳輸數(shù)據(jù)時各種信號的電平和各種晶體管的狀態(tài)的轉變。
在t＝0-3時的期間移位寄存器的操作與第一實施例的移位寄存器相似，下面不再詳細描述。在初始狀態(tài)中，晶體管21、晶體管23和晶體管25關閉。
在t＝4時，時鐘信號CLK2的電壓轉變?yōu)楦唠娖?。由于單元電?-2的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK2輸出。因此，輸出信號OUT2的電壓增至高電平。此時，圖17中示出的單元電路1-2的晶體管3的柵極處于高阻抗狀態(tài)。因此，如果單元電路1-2的電容器5的下電極的電勢改變，則單元電路1-2的電容器5的上電極的電勢(即，單元電路1-2的晶體管3的柵極電勢)也改變。因此，如果單元電路1-2的晶體管3的源極電勢(即，輸出信號OUT2的電壓)轉變?yōu)楦唠娖?，則單元電路1-2的晶體管3的柵極電勢(即輸入信號IN2的電壓)也增高。
將輸出信號OUT2用作單元電路1-1的復位信號RS1。因此，隨著輸出信號OUT2的電壓增高，復位信號RS1的電壓也增高，由此清除存儲在單元電路1-1的電容器5中的數(shù)據(jù)。結果，單元電路1-1的晶體管3的柵極電勢(即，輸入信號IN1的電壓)下降至低電平。
再者，在t＝4時，將高電平的時鐘信號CLK2施加到單元電路1-2的晶體管7的柵極和漏極。因此，單元電路1-2的晶體管7被開啟。結果，輸出信號NEXT2的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-2傳輸?shù)絾卧娐?-3。
而且，在t＝4時，由于輸出信號OUT2的電壓增高，所以晶體管21-1開啟。因此，將高電平的電壓施加到晶體管23-1的柵極，由此開啟晶體管23-1。結果，單元電路1-1在晶體管3的源極與晶體管7的柵極之間的那部分的電勢會穩(wěn)定地保持在接地電勢附近。因此，可以解決由于高阻抗狀態(tài)而引起的發(fā)生在現(xiàn)有技術中的故障問題。由于晶體管25-1在t＝4時關閉，所以當開啟晶體管25-1時，晶體管21-1的源極與晶體管25-1的漏極之間的部分將具有高電平電勢，直到t＝12時為止。因此在t＝4-12的期間，晶體管23-1保持開啟。
本實施例的移位寄存器在t＝5時的操作與第一實施例的移位寄存器相似。明確地，時鐘信號CLK2的電壓下降至低電平。相應地，輸出信號OUT2的電壓也下降至低電平。相似地，單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)下降。再者，在t＝5時，隨著時鐘信號CLK2的電壓下降至低電平，單元電路1-2的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-2的晶體管7關閉。
在t＝6時，時鐘信號CLK1的電壓轉變?yōu)楦唠娖?。因為單元電?-3的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK1輸出。因此，輸出信號OUT3的電壓增至高電平。再者，單元電路1-3的晶體管3的柵極電勢(即，輸入信號IN3的電壓)也增高。
輸出信號OUT3用作單元電路1-2的復位信號RS2。因此，隨著輸出信號OUT3的電壓增高，復位信號RS2的電壓也增高，由此清除存儲在單元電路1-2的電容器5中的數(shù)據(jù)。結果，單元電路1-2的晶體管3的柵極電勢(即，輸入信號IN2的電壓)下降至低電平。
再者，在t＝6時，將高電平的時鐘信號CLK1施加到單元電路1-3的晶體管7的柵極和漏極。因此，單元電路1-3的晶體管7被開啟。結果，輸出信號NEXT3的電壓增至高電平。因此，將數(shù)據(jù)從單元電路1-3傳輸?shù)絾卧娐?-4。
而且，在t＝6時，由于輸出信號OUT3的電壓增高，所以晶體管21-2開啟。因此，將高電平的電壓施加到晶體管23-2的柵極，由此開啟晶體管23-2。結果，單元電路1-2在晶體管3的源極與晶體管7的柵極之間的那部分的電勢會穩(wěn)定地保持在接地電勢附近。因此，可以解決由于高阻抗狀態(tài)而引起的發(fā)生在現(xiàn)有技術中的故障問題。由于晶體管25-2在t＝6時關閉，所以當開啟晶體管25-2時，晶體管21-2的源極與晶體管25-2的漏極之間的部分將具有高電平電勢，直到t＝14時為止。因此在t＝6-14的期間，晶體管23-2保持開啟。
本實施例的移位寄存器在t＝7時的操作與第一實施例的移位寄存器相似。明確地，時鐘信號CLK1的電壓下降至低電平。相應地，輸出信號OUT3的電壓也下降至低電平。相似地，單元電路1-3的晶體管3的柵極電勢(即，輸入信號IN3的電壓)下降。再者，在t＝7時，隨著時鐘信號CLK1的電壓下降至低電平，單元電路1-3的晶體管7的柵極電勢和漏極電勢也下降。結果，單元電路1-3的晶體管7關閉。
在t＝8時，時鐘信號CLK2的電壓轉變?yōu)楦唠娖健Ｒ驗閱卧娐?-4的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK1輸出。因此，輸出信號OUT4的電壓增至高電平。再者，單元電路1-4的晶體管3的柵極電勢(即，輸入信號IN4的電壓)也增高。
輸出信號OUT4用作單元電路1-3的復位信號RS3。因此，隨著輸出信號OUT4的電壓增高，復位信號RS3的電壓也增高，由此清除存儲在單元電路1-3的電容器5中的數(shù)據(jù)。結果，單元電路1-3的晶體管3的柵極電勢(即，輸入信號IN3的電壓)下降至低電平。
再者，在t＝8時，將高電平的時鐘信號CLK1施加到單元電路1-4的晶體管7的柵極和漏極。因此，單元電路1-4的晶體管7被開啟。結果，輸出信號NEXT4的電壓增至高電平。因此，將數(shù)據(jù)輸出到單元電路1-4的外部。
而且，在t＝8時，由于輸出信號OUT4的電壓增高，所以晶體管21-3開啟。因此，將高電平的電壓施加到晶體管23-3的柵極，由此開啟晶體管23-3。結果，單元電路1-3在晶體管3的源極與晶體管7的柵極之間的那部分的電勢將穩(wěn)定地保持在接地電勢附近。因此，可以解決由于高阻抗狀態(tài)而引起的發(fā)生在現(xiàn)有技術中的故障問題。由于晶體管25-3在t＝8時關閉，所以當開啟晶體管25-3時，晶體管21-3的源極與晶體管25-3的漏極之間的部分將具有高電平電勢，直到t＝16時為止。因此在t＝8-16的期間，晶體管23-3保持開啟。
在t＝12時，將新數(shù)據(jù)輸入到單元電路1-1。單元1-1至1-4的晶體管3和晶體管7在t＝12時和在此之后執(zhí)行的操作與單元電路1-1至1-4在t＝1-10的期間執(zhí)行的操作相同。因此，下述說明將集中在晶體管21、晶體管23和晶體管25的操作上。
在t＝12時，單元電路1-1的柵極電勢增至高電平。結果，將高電平的電壓施加在晶體管25-1的柵極，由此開啟晶體管25-1。隨著晶體管25-1開啟，晶體管21-1與晶體管25-1之間的那部分的電勢降至低電平，由此關閉晶體管23-1。因此，初始化第一組。
再者，在t＝12時，隨著單元電路1-1的柵極電勢增至高電平，晶體管21-4被開啟。因此，將高電平的信號從晶體管21-4的源極輸出，由此開啟晶體管23-4。結果，在單元電路1-4的晶體管3與晶體管7之間的那部分的電勢將穩(wěn)定地保持在接地電勢附近。因此，可以解決由于高阻抗狀態(tài)而引起的發(fā)生在現(xiàn)有技術中的故障問題。由于晶體管25-4在t＝12時關閉，所以當開啟晶體管25-4時，晶體管21-4的源極與晶體管25-4的漏極之間的部分將具有高電平電勢，直到t＝18時為止。因此，在t＝12-18的期間，晶體管23-4保持開啟。
在t＝14時，輸出信號OUT1的電壓增至高電平。結果，將高電平電壓施加到晶體管25-2的柵極，由此開啟晶體管25-2。隨著晶體管25-2被開啟，晶體管21-2與晶體管25-2之間的那部分的電勢降至低電平，由此關閉晶體管23-2。因此初始化第二組。
在t＝16時，輸出信號OUT2的電壓增至高電平。結果，將高電平電壓施加到晶體管25-3的柵極，由此開啟晶體管25-3。隨著晶體管25-3被開啟，晶體管21-3與晶體管25-3之間的那部分的電勢降至低電平，由此關閉晶體管23-3。因此初始化第三組。
在t＝18時，輸出信號OUT3的電壓增至高電平。結果，將高電平電壓施加到晶體管25-4的柵極，由此開啟晶體管25-4。隨著晶體管25-4被開啟，晶體管21-4與晶體管25-4之間的那部分的電勢降至低電平，由此關閉晶體管23-4。因此初始化第四組。如上所述，初始化各組的晶體管21、晶體管23和晶體管25。如在圖5的部分中所示在t＝16時和在此之后，各組的晶體管21、晶體管23和晶體管25在初始化它們之后而正在傳輸新數(shù)據(jù)時重復在周期t＝6-16的期間執(zhí)行的操作。
如上所述，在本實施例的移位寄存器中，晶體管3與晶體管7之間的那部分在圖18的周期(α)期間經(jīng)由晶體管23接地。結果，能夠防止移位寄存器由于晶體管3與晶體管7之間的那部分處于高阻抗狀態(tài)而引起的故障。
再者，在本實施例的移位寄存器中，在晶體管3和晶體管7開啟時，晶體管3與晶體管7之間的那部分不接地。結果，不太可能惡化要被傳輸?shù)臄?shù)據(jù)。這將在下面詳細闡述。
在第一實施例中，晶體管3與晶體管7之間的那部分總是經(jīng)由電阻元件2接地。因此，當將數(shù)據(jù)輸出到隨后區(qū)的單元電路1時，數(shù)據(jù)的部分信號電荷經(jīng)由電阻元件2流向地。相反，在本實施例的移位寄存器中，當將數(shù)據(jù)輸出到隨后區(qū)的單元電路1時，關閉晶體管23，由此數(shù)據(jù)的信號電荷不經(jīng)由晶體管23流向地。結果，不太可能惡化要被傳輸?shù)臄?shù)據(jù)。
再者，在本實施例的移位寄存器中，當關閉晶體管23時，使用從包含于在前區(qū)的單元電路1中的晶體管3輸出的信號，由此沒必要提供用于控制晶體管23的分離的電源電壓電路。
在本實施例的移位寄存器中，晶體管21的漏極連接到隨后區(qū)的單元電路1在晶體管3與晶體管7之間的那部分或者連接到第一區(qū)的晶體管3的柵極。然而，晶體管21的漏極連接的位置不限于此。例如，可以將電源電壓VDD施加到晶體管21-1至21-4的漏極，如圖6中所示。在這種情況下，電源電壓VDD的電壓需要具有能夠致使晶體管21可以開啟的電平。因此，晶體管21的漏極總是具有高電平電勢。結果，當晶體管21關閉時能夠防止漏電流從晶體管21的源極流向其漏極。
再者，本實施例的移位寄存器還包括包含有晶體管27-1至27-4的電路，如圖7中所示。圖7示出本實施例可選擇的移位寄存器。在圖7中所示的移位寄存器中，在剛剛要輸入數(shù)據(jù)之前，使晶體管21與晶體管25之間的那部分的電勢達到高電平，由此開啟晶體管23。因此，單元電路1在晶體管3與晶體管7之間的那部分的電勢被復位到接地電勢?，F(xiàn)在將詳細描述圖7中示出的移位寄存器。
晶體管27用于根據(jù)信號CLEAR將單元電路1的晶體管3與晶體管7之間的那部分的電勢復位到接地電勢。明確地，晶體管27將高電平電壓施加到晶體管21與晶體管25之間的部分，由此開啟晶體管23。因此，晶體管3與晶體管7之間的那部分經(jīng)由晶體管23接地。為了實現(xiàn)這種操作，將信號CLEAR施加到晶體管27的柵極。將信號CLEAR施加到晶體管27的柵極。信號CLEAR在剛剛要將數(shù)據(jù)輸入到第一區(qū)的單元電路1-1之前包括高電平脈沖。將電源電壓VDD施加到晶體管27的漏極。將晶體管27的源極連接到晶體管21與晶體管25之間的部分。
現(xiàn)在將簡單地描述具有這種結構的圖7的移位寄存器的操作。首先，在剛剛要將數(shù)據(jù)輸入到移位寄存器之前，信號CLEAR的電平增至高電平。因此，開啟晶體管27-1至27-4。當晶體管27被開啟時，單元電路1在晶體管3與晶體管7之間的那部分經(jīng)由晶體管23接地。因此，將單元電路1在晶體管3與晶體管7之間的那部分的電勢復位到接地電勢。其后，該移位寄存器執(zhí)行如圖5中所示的操作。
如上所述，采用圖7中所示的移位寄存器，可以使晶體管3與晶體管7之間的那部分的電勢在初始狀態(tài)變得穩(wěn)定。下面將詳細闡述。在初始狀態(tài)，晶體管21與晶體管25之間的那部分的電勢不穩(wěn)定，且晶體管23的狀態(tài)也不穩(wěn)定。因此晶體管3與晶體管7之間的那部分的電勢也不穩(wěn)定。
在圖7中示出的移位寄存器中，在剛剛要輸入數(shù)據(jù)之前，將高電平電壓施加到晶體管21與晶體管25之間的那部分。這解決了晶體管21與晶體管25之間的那部分的電勢在初始狀態(tài)不穩(wěn)定的問題。
雖然，信號CLEAR是在剛剛要將數(shù)據(jù)輸入到所示實例中的單元電路1-1之前轉變?yōu)楦唠娖?，但是信號CLEAR轉變?yōu)楦唠娖降臅r刻并不限制于此。明確地，信號CLEAR可以選擇地在數(shù)據(jù)輸入到單元電路1-1的同時轉變?yōu)楦唠娖?。選擇地，信號CLEAR可以在供電之后轉變?yōu)楦唠娖?。當該移位寄存器用于固態(tài)攝像傳感器時，每當輸出固態(tài)攝像傳感器的數(shù)據(jù)的一個幀時，信號CLEAR可以轉變到高電平。
參考圖8，該移位寄存器可以包括取代晶體管27的電阻元件30。圖8示出本實施例的一種選擇的移位寄存器。在圖8中示出的移位寄存器中，將電源供給電壓VDD經(jīng)由電阻元件30施加到晶體管21與晶體管25之間的那部分。這防止了晶體管21與晶體管25之間的部分進入高阻抗狀態(tài)從而導致漏電流流經(jīng)那里由此降低晶體管23的柵極電壓的情形。優(yōu)選地，在晶體管25開啟時，電阻元件30的電阻值最好遠遠地大于晶體管25的電阻值。這用于防止在晶體管25開啟時電流流向電阻元件30。
在圖4中示出的本實施例的移位寄存器中，分別將在前區(qū)的單元電路1-1至1-3的輸出信號OUT1至OUT3施加到第二至最后一個區(qū)的晶體管25-2至25-4的柵極。然而，施加到第二至最后一個區(qū)的晶體管25-2至25-4的柵極的信號不限制于此。例如，可以分別將在前區(qū)的輸出信號NEXT1至NEXT3施加到晶體管25-2至25-4的柵極，如圖9中所示。輸出信號NEXT處于高電平的時間周期比輸出信號OUT的長，如圖5中所示。因此，能夠更加可靠地復位晶體管21與晶體管25之間的那部分的電勢。
選擇地，可以將圖7和圖9的移位寄存器結合在一起，或者將圖8和圖9的移位寄存器結合在一起。
現(xiàn)在參考附圖將詳細描述根據(jù)本發(fā)明第三實施例的移位寄存器。圖10示出本實施例的移位寄存器的結構。通過使用倒相器35替換圖4中示出的移位寄存器的晶體管21和晶體管25來獲得圖10中示出的移位寄存器?，F(xiàn)在參考圖10來詳細描述本實施例的移位寄存器。
參考圖10，該移位寄存器包括單元電路1-1至1-4、晶體管23-1至23-4和倒相器35-1至35-4。單元電路1-1至1-4和晶體管23-1至23-4與在第二實施例中所描述的那些相似，下面不再詳細描述。
倒相器35的一端連接到相應單元電路1的晶體管3的柵極，而另一端連接到相應的晶體管23的柵極。倒相器35是一個器件，其通過利用輸入到相應單元電路1的數(shù)據(jù)來產(chǎn)生用于開啟/關閉晶體管23的控制信號的元件，并且輸出晶體管3的柵極的反相電勢?，F(xiàn)在將參考附圖詳細描述倒相器35的示例性結構。圖11示出倒相器35的結構。
參考圖11，倒相器35包括晶體管37和晶體管39。將電源電壓VDD施加到晶體管37的柵極和漏極。晶體管39的源極接地。晶體管37的源極和晶體管39的漏極彼此連接，并且從該連接部分輸出用于控制晶體管23的控制信號。晶體管39的柵極連接到單元電路1的晶體管3的柵極。
現(xiàn)在將參考附圖來描述具有這種結構的本實施例的移位寄存器的操作。圖12示出在圖10中示出的移位寄存器傳輸數(shù)據(jù)時各種信號的電壓電平和晶體管23的狀態(tài)的轉變。單元電路1的晶體管3和晶體管7在本實施例的移位寄存器傳輸數(shù)據(jù)時執(zhí)行的操作與第一和第二實施例相似。因此，下述說明集中在晶體管23的操作上，這不同于第一和第二實施例。
首先，晶體管23-1在周期t＝4-12與t＝16-21期間開啟，在周期t＝0-4與t＝12-16期間關閉。這是因為單元電路1-1的晶體管3的柵極電勢(即，輸入信號IN1)在周期t＝4-12與t＝16-21期間處于低電平。在周期t＝4-12與t＝16-21期間，單元電路1-1的晶體管3與晶體管7都關閉。因此，如果在該期間晶體管23-1被開啟，則單元電路1-1在晶體管3與晶體管7之間的那部分的電勢可以穩(wěn)定地保持在接地電勢。晶體管23-2至23-4以與晶體管23-1相似的方式操作，并且下面將不再詳細描述晶體管23-2至23-4的操作。
如上所述，在本實施例的移位寄存器中，在圖18中的周期(α)期間晶體管3與晶體管7之間的那部分經(jīng)由晶體管23接地。結果，能夠防止移位寄存器由于晶體管3與晶體管7之間的那部分處于高阻抗狀態(tài)而引起的故障。
如第二實施例中那樣，在本實施例的移位寄存器中，在晶體管3與晶體管7開啟時，晶體管3與晶體管7之間的那部分不接地。結果不太可能惡化要被傳輸?shù)臄?shù)據(jù)。
在本實施例的移位寄存器中，通過利用輸入到晶體管23所屬的單元電路1的信號控制晶體管23。因此，對于所有的單元電路1，都可以使用相同的用于控制單元電路1的電路結構。使用倒相器，能夠簡化移位寄存器的結構。
在本實施例的移位寄存器中，可以將時鐘信號CLK1和CLK2輸入到單元電路41-1至41-4中的每一個，如圖13中所示。圖13示出一個移位寄存器，其中將時鐘信號CLK1和CLK2輸入到單元電路41-1至41-4中的每一個?，F(xiàn)在將描述圖13的移位寄存器。
在圖13中示出的移位寄存器中，將時鐘信號CLK1和CLK2輸入到單元電路41-1至41-4中的每一個。在圖13中所述的移位寄存器中，利用如上所述的輸入到每一單元電路的兩個時鐘信號，增加了輸入信號IN在圖5中的周期t＝2-3期間增加的量。下面將詳細闡述。
參考圖13，該移位寄存器包括單元電路41-1至41-4、晶體管23-1至23-4和倒相器35-1至35-4。晶體管23-1至23-4和倒相器35-1至35-4與圖10中示出的那些相似，下面將不再詳細描述?，F(xiàn)在將參考附圖詳細描述與圖10的移位寄存器的單元電路不同的單元電路41。圖14詳細地示出單元電路。
圖14中示出的單元電路41與圖17中示出的單元電路1的不同之處在于附加地提供了晶體管50。晶體管50是一個開關，用于開啟/關閉晶體管3與晶體管9之間的連接。將時鐘信號CLK2施加到晶體管50的柵極。將從在前區(qū)的單元電路41輸出的信號輸入到晶體管50的漏極。晶體管50的源極連接到晶體管3的柵極。值得注意的是，圖14示出奇數(shù)編號區(qū)的單元電路41的結構。在偶數(shù)編號區(qū)的單元電路41中，將時鐘信號CLK2施加到晶體管3的漏極，而將時鐘信號CLK1施加到晶體管50的柵極。除此之外，該結構與第一至第三實施例的那些結構相似，因此下面不再詳細描述。
現(xiàn)在將參考圖12詳細描述具有這種結構的圖14的移位寄存器的操作。圖14中示出的移位寄存器的操作基本上與上述圖12的移位寄存器相似。為了簡化的目的，下述說明集中在不同于圖12的那部分操作。在下述說明中，假設圖14中示出的單元電路41為單元電路41-1。
在t＝0時，將數(shù)據(jù)輸入到單元電路41-1。此時，時鐘信號CLK2的電壓增至高電平，由此開啟晶體管50。因此，該數(shù)據(jù)經(jīng)過晶體管50并被存儲在電容器5中。結果，晶體管3的柵極電勢(即，輸入信號IN)增至高電平。
在t＝1時，時鐘信號CLK2的電壓降至低電平，由此關閉晶體管50。
在t＝2時，時鐘信號CLK1的電壓轉變?yōu)楦唠娖?。由于單元電?1-1的晶體管3開啟，所以晶體管3經(jīng)由其源極將具有高電平電壓的時鐘信號CLK1輸出。因此，輸出信號OUT1的電壓增至高電平。此時，圖14中示出的單元電路41-1的晶體管3的柵極處于高阻抗狀態(tài)。因此，如果單元電路41-1的電容器5的下電極的電勢改變，則單元電路41-1的電容器5的上電極的電勢(即，單元電路41-1的晶體管3的柵極電勢)也改變。因此，如果單元電路41-1的晶體管3的源極電勢(即，輸出信號OUT1的電壓)轉變?yōu)楦唠娖?，則單元電路41-1的晶體管3的柵極電勢(即輸入信號IN1的電壓)也增高。
在圖14中示出的單元電路41-1中，晶體管3的柵極電勢在t＝2時增加的量大于在圖17中所示出的。這在下面將會闡述。
在圖17中，連接到晶體管3和晶體管9的柵極的線可以被看作為寄生電容器。因此，如同從晶體管3的源極所看出的結構包括彼此串聯(lián)連接的電容器5和寄生電容器60，如圖15A中所示。假設電容器5的電容為C1，且寄生電容器60的電容為C2。還假設時鐘信號在t＝2時增加的電壓量為ΔV。
則，晶體管3的柵極電勢增加的量等于圖15A中的電容器5的左側上的部分的電勢增加的量。因此，晶體管3的柵極電勢增加的量為C1·ΔV/(C1+C2)。
相反，在圖14中示出的單元電路41-1中，晶體管50設置在電容器5與寄生電容器60之間，如圖15B中所示。晶體管50在t-2時關閉。因此，可以忽略位于晶體管50之后的寄生電容器60的存在。因此，可以認為C2＝0。結果，晶體管3的柵極電勢增加的量為ΔV。如果增加晶體管的柵極電勢增加的量，則可以降低晶體管3在開啟時的電阻值。
在t＝3時及之后，單元電路41-1以與單元電路1-1相似的方式操作，并且下面不再描述單元電路41-1的操作。在單元電路41-2至41-4中的晶體管3的柵極電勢增加的量與單元電路41-1中的相同，下面不再詳述。
圖14中示出的單元電路41-1可以用于第一至第三實施例的移位寄存器中的任何一種。
如第一實施例中那樣，第二和第三實施例的移位寄存器優(yōu)選用于MOS型固態(tài)攝像傳感器的垂直移位寄存器或水平移位寄存器。再者，如同第一實施例中那樣，包含第二或第三實施例的移位寄存器的MOS型固態(tài)攝像傳感器優(yōu)選用于數(shù)碼靜態(tài)照相機。
在第一至第三實施例中假設晶體管為N溝道MOS晶體管。然而，晶體管可以選擇地為P溝道MOS晶體管。在這種情況下，對于電壓和電勢，顛倒高電平與低電平。再者，將電源電壓VDD施加到各圖中的每一個接地位置。
在第一至第三實施例中，假設一個區(qū)接一個區(qū)地傳輸數(shù)據(jù)。然而，傳輸數(shù)據(jù)的方式不限制于此。例如，可以每隔一個區(qū)跳躍地傳輸數(shù)據(jù)，只要是將該數(shù)據(jù)通過沿數(shù)據(jù)傳輸方向是處于下游的移位寄存器來傳輸。
雖然已經(jīng)詳細地描述了本發(fā)明，但是前述說明在各方面是示例性的并非限制性的。應理解可以在不脫離本發(fā)明范圍的情況下設計出大量的其它修改和變化。
權利要求
1.一種移位寄存器，包括多個單元電路區(qū)，用于根據(jù)具有脈沖的時鐘信號在一個方向上傳輸數(shù)據(jù)，每一單元電路包括電容器裝置，用于存儲從沿數(shù)據(jù)傳輸方向是處于上游的單元電路輸出的數(shù)據(jù)；第一晶體管，包括輸入側擴散層和輸出側擴散層，其中，所述第一晶體管經(jīng)由輸入側擴散層接收時鐘信號，并且僅在將數(shù)據(jù)存儲在電容器裝置中時，第一晶體管被開啟，以便經(jīng)由輸出側擴散層輸出時鐘信號脈沖；第二晶體管，包括控制電極、輸入側擴散層和輸出側擴散層，其中所述控制電極和所述輸入側擴散層連接到第一晶體管的輸出側擴散層，且僅在將來自于第一晶體管的時鐘信號脈沖輸入到所述控制電極和所述輸入側擴散層時，第二晶體管被開啟，以便經(jīng)由所述輸出側擴散層將數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向是處于下游的單元電路；以及電勢控制裝置，用于將第二晶體管的控制電極的電勢控制為如此電勢，使得至少在第二晶體管應是關閉的期間，第二晶體管保持關閉。
2.根據(jù)權利要求1所述的移位寄存器，其中每個單元電路還包括擦除裝置，用于在將數(shù)據(jù)從所述單元電路輸出之后擦除存儲在所述電容器裝置中的數(shù)據(jù)。
3.根據(jù)權利要求2所述的移位寄存器，其中所述擦處裝置是包括控制電極、輸入側擴散層和輸出側擴散層的第三晶體管，其中將預定電壓施加到輸出側擴散層，輸入側擴散層連接到第一晶體管的控制電極，并且所述控制電極連接到沿數(shù)據(jù)傳輸方向處于下游的單元電路在所述第一晶體管的輸出側擴散層與所述第二晶體管的控制電極之間的部分；以及當將時鐘信號的脈沖從包含于沿數(shù)據(jù)傳輸方向是處于下游的單元電路中的第一晶體管的輸出側擴散層輸出時，第三晶體管被開啟，以便擦除存儲在所述電容器裝置中的數(shù)據(jù)。
4.根據(jù)權利要求1所述的移位寄存器，其中所述電勢控制裝置為電阻器，該電阻器的一端連接到第一晶體管的輸出側擴散層與第二晶體管的控制電極之間的部分，而另一端施加有預定電壓。
5.根據(jù)權利要求1所述的移位寄存器，其中所述電勢控制裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第四晶體管，其中輸入側擴散層連接到第一晶體管的輸出側擴散層與第二晶體管的控制電極之間的部分，將預定電壓施加到所述輸出側擴散層，且將固定電平的DC電壓施加到所述控制電極。
6.根據(jù)權利要求1所述的移位寄存器，其中所述電勢控制裝置包括包含有控制電極、輸入側擴散層和輸出側擴散層的第五晶體管，其中所述輸入側擴散層連接到第一晶體管的輸出側擴散層與第二晶體管的控制電極之間的部分，將預定電壓施加到所述輸出側擴散層，并且將用于開啟/關閉第五晶體管的控制信號施加到所述控制電極；以及通過該控制信號來控制第五晶體管，以便在其中在將數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向是處于下游的單元電路之后第一晶體管和第二晶體管關閉的期間內，第五晶體管開啟。
7.根據(jù)權利要求6所述的移位寄存器，其中所述電勢控制裝置包括控制信號產(chǎn)生裝置，用于通過利用從沿數(shù)據(jù)傳輸方向是處于下游的單元電路包含的第一晶體管的輸出側擴散層輸出的時鐘信號的脈沖，來產(chǎn)生控制信號。
8.根據(jù)權利要求7所述的移位寄存器，其中所述控制信號產(chǎn)生裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中所述輸入側擴散層和所述控制電極連接到沿數(shù)據(jù)傳輸方向是處于下游的單元電路包含的第一晶體管的輸出側擴散層，而所述輸出側擴散層連接到第五晶體管的控制電極；當將從沿數(shù)據(jù)傳輸方向是處于下游的單元電路包含的第一晶體管輸出的時鐘信號的脈沖施加到第六晶體管的控制電極和輸入側擴散層時，第六晶體管開啟；以及在第六晶體管開啟時第五晶體管開啟。
9.根據(jù)權利要求7所述的移位寄存器，其中所述控制信號產(chǎn)生裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中所述控制電極連接到包含于沿數(shù)據(jù)傳輸方向是處于下游的單元電路中的第一晶體管的輸出側擴散層，所述輸出側擴散層連接到第五晶體管的控制電極，并將預定DC電壓施加到所述輸入側擴散層；當將從沿數(shù)據(jù)傳輸方向是處于下游的單元電路包含的第一晶體管輸出的時鐘信號的脈沖施加到第六晶體管的控制電極時，第六晶體管開啟；以及在第六晶體管開啟時第五晶體管開啟。
10.根據(jù)權利要求8所述的移位寄存器，其中所述控制信號產(chǎn)生裝置還包括關閉裝置，當將數(shù)據(jù)從沿數(shù)據(jù)傳輸方向是處于上游的單元電路輸出時，所述關閉裝置用于改變第五晶體管控制電極的電勢，以關閉第五晶體管。
11.根據(jù)權利要求10所述的移位寄存器，其中所述關閉裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第七晶體管，其中所述輸入側擴散層連接到第六晶體管的輸出側擴散層，所述控制電極連接到包含在沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的輸出側擴散層，并將預定電壓施加在所述輸出側擴散層；僅在將從沿數(shù)據(jù)傳輸方向是處于上游的單元電路的第一晶體管輸出的時鐘信號脈沖施加到第七晶體管的控制電極時，第七晶體管開啟；以及當?shù)谄呔w管開啟時，第五晶體管關閉。
12.根據(jù)權利要求9所述的移位寄存器，其中在多個單元電路區(qū)之中的第一區(qū)的單元電路的電勢控制裝置還包括關閉裝置，當將數(shù)據(jù)輸入到第一區(qū)的單元電路中時，該關閉裝置用于改變第五晶體管的控制電極的電勢，以關閉第五晶體管。
13.根據(jù)權利要求12所述的移位寄存器，其中所述關閉裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第七晶體管，其中所述輸入側擴散層連接到第六晶體管的輸出側擴散層，所述控制電極連接到第一晶體管的控制電極，且將預定電壓施加到所述輸出側擴散層；在將數(shù)據(jù)輸入到第七晶體管所屬的單元電路時開啟第七晶體管；且當?shù)谄呔w管開啟時，第五晶體管關閉。
14.根據(jù)權利要求6所述的移位寄存器，其中多個單元電路區(qū)之中的最后一個區(qū)的單元電路的電勢控制裝置還包括控制信號產(chǎn)生裝置，用于通過利用輸入到沿數(shù)據(jù)傳輸方向是處于上游的單元電路的數(shù)據(jù)來產(chǎn)生控制信號。
15.根據(jù)權利要求14所述的移位寄存器，其中所述控制信號產(chǎn)生裝置還包括包含有控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中所述輸入側擴散層和所述控制電極連接到包含于沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的控制電極，且所述輸出側擴散層連接到所述第五晶體管的控制電極；在將數(shù)據(jù)輸入到包含于沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的控制電極時，第六晶體管開啟；以及在所述第六晶體管開啟時所述第五晶體管開啟。
16.根據(jù)權利要求14所述的移位寄存器，其中所述控制信號產(chǎn)生裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第六晶體管，其中所述控制電極連接到包含于沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的控制電極，所述輸出側擴散層連接到第五晶體管的控制電極，并將預定DC電壓施加到所述輸入側擴散層；在將數(shù)據(jù)輸入到包含于沿數(shù)據(jù)傳輸方向是處于上游的單元電路中的第一晶體管的控制電極時，第六晶體管開啟；以及在第六晶體管開啟時第五晶體管開啟。
17.根據(jù)權利要求13所述的移位寄存器，其中所述電勢控制裝置還包括電勢施加裝置，用于在將數(shù)據(jù)輸入到第一區(qū)的單元電路中時或者剛剛在此之前，將使得第五晶體管開啟的電勢施加到第六晶體管的輸出側擴散層與第七晶體管的輸入側擴散層之間的部分。
18.根據(jù)權利要求17所述的移位寄存器，其中所述電勢施加裝置為包括控制電極、輸入側擴散層和輸出側擴散層的第八晶體管，其中將使得第五晶體管開啟的電勢施加到所述輸入側擴散層，所述輸出側擴散層連接到第六晶體管的輸出側擴散層與第七晶體管的輸入側擴散層之間的部分，且將預定脈沖信號施加到所述控制電極；以及在將數(shù)據(jù)從最后一個區(qū)的單元電路輸出之后直到將新的數(shù)據(jù)輸入到第一區(qū)的單元電路中為止的期間內，響應于施加到所述控制電極的預定脈沖信號，第八晶體管被開啟，以便從第八晶體管的輸出側擴散層輸出使得第五晶體管開啟的電勢。
19.根據(jù)權利要求13所述的移位寄存器，其中所述電勢控制裝置還包括電勢施加裝置，用于將致使第五晶體管開啟的電勢施加到第六晶體管的輸出側擴散層與第七晶體管的輸入側擴散層之間的部分。
20.根據(jù)權利要求6所述的移位寄存器，其中所述電勢控制裝置還包括控制信號產(chǎn)生裝置，用于通過利用該控制信號產(chǎn)生裝置所屬的單元電路中包含的第一晶體管的控制電極的電勢，來產(chǎn)生所述控制信號。
21.根據(jù)權利要求20所述的移位寄存器，其中所述控制信號產(chǎn)生裝置是倒相器，用于輸出該倒相器所屬的單元電路中包含的第一晶體管的控制電極的反相電勢；以及在從該倒相器輸出相對較高的電壓電平的信號時第五晶體管開啟。
22.根據(jù)權利要求1所述的移位寄存器，其中所述時鐘信號包括具有周期相同但又以交替方式出現(xiàn)的脈沖的第一時鐘信號和第二時鐘信號；將第一時鐘信號施加到奇數(shù)編號區(qū)的單元電路中包含的第一晶體管的輸入側擴散層；奇數(shù)編號區(qū)的單元電路還包括包含有控制電極、輸入側擴散層和輸出側擴散層的第九晶體管，其中，將第二時鐘信號施加到所述控制電極，所述輸出側擴散層連接到所述第一晶體管的控制電極，而所述輸入側擴散層連接到沿數(shù)據(jù)傳輸方向是處于上游的單元電路中包含的第二晶體管的輸出側擴散層；將第二時鐘信號施加到偶數(shù)編號區(qū)的單元電路中包含的第一晶體管的輸入側擴散層；偶數(shù)編號區(qū)的所述單元電路還包括包含有控制電極、輸入側擴散層和輸出側擴散層的第十晶體管，其中將第一時鐘信號施加到所述控制電極，所述輸出側擴散層連接于所述第一晶體管的控制電極，而將所述輸入側擴散層連接到沿數(shù)據(jù)傳輸方向是處于上游的單元電路中包含的第二晶體管的輸出側擴散層；以及當所述第九和所述第十晶體管所屬的單元電路中包含的第一晶體管開啟時，第九晶體管和第十晶體管關閉。
23.一種MOS型固態(tài)攝像傳感器，包括多個布置成矩陣圖形的光接收元件，每個光接收元件用于將入射光轉換為信號電荷，該信號電荷是數(shù)據(jù)；多個設置在布置成矩陣圖形的光接收元件的列之間的信號線，用于讀出數(shù)據(jù)；多個列選擇晶體管，每一個相應于所述多個信號線中的一個，并且每個具有連接到相應信號線的輸入側擴散層；以及一個移位寄存器，包括多個單元電路區(qū)，用于根據(jù)具有脈沖的時鐘信號在一個方向上傳輸數(shù)據(jù)，其中每個單元電路包括電容器裝置，用于存儲從沿數(shù)據(jù)傳輸方向是處于上游的單元電路輸出的數(shù)據(jù)；第一晶體管，包括輸入側擴散層和輸出側擴散層，其中，第一晶體管經(jīng)由所述輸入側擴散層接收時鐘信號，并且僅當將數(shù)據(jù)存儲在所述電容器裝置中時，第一晶體管開啟，以便經(jīng)由所述輸出側擴散層輸出所述時鐘信號的脈沖；第二晶體管，包括控制電極、輸入側擴散層和輸出側擴散層，其中所述控制電極和所述輸入側擴散層連接到第一晶體管的輸出側擴散層，并且僅當將來自于第一晶體管的時鐘信號脈沖輸入到所述控制電極和所述輸入側擴散層時，第二晶體管開啟，以便經(jīng)由所述輸出側擴散層將數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向是處于下游的單元電路；電勢控制裝置，用于將第一晶體管的輸出側擴散層的電勢控制為如此電勢，使得至少在其中第二晶體管應是關閉的期間所述列選擇晶體管保持關閉，其中；每一個列選擇晶體管包括連接到第一晶體管的輸出側擴散層的控制電極，并且當從第一晶體管的輸出側擴散層輸出脈沖時，該列選擇晶體管開啟；以及在一個方向上傳輸數(shù)據(jù)的同時，所述移位寄存器將來自每個單元電路的第一晶體管的脈沖施加到相應的列選擇晶體管的控制電極，由此列選擇晶體管相繼地開啟，以便經(jīng)由所述多個信號線將數(shù)據(jù)輸出到外部。
24.一種MOS型固態(tài)攝像傳感器，包括多個布置成矩陣圖形的光接收元件，每個光接收元件用于將入射光轉換為信號電荷，該信號電荷是數(shù)據(jù)；多個設置在布置成矩陣圖形的光接收元件的行之間的信號線，每一個信號線用于選擇一行；多個行選擇晶體管，每一個相應于所述多個信號線中的一個，且每一個具有連接到相應信號線的輸入側擴散層；和移位寄存器，包括多個單元電路區(qū)，用于根據(jù)具有脈沖的時鐘信號在一個方向上傳輸數(shù)據(jù)，其中每個單元電路包括電容器裝置，用于存儲從沿數(shù)據(jù)傳輸方向是處于上游的單元電路輸出的數(shù)據(jù)；第一晶體管，包括輸入側擴散層和輸出側擴散層，其中，第一晶體管經(jīng)由所述輸入側擴散層接收時鐘信號，并且僅當將數(shù)據(jù)存儲在所述電容器裝置中時，第一晶體管開啟，以便經(jīng)由所述輸出側擴散層輸出所述時鐘信號的脈沖；第二晶體管，包括控制電極、輸入側擴散層和輸出側擴散層，其中所述控制電極和所述輸入側擴散層連接到所述第一晶體管的輸出側擴散層，并且僅當將來自于所述第一晶體管的時鐘信號脈沖輸入到所述控制電極和所述輸入側擴散層時，第二晶體管開啟，以便經(jīng)由所述輸出側擴散層將數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向是處于下游的單元電路；以及電勢控制裝置，用于將第一晶體管的輸出側擴散層的電勢控制為如此電勢，使得至少在其中第二晶體管應是關閉的期間所述行選擇晶體管保持關閉，其中每一個行選擇晶體管包括連接到所述第一晶體管的輸出側擴散層的控制電極，并且當從所述第一晶體管的輸出側擴散層輸出脈沖時，該行選擇晶體管開啟；并且在一個方向上傳輸數(shù)據(jù)的同時，所述移位寄存器將來自于各單元電路的第一晶體管的脈沖施加到相應的行選擇晶體管的控制電極，由此相繼地開啟所述行選擇晶體管，以便相繼地選擇所述多個信號線。
25.一種照相機，包括多個布置成矩陣圖形的光接收元件，每個所述光接收元件用于將入射光轉換為信號電荷，該信號電荷是數(shù)據(jù)；多個設置在布置成矩陣圖形的光接收元件的列之間的信號線，用于讀出數(shù)據(jù)；多個列選擇晶體管，每一個相應于所述多個信號線中的一個，且每一個具有連接到相應信號線的輸入側擴散層；一個移位寄存器，包括多個單元電路區(qū)，用于根據(jù)具有脈沖的時鐘信號在一個方向上傳輸數(shù)據(jù)；以及一個外部電路，用于對由所述移位寄存器傳輸?shù)臄?shù)據(jù)執(zhí)行預定操作，其中每個單元電路包括電容器裝置，用于存儲從沿數(shù)據(jù)傳輸方向是處于上游的單元電路輸出的數(shù)據(jù)；第一晶體管，包括輸入側擴散層和輸出側擴散層，其中，所述第一晶體管經(jīng)由所述輸入側擴散層接收時鐘信號，并且僅當將所述數(shù)據(jù)存儲在所述電容器裝置中時，所述第一晶體管開啟，以便經(jīng)由所述輸出側擴散層輸出所述時鐘信號的脈沖；第二晶體管，包括控制電極、輸入側擴散層和輸出側擴散層，其中所述控制電極和所述輸入側擴散層連接到所述第一晶體管的輸出側擴散層，并且僅當將來自于所述第一晶體管的時鐘信號脈沖輸入到所述控制電極和所述輸入側擴散層時，所述第二晶體管開啟，以便經(jīng)由所述輸出側擴散層將數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向是處于下游的單元電路；以及電勢控制裝置，用于將所述第一晶體管的輸出側擴散層的電勢控制為如此電勢，使得至少在其中所述第二晶體管應是關閉的期間內所述列選擇晶體管保持關閉，其中每一個列選擇晶體管包括連接到第一晶體管的輸出側擴散層的控制電極，并且當從第一晶體管的輸出側擴散層輸出脈沖時，該列選擇晶體管開啟；以及在一個方向上傳輸數(shù)據(jù)的同時，所述移位寄存器將來自于每個單元電路的第一晶體管的脈沖施加到相應的列選擇晶體管的控制電極，由此所述列選擇晶體管相繼地開啟，以便經(jīng)由所述多個信號線將數(shù)據(jù)輸出到所述外部電路。
26.一種照相機，包括多個布置成矩陣圖形的光接收元件，每一個用于將入射光轉換為信號電荷，該信號電荷是數(shù)據(jù)；多個設置在布置成矩陣圖形的光接收元件的行之間的信號線，每一個所述信號線用于選擇一行；多個行選擇晶體管，每一個相應于所述多個信號線中的一個，且每一個具有連接到相應信號線的輸入側擴散層；一個移位寄存器，包括多個單元電路區(qū)，用于根據(jù)具有脈沖的時鐘信號在一個方向上傳輸數(shù)據(jù)；以及一個外部電路，用于對由所述移位寄存器傳輸?shù)臄?shù)據(jù)執(zhí)行預定操作，其中每個單元電路包括電容器裝置，用于存儲從沿數(shù)據(jù)傳輸方向是處于上游的單元電路輸出的數(shù)據(jù)；第一晶體管，包括輸入側擴散層和輸出側擴散層，其中，所述第一晶體管經(jīng)由所述輸入側擴散層接收時鐘信號，并且僅當將數(shù)據(jù)存儲在所述電容器裝置中時，第一晶體管開啟，以便經(jīng)由所述輸出側擴散層輸出所述時鐘信號的脈沖；第二晶體管，包括控制電極、輸入側擴散層和輸出側擴散層，其中所述控制電極和所述輸入側擴散層連接到所述第一晶體管的輸出側擴散層，并且僅當將來自于所述第一晶體管的時鐘信號脈沖輸入到所述控制電極和所述輸入側擴散層時，所述第二晶體管開啟，以便經(jīng)由所述輸出側擴散層將數(shù)據(jù)輸出到沿數(shù)據(jù)傳輸方向是處于下游的單元電路；以及電勢控制裝置，用于將所述第一晶體管的輸出側擴散層的電勢控制為如此電勢，使得至少在所述第二晶體管應是關閉的期間所述行選擇晶體管保持關閉；每一個所述行選擇晶體管包括連接到所述第一晶體管的輸出側擴散層的控制電極，并且當從所述第一晶體管的輸出側擴散層輸出脈沖時，每一個所述行選擇晶體管開啟；以及在一個方向上傳輸數(shù)據(jù)的同時，所述移位寄存器將來自每個單元電路的第一晶體管的脈沖施加到相應的行選擇晶體管的控制電極，由此所述行選擇晶體管相繼地開啟，以便相繼地選擇所述多個信號線。
全文摘要
本發(fā)明的目的是提供一種移位寄存器，在該移位寄存器中，防止由于第一晶體管與第二晶體管之間的部分處于高阻抗狀態(tài)而引起的故障。本發(fā)明的移位寄存器包括用于存儲從在前區(qū)的單元電路1輸出的數(shù)據(jù)的電容器裝置5。第一晶體管3僅當數(shù)據(jù)被存儲在電容器裝置5中時被開啟。第二晶體管7包括連接到第一晶體管3的輸出側擴散層的控制電極和輸入側擴散層，并且僅當將來自于第一晶體管3的時鐘信號的脈沖輸入到控制電極和輸入側擴散層時被開啟。電勢控制裝置2使第二晶體管至少在其中第二晶體管7應是關閉的期間保持關閉。
文檔編號H01L27/146GK1649033SQ200510007828
公開日2005年8月3日 申請日期2005年1月28日 優(yōu)先權日2004年1月30日
發(fā)明者村上雅史, 松長誠之, 桝山雅之 申請人:松下電器產(chǎn)業(yè)株式會社