專利名稱：平面焊盤設(shè)計(jì)和制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路及其用于半導(dǎo)體器件制造工藝。更具體地，本發(fā)明提供用于制造用于先進(jìn)集成電路器件的平面焊盤結(jié)構(gòu)的方法和結(jié)構(gòu)，然而應(yīng)該認(rèn)識(shí)到本發(fā)明具有更加廣泛的可應(yīng)用性。
背景技術(shù)：
集成電路已經(jīng)從制造在單個(gè)硅芯片上的少數(shù)的互連器件發(fā)展到數(shù)百萬(wàn)個(gè)器件。傳統(tǒng)集成電路提供的性能和復(fù)雜度已遠(yuǎn)遠(yuǎn)超過(guò)了當(dāng)初的想象。為了實(shí)現(xiàn)復(fù)雜度和電路密度(即，能夠被安置到給定芯片面積上的器件的數(shù)量)的提高，對(duì)于每一代集成電路，最小器件線寬的尺寸(也被稱為器件“幾何”)變得越來(lái)越小。
不斷增大的電路密度不僅已提高了集成電路的復(fù)雜度和性能，而且也為客戶提供了更低成本的部件。集成電路或者芯片制造工廠可能花費(fèi)成百上千萬(wàn)，甚至十幾億美元。每一制造工廠將具有一定的晶片生產(chǎn)量，而每片晶片上將會(huì)有一定數(shù)量的集成電路。因此，通過(guò)制造更小的集成電路個(gè)體器件，更多的器件可以被制造在每一個(gè)晶片上，這樣就可以增加制造工廠的產(chǎn)量。要使器件更小是很有挑戰(zhàn)性的，因?yàn)槊恳环N用于集成制造的工藝都存在限制。那也就是說(shuō)，一種給定的工藝通常只能加工到某一特定的線寬尺寸，于是不是工藝就是器件布局需要被改變。此外，隨著器件要求越來(lái)越快速的設(shè)計(jì)，工藝限制就伴隨某些傳統(tǒng)的工藝和材料而存在。
這樣的工藝的示例是集成電路器件的焊盤結(jié)構(gòu)的制造。這樣的焊盤傳統(tǒng)上已經(jīng)變得越來(lái)越小，并且占據(jù)硅基板面中的更小的區(qū)域。雖然已經(jīng)有了明顯的改進(jìn)，但是焊盤結(jié)構(gòu)的設(shè)計(jì)仍然具有許多限制。僅僅作為示例，這些設(shè)計(jì)必須變得越來(lái)越小，但是仍然要提供足夠的機(jī)械性能以支撐焊線結(jié)構(gòu)。由于非平面的鍵合表面，傳統(tǒng)的焊盤設(shè)計(jì)常常在密間距設(shè)計(jì)中存在質(zhì)量和可靠性問(wèn)題。如圖1所示，傳統(tǒng)的焊盤結(jié)構(gòu)100包括鈍化層102，該鈍化層102被升高到金屬層104的一部分的上方。需要鈍化層102的升高部分來(lái)密封下面的金屬層區(qū)域104。不幸的是，鈍化層102中的升高導(dǎo)致凸點(diǎn)端電極不均一的表面106，或者導(dǎo)致一凸面(crown)。在另一個(gè)傳統(tǒng)的焊盤結(jié)構(gòu)200中，通過(guò)避免直接上覆于金屬層區(qū)域204的周圍的(或者對(duì)應(yīng)于鈍化層202的升高部分的)區(qū)域，來(lái)消除表面206上的凸面的形成。但是，此結(jié)構(gòu)由于減小了可用于鍵合的總表面積而損害了可鍵合性。此外，傳統(tǒng)的焊盤設(shè)計(jì)常常要求復(fù)雜的制造工藝，例如雙掩模工藝或者升高的鈍化層。在本說(shuō)明書(shū)中，更具體地在下文中將更加詳細(xì)地描述這些和其他的限制。
從上面看出，用于處理半導(dǎo)體器件的改進(jìn)技術(shù)是所希望的。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了涉及集成電路和其用于半導(dǎo)體器件制造的處理的技術(shù)。更具體地，本發(fā)明提供用于制造用于先進(jìn)集成電路器件的平面焊盤的方法和結(jié)構(gòu)。然而，應(yīng)該認(rèn)識(shí)到本發(fā)明具有更加廣泛的可應(yīng)用性。
在一個(gè)具體實(shí)施例中，本發(fā)明提供了一種集成電路器件。該集成電路器件包括一襯底。金屬層區(qū)域被形成在襯底上。集成電路器件還包括一鈍化層，該鈍化層具有圍繞金屬層區(qū)域形成的一個(gè)開(kāi)口。鈍化層和金屬層區(qū)域的頂表面限定一個(gè)具有小于約1微米的最大表面粗糙度的連續(xù)的平面表面。一個(gè)凸點(diǎn)下金屬化結(jié)構(gòu)被耦合到該連續(xù)的平面表面，該凸點(diǎn)下金屬化結(jié)構(gòu)的大小和位置完全上覆金屬層區(qū)域的頂表面。凸點(diǎn)下金屬化結(jié)構(gòu)被耦合到一個(gè)凸點(diǎn)端電極，該凸點(diǎn)端電極的頂表面具有小于約1微米的最大表面粗糙度。
在另一個(gè)實(shí)施例中，本發(fā)明提供了一種用于制造用于半導(dǎo)體器件的焊盤結(jié)構(gòu)的方法。提供由金屬層區(qū)域和鈍化區(qū)域限定的表面。拋光該表面，以產(chǎn)生具有小于約0.2微米的最大表面粗糙度的平面表面。在該平面表面上方沉積PVD第一薄膜。本方法還包括在PVD第一薄膜上方沉積PVD第二薄膜。接著，在金屬層上方沉積光刻膠層。利用第一掩模在光刻膠層中圖案化與金屬層區(qū)域正上方對(duì)齊的溝槽。在溝槽中電鍍凸點(diǎn)端電極。之后，刻蝕光刻膠層。利用凸點(diǎn)端電極作為自對(duì)準(zhǔn)掩模，刻蝕PVD第二和第一薄膜層。凸點(diǎn)端電極的頂表面具有小于約1微米的最大表面粗糙度。
較傳統(tǒng)技術(shù)，通過(guò)本發(fā)明獲得了的很多優(yōu)點(diǎn)。例如，本技術(shù)為使用依賴于傳統(tǒng)技術(shù)的工藝提供了便利。在一些實(shí)施例中，本方法提供了平面焊盤技術(shù)。此外，本方法提供了與傳統(tǒng)工藝技術(shù)兼容而不用對(duì)傳統(tǒng)設(shè)備和工藝進(jìn)行實(shí)質(zhì)修改的工藝。依據(jù)實(shí)施例，可以獲得這些優(yōu)點(diǎn)中的一個(gè)或多個(gè)。這些優(yōu)點(diǎn)或其他優(yōu)點(diǎn)將在本說(shuō)明書(shū)全文中并且更具體地在下文中，進(jìn)行更多的描述。
參考后面的詳細(xì)說(shuō)明和附圖，可以更全面地了解本發(fā)明的各種其他目的、特征和優(yōu)點(diǎn)。


圖1是示出了傳統(tǒng)的焊盤結(jié)構(gòu)的橫截面視圖的簡(jiǎn)化圖；圖2是示出了另一個(gè)傳統(tǒng)的焊盤結(jié)構(gòu)的橫截面視圖的簡(jiǎn)化圖；圖3是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)的橫截面視圖的簡(jiǎn)化圖；圖4是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)的橫截面視圖的簡(jiǎn)化圖；圖5是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)的橫截面視圖的簡(jiǎn)化圖；和圖6示出了用于制造根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)的方法。
具體實(shí)施例方式
根據(jù)本發(fā)明，提供了涉及集成電路和其用于半導(dǎo)體器件制造的處理的技術(shù)。更具體地，本發(fā)明提供用于制造用于先進(jìn)集成電路器件的平面焊盤的方法和結(jié)構(gòu)。然而，應(yīng)該認(rèn)識(shí)到本發(fā)明具有更加廣泛的可應(yīng)用性。
圖3是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)300的橫截面視圖的簡(jiǎn)化圖。此圖僅僅是示例，不應(yīng)限制這里的發(fā)明的范圍。本領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到很多變化、替代和修改。如圖所示，焊盤結(jié)構(gòu)300包括襯底302。優(yōu)選地，襯底302是硅晶片或者絕緣體上硅晶片等。襯底302通常在其上或者在其中包括電子器件(諸如MOS器件、電阻器、晶體管、二極管、電容器等)。
在此具體實(shí)施例中，鈍化層303上覆于襯底302。在可選實(shí)施例中，一層或者多層中間層可以被布置在鈍化層303和襯底302之間。鈍化層303保證表面309的化學(xué)穩(wěn)定性。就是說(shuō)，使得表面309成為化學(xué)不活潑的，并且氧化被防止。鈍化層303自身可以包括一層或者多層。例如，鈍化層303的第一層304可以包括氧化硅(SiO)，并且第二層306可以包括氮化硅(SiN)或者氧氮化硅(SiOxNy)。鈍化層303具有圍繞金屬層區(qū)域308形成的開(kāi)口。金屬層區(qū)域308通?？梢园ㄤX(Al)或者銅(Cu)，以及其他金屬。鈍化層和金屬層區(qū)域308的頂表面限定出一個(gè)連續(xù)的平面表面310，或者說(shuō)表面310基本是平滑的。優(yōu)選地，連續(xù)的平面表面310具有小于約0.4微米的最大表面粗糙度，或者更優(yōu)選地，小于約0.2微米的最大表面粗糙度。
凸點(diǎn)下金屬化(UBM)結(jié)構(gòu)311被布置在表面310上。在此示例性實(shí)施例中，UBM結(jié)構(gòu)311可以是多層結(jié)構(gòu)。例如，UBM第一層312可以是鈦鎢(TiW)或者鉻等的物理氣相沉積薄膜312。同時(shí)，UBM第二層314可以是金(Au)或者銅(Cu)等的PVD第二薄膜層314。
耦合到連續(xù)的平面表面310的UBM結(jié)構(gòu)311被定位成完全上覆于金屬層區(qū)域308的頂表面。通過(guò)以這樣的方式延伸UBM結(jié)構(gòu)311，UBM結(jié)構(gòu)311在金屬層區(qū)域308上方提供了氣密密封。UBM結(jié)構(gòu)311還被耦合到凸點(diǎn)端電極316。凸點(diǎn)端電極316的頂表面318不包含凸面。實(shí)際上，頂表面318可以具有小于約1微米的最大表面粗糙度，或者更優(yōu)選地，小于約0.8微米的最大表面粗糙度。這樣，頂表面318就在密間距設(shè)計(jì)方面為改進(jìn)可鍵合性以及為改進(jìn)互連結(jié)構(gòu)的集成度提供了一個(gè)水平表面。
凸點(diǎn)端電極316和UBM結(jié)構(gòu)311可以具有大致相等的寬度和長(zhǎng)度。但是，在可選實(shí)施例中，不必是這樣的。凸點(diǎn)端電極316和UBM結(jié)構(gòu)311的尺寸可以針對(duì)具體應(yīng)用而變化。例如，先進(jìn)集成電路可以具有范圍從約30微米到20微米或者甚至更小的凸點(diǎn)端電極和UBM結(jié)構(gòu)。焊盤結(jié)構(gòu)300自連續(xù)的平面表面310的高度將取決于凸點(diǎn)端電極316和UBM結(jié)構(gòu)311兩者的高度。通常，在沒(méi)有限制的情況下，焊盤結(jié)構(gòu)300的高度為從約10微米到20微米的范圍。應(yīng)該注意，凸點(diǎn)端電極316的頂表面318優(yōu)選具有矩形的形狀，但是其也可以具有任一任意形狀(例如，橢圓形、正方形、圓形、多邊形等)。
圖4是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)400的橫截面視圖的簡(jiǎn)化圖。此圖僅僅是示例，不應(yīng)限制這里的發(fā)明的范圍。本領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到很多變化、替代和修改。
如圖所示，焊盤結(jié)構(gòu)400包括鈍化層，該鈍化層包括第一層404和第二層406。如上所討論的，這些層可以包括氧化硅材料、氮化硅材料、氧氮化硅材料、以及其組合。在此具體實(shí)施例中，兩個(gè)金屬層區(qū)域408、410被耦合在鈍化層中。金屬層區(qū)域408和410可以是同一材料的，但這不是必須的。第一層404具有圍繞金屬層區(qū)域408形成的開(kāi)口，并且第二層406具有圍繞金屬層區(qū)域410形成的開(kāi)口。第二層406和金屬層區(qū)域410限定出連續(xù)的平面表面412。表面412具有小于約0.4微米優(yōu)選小于約0.2微米的最大表面粗糙度。UBM結(jié)構(gòu)和凸點(diǎn)端電極被布置在金屬層區(qū)域408、410的正上方。
圖5是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)500的橫截面視圖的簡(jiǎn)化圖。此圖僅僅是示例，不應(yīng)限制這里的發(fā)明的范圍。本領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到很多變化、替代和修改。焊盤結(jié)構(gòu)500包括三個(gè)耦合在襯底上方和鈍化區(qū)域中的金屬層區(qū)域。鈍化區(qū)域包括三層。在此具體實(shí)施例中，鈍化區(qū)域的頂表面和金屬層區(qū)域的頂表面一同限定出一個(gè)平面表面。而且，焊盤結(jié)構(gòu)500中的層，諸如鈍化區(qū)域、UBM結(jié)構(gòu)和凸點(diǎn)端電極的層中的每一層都是平面的，或者優(yōu)選具有小于約0.8微米的最大表面粗糙度。
圖6是用于制造根據(jù)本發(fā)明一個(gè)實(shí)施例的焊盤結(jié)構(gòu)的簡(jiǎn)化方法。方法600包括下面的工藝1.工藝602，提供包括圍繞金屬層區(qū)域的鈍化層的表面。
2.工藝604，拋光該表面，使其基本平坦。在一個(gè)實(shí)施例中，可以使用化學(xué)機(jī)械拋光工藝。
3.工藝606，沉積PVD第一薄膜。該薄膜是用于UBM結(jié)構(gòu)的底層。
4.工藝608，沉積用于UBM結(jié)構(gòu)的PVD第二薄膜層。
5.工藝610，在UBM結(jié)構(gòu)上方沉積光刻膠。
6.工藝612，利用光刻技術(shù)，在光刻膠中(若干)金屬層區(qū)域正上方圖案化出溝槽。
7.工藝614，在該溝槽中電鍍凸點(diǎn)端電極。
8.工藝616，刻蝕掉光刻膠(以及任何其他光刻膜，例如任何抗反射層)。刻蝕劑可以是傳統(tǒng)的光刻膠剝離劑。
9.工藝618，利用凸點(diǎn)端電極作為掩模，刻蝕UBM結(jié)構(gòu)(即，PVD第二和第一薄膜層)。刻蝕劑可以是用于刻蝕金(Au)的碘化鉀(KI)，以及用于刻蝕鈦鎢(TiW)的過(guò)氧化氫(H2O2)。
10.工藝620，對(duì)焊盤結(jié)構(gòu)進(jìn)行退火。
上述順序的工藝提供了根據(jù)本發(fā)明一個(gè)實(shí)施例的方法。在此實(shí)施例中，僅僅需要一個(gè)掩模來(lái)形成焊盤結(jié)構(gòu)。還可以提供許多其他可供選擇的方法，其中在不背離這里的權(quán)利要求的范圍的情況下，加入某些步驟，刪去一個(gè)或多個(gè)步驟，或者一個(gè)或多個(gè)步驟按照不同的順序被提供。例如，附加的工藝被提供來(lái)形成鈍化層中的附加的金屬層區(qū)域。在本說(shuō)明書(shū)全文中，更具體地在下文中，可以找到本方法的更多的細(xì)節(jié)。
還應(yīng)當(dāng)理解，這里所描述的示例和實(shí)施例只是為了說(shuō)明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述示例和實(shí)施例對(duì)本發(fā)明進(jìn)行各種修改或變化，這些修改和變化將被包括在本申請(qǐng)的精神和范圍內(nèi)，并且也在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種集成電路器件，包括一個(gè)襯底；一個(gè)金屬層區(qū)域，形成在所述襯底上；一個(gè)鈍化層，具有圍繞所述金屬層區(qū)域形成的一個(gè)開(kāi)口；一個(gè)連續(xù)的平面表面，由所述鈍化層和所述金屬層區(qū)域的頂表面限定，所述連續(xù)平面表面具有小于約0.2微米的最大表面粗糙度；一個(gè)凸點(diǎn)下金屬化結(jié)構(gòu)，耦合到所述連續(xù)的平面表面，所述凸點(diǎn)下金屬化結(jié)構(gòu)的大小和位置至少完全上覆所述金屬層區(qū)域的所述頂表面；和一個(gè)凸點(diǎn)端電極，耦合到所述凸點(diǎn)下金屬化結(jié)構(gòu)，其中，所述凸點(diǎn)端電極的頂表面具有小于約1微米的最大表面粗糙度。
2.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述凸點(diǎn)端電極包括金。
3.根據(jù)權(quán)利要求2所述的集成電路器件，其中所述凸點(diǎn)端電極被電鍍到所述凸點(diǎn)下金屬化結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述鈍化層包括第一層和第二層，所述第一層包括氧化硅，所述第二層包括氮化硅和氧氮化硅中的至少一種。
5.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述金屬層區(qū)域包括鋁。
6.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述金屬層區(qū)域包括銅。
7.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述凸點(diǎn)下金屬化結(jié)構(gòu)包括物理氣相沉積第一薄膜粘附/阻擋層和第二薄膜潤(rùn)濕層兩者。
8.根據(jù)權(quán)利要求7所述的集成電路器件，其中所述第二薄膜潤(rùn)濕層包括金。
9.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述金屬層區(qū)域的長(zhǎng)度小于30微米。
10.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述凸點(diǎn)端電極的所述頂表面的形狀為矩形、正方形、橢圓形、圓形和多邊形中的至少一種。
11.根據(jù)權(quán)利要求1所述的集成電路器件，其中所述凸點(diǎn)端電極的所述頂表面具有小于約0.8微米的最大表面粗糙度。
12.一種集成電路器件，包括一個(gè)襯底；一個(gè)金屬層區(qū)域，形成在所述襯底上；一個(gè)氧化硅材料層，具有圍繞所述金屬層區(qū)域形成的一個(gè)開(kāi)口；一個(gè)氧氮化硅材料層，具有圍繞所述金屬層區(qū)域形成的一個(gè)開(kāi)口并且上覆于所述氧化硅層；一個(gè)連續(xù)的平面表面，由所述氧氮化硅層和所述金屬層區(qū)域的頂表面限定，所述連續(xù)平面表面具有小于約0.2微米的最大表面粗糙度；一個(gè)物理氣相沉積第一薄膜層，耦合到所述連續(xù)的平面表面，所述物理氣相沉積第一薄膜層的大小和位置至少完全上覆所述金屬層區(qū)域的所述頂表面；一個(gè)物理氣相沉積第二薄膜層，上覆于所述物理氣相沉積第一薄膜層，所述物理氣相沉積第二薄膜層和第一薄膜層的大小和位置至少完全上覆所述金屬層區(qū)域的所述頂表面；和一個(gè)金凸點(diǎn)端電極，耦合到所述物理氣相沉積第二薄膜層，所述金凸點(diǎn)端電極的大小和位置至少完全上覆所述金屬層區(qū)域的所述頂表面，其中，所述金凸點(diǎn)端電極的頂表面具有小于約1微米的最大表面粗糙度。
13.一種集成電路器件，包括一個(gè)襯底；多個(gè)金屬層區(qū)域，形成在所述襯底上；一個(gè)鈍化層，具有圍繞所述多個(gè)金屬層區(qū)域中的每一個(gè)形成的開(kāi)口；一個(gè)連續(xù)的平面表面，由所述鈍化層和所述多個(gè)金屬層區(qū)域的頂表面限定，所述連續(xù)平面表面具有小于約0.2微米的最大表面粗糙度；多個(gè)凸點(diǎn)下金屬化結(jié)構(gòu)，其中每一個(gè)都耦合到所述連續(xù)的平面表面，所述多個(gè)凸點(diǎn)下金屬化結(jié)構(gòu)中的每一個(gè)的大小和位置至少完全上覆所述多個(gè)金屬層區(qū)域的一個(gè)頂表面；和多個(gè)凸點(diǎn)端電極，其中每一個(gè)都耦合到所述多個(gè)凸點(diǎn)下金屬化結(jié)構(gòu)中的一個(gè)，其中，所述多個(gè)凸點(diǎn)端電極的每一個(gè)頂表面都具有小于約1微米的最大表面粗糙度。
14.根據(jù)權(quán)利要求13所述的集成電路器件，其中所述多個(gè)凸點(diǎn)端電極中的第一凸點(diǎn)端電極布置得離所述多個(gè)凸點(diǎn)端電極中的第二凸點(diǎn)端電極約25微米到約10微米。
15.一種用于制造焊盤結(jié)構(gòu)的方法，該方法包括提供由金屬層區(qū)域和鈍化區(qū)域限定的表面；拋光所述表面，以產(chǎn)生具有小于約0.2微米的最大表面粗糙度的平面表面；在所述平面表面上方沉積PVD第一薄膜；在所述PVD第一薄膜上方沉積PVD第二薄膜；在所述PVD第二薄膜上方沉積光刻膠層；利用第一掩模在所述光刻膠層中圖案化出一個(gè)溝槽，所述溝槽與所述金屬層區(qū)域正上方對(duì)齊；在所述溝槽中電鍍凸點(diǎn)端電極，所述凸點(diǎn)端電極的頂表面具有小于約1微米的最大表面粗糙度；刻蝕所述光刻膠層；以及利用所述凸點(diǎn)端電極作為自對(duì)準(zhǔn)掩模，刻蝕所述PVD第二和第一薄膜。
16.根據(jù)權(quán)利要求15所述的方法，其中所述拋光操作由化學(xué)機(jī)械拋光工藝完成。
17.根據(jù)權(quán)利要求15所述的方法，其中，所述PVD第二和第一薄膜中的每一個(gè)具有小于約0.2微米的最大表面粗糙度。
18.根據(jù)權(quán)利要求15所述的方法，還包括對(duì)所述焊盤結(jié)構(gòu)進(jìn)行退火。
19.根據(jù)權(quán)利要求15所述的方法，其中所述金屬層區(qū)域包括鋁。
20.根據(jù)權(quán)利要求15所述的方法，其中所述金屬層區(qū)域包括銅。
21.根據(jù)權(quán)利要求15所述的方法，其中所述PVD第二薄膜包括金。
22.根據(jù)權(quán)利要求15所述的方法，其中所述鈍化區(qū)域包括第一層和第二層，所述第一層包括氧化硅，所述第二層包括氮化硅和氧氮化硅中的至少一種。
23.根據(jù)權(quán)利要求15所述的方法，其中所述凸點(diǎn)端電極包括金。
全文摘要
本發(fā)明提供了一種用于具有平面焊盤的集成電路器件的技術(shù)。一金屬層區(qū)域被形成在襯底上。集成電路器件還包括一鈍化層，該鈍化層具有圍繞金屬層區(qū)域形成的一個(gè)開(kāi)口。鈍化層和金屬層區(qū)域的頂表面限定一個(gè)連續(xù)的平面表面。一個(gè)凸點(diǎn)下金屬化結(jié)構(gòu)被耦合到該連續(xù)的平面表面，該凸點(diǎn)下金屬化結(jié)構(gòu)的大小和位置完全上覆金屬層區(qū)域的頂表面。凸點(diǎn)下金屬化結(jié)構(gòu)被耦合到一個(gè)凸點(diǎn)端電極。優(yōu)選地，該凸點(diǎn)端電極的頂表面具有小于約1微米的最大表面粗糙度。
文檔編號(hào)H01L23/52GK1855459SQ20051002562
公開(kāi)日2006年11月1日 申請(qǐng)日期2005年4月25日 優(yōu)先權(quán)日2005年4月25日
發(fā)明者王津洲 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司