專(zhuān)利名稱(chēng)：高深寬比結(jié)構(gòu)的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高深寬比(High Aspect Ratio；HAR)結(jié)構(gòu)的制備方法，特別是涉及一種應(yīng)用多段式蝕刻搭配二組屏蔽的高深寬比結(jié)構(gòu)的制備方法。
背景技術(shù)：
圖1至圖3為現(xiàn)有技術(shù)在一晶片10上制備一導(dǎo)體22的示意圖。該晶片10包含一基板12、一導(dǎo)電層14以及一介電層16。首先在該介電層16上形成一光致抗蝕劑圖案18之后，進(jìn)行一蝕刻工藝以形成一屏蔽圖案20，其中該蝕刻工藝除了蝕刻該介電層16之外，亦完全去除了該光致抗蝕劑圖案18，如圖2所示。
參考圖3，進(jìn)行另一蝕刻工藝，去除未被該屏蔽圖案20覆蓋的導(dǎo)電層14部分以形成該導(dǎo)體22。該蝕刻工藝除了移除未被該屏蔽圖案20覆蓋的導(dǎo)電層14之外，亦移除了部分的屏蔽圖案20。換言之，該屏蔽圖案20無(wú)法完全地避免其下方的導(dǎo)電層14部分被移除，導(dǎo)致該導(dǎo)體22的輪廓(profile)呈現(xiàn)一圓弧形，而非預(yù)期的矩形(即虛線所示者)。如此，將導(dǎo)致該導(dǎo)體20的截面積縮小而電阻值則相對(duì)地增大，不利于電傳導(dǎo)。
再者，若欲藉由延長(zhǎng)該蝕刻工藝的反應(yīng)時(shí)間以形成一高深寬比的結(jié)構(gòu)，該屏蔽圖案20將于蝕刻過(guò)程中即被完全去除而無(wú)法保護(hù)其下方的導(dǎo)電層14免于被蝕刻，亦即現(xiàn)有技術(shù)并不具有繼續(xù)向下蝕刻以形成一高深寬比的結(jié)構(gòu)的能力。換言之，現(xiàn)有技術(shù)僅可適用于制備高度較低的導(dǎo)體22(即深寬比較小的結(jié)構(gòu))，因而無(wú)法應(yīng)用于制備高深寬比結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的主要目的為提供一種應(yīng)用多段式蝕刻搭配二組屏蔽的高深寬比結(jié)構(gòu)的制備方法。
為達(dá)成上述目的，本發(fā)明揭示一種高深寬比結(jié)構(gòu)的制備方法，其中該高深寬比結(jié)構(gòu)可為一溝槽或一導(dǎo)體。本發(fā)明在形成一第一屏蔽于一基板上之后，進(jìn)行一第一蝕刻工藝，其移除未被該第一屏蔽覆蓋的基板以形成至少一凹部。之后，形成一第二屏蔽于上述工藝步驟所形成的結(jié)構(gòu)表面，并進(jìn)行一第二蝕刻工藝以將形成于該凹部上的第二屏蔽移除，并再進(jìn)行一第三蝕刻工藝以將該凹部深入該基板之中。
若該高深寬比結(jié)構(gòu)為一設(shè)置于該基板中的導(dǎo)體，則該第一屏蔽與該第二屏蔽可由介電材料或金屬構(gòu)成。若該基板為一硅基板，且該高深寬比結(jié)構(gòu)為形成于該硅基板中的溝槽，則該第一屏蔽與該第二屏蔽優(yōu)選地由介電材料構(gòu)成。該介電材料可以化學(xué)氣相沉積技術(shù)形成，而該金屬材料則可由物理氣相沉積技術(shù)形成。
相較現(xiàn)有技術(shù)，本發(fā)明在該第一屏蔽無(wú)法保護(hù)其下方的基板免于被蝕刻時(shí)，利用階梯覆蓋性較差的沉積技術(shù)搭配蝕刻技術(shù)在該第一屏蔽正上方形成該第二屏蔽，再進(jìn)行另一階段的蝕刻工藝以形成具有較高深寬比的結(jié)構(gòu)。


圖1至圖3為現(xiàn)有技術(shù)制備一導(dǎo)體的示意圖；圖4至圖9例示本發(fā)明第一實(shí)施的高深寬比結(jié)構(gòu)的制備方法；以及圖10至圖15例示本發(fā)明第一實(shí)施的高深寬比結(jié)構(gòu)的制備方法。
簡(jiǎn)單符號(hào)說(shuō)明10晶片 12基板14導(dǎo)電層16介電層18光致抗蝕劑圖案20屏蔽圖案22導(dǎo)體30晶片 32基板34導(dǎo)電層36第一膜層38光致抗蝕劑圖案40第一屏蔽42凹部 44第二膜層46第二屏蔽 48導(dǎo)體50晶片 52硅基板56第一介電層58光致抗蝕劑層59開(kāi)口 60第一屏蔽61開(kāi)口 62凹部64第二介電層66第二屏蔽
68溝槽具體實(shí)施方式
圖4至圖9例示本發(fā)明第一實(shí)施的高深寬比結(jié)構(gòu)的制備方法，其用以在一晶片30上制備一導(dǎo)體48，例如一金屬線(metal line)。該晶片30包含一具有一導(dǎo)電層34的基板32。優(yōu)選地，該導(dǎo)電層34可為多層結(jié)構(gòu)，其結(jié)構(gòu)由上而下包含一氮化鈦層(或一氮化鈦層及一鈦層)、一鋁層以及一鈦層(或一氮化鈦層及一鈦層)。首先沉積一第一膜層36于該導(dǎo)電層34上，并形成至少一光致抗蝕劑圖案38于該第一膜層36上。沉積該第一膜層36可采用四乙氧基硅烷的化學(xué)氣相沉積工藝，亦即利用化學(xué)氣相沉積工藝形成一第一介電層。之后，蝕刻該第一膜層36以形成一第一屏蔽40于該基板32上，如圖5所示。
參考圖6及圖7，進(jìn)行一蝕刻工藝以部分移除未被該第一屏蔽40覆蓋的部分導(dǎo)電層34，形成至少一凹部42于該導(dǎo)電層34之中。該蝕刻工藝可為一干蝕刻工藝，其使用的氣體包含甲烷、氯氣、三氯化硼、氬氣以及氧氣。之后，沉積一第二膜層44于該基板32上。沉積該第二膜層44可采用等離子體加強(qiáng)式化學(xué)氣相沉積工藝(PECVD)，亦即利用化學(xué)氣相沉積工藝形成一第二介電層。
由于PECVD的階梯覆蓋性(step coverage)較差，因此該第二膜層44在該第一屏蔽40正上方的厚度大于在該凹部42正上方的厚度。換言之，制備該第二膜層44優(yōu)選地采用具有較差階梯覆蓋性的沉積工藝，如此該第二膜層44在該第一屏蔽40正上方的厚度較大，而在該凹部42的厚度則相對(duì)較小。。
參考圖8，進(jìn)行一干蝕刻工藝以完全去除在該凹部42的第二膜層44，而選擇性地保留部分第二膜層44在該第一屏蔽40上，亦即形成一第二屏蔽46于該第一屏蔽40上。該蝕刻工藝可為一干蝕刻工藝，其使用的氣體包含八氟環(huán)戊烯、氬氣、四氟化碳以及氧氣。由于該第二膜層44在該第一屏蔽40正上方的厚度較大，而在該凹部42的厚度則相對(duì)較小，因此該干蝕刻工藝可選擇性地去除在該凹部42的第二膜層44以曝露在該凹部42的導(dǎo)電層34，而保留在該第一屏蔽40的第二膜層44以形成該第二屏蔽46。
參考圖9，進(jìn)行另一蝕刻工藝，完全去除未被該第一屏蔽40與該第二屏蔽46覆蓋的導(dǎo)電層34，亦即將該凹部42深入該基板32之中以形成一導(dǎo)體48。該蝕刻工藝可為一干蝕刻工藝，其使用的氣體包含甲烷、氯氣、三氯化硼、氬氣以及氧氣。簡(jiǎn)言之，由于本發(fā)明采用二段式蝕刻工藝以去除未被硬屏蔽覆蓋的導(dǎo)電層34，因此可形成具有較高的深寬比的導(dǎo)體48。
本發(fā)明在該第一屏蔽40無(wú)法保護(hù)其下方的導(dǎo)電層34免于被蝕刻時(shí)，利用階梯覆蓋性較差的沉積技術(shù)搭配蝕刻技術(shù)在該第一屏蔽40正上方形成該第二屏蔽46，再進(jìn)行該導(dǎo)電層34的第二階段蝕刻以形成具有較高的深寬比的導(dǎo)體48。同理，本發(fā)明亦可在該第二屏蔽46無(wú)法保護(hù)其下方的導(dǎo)電層34免于被蝕刻時(shí)，在該第二屏蔽46正上方形成另一屏蔽，再進(jìn)行該導(dǎo)電層34的第三階段蝕刻以形成深寬比更高的導(dǎo)體48。
此外，該第一膜層36與該第二膜層44除了可由介電材料構(gòu)成之外，亦可采用金屬材料。例如，該導(dǎo)電層34由鋁構(gòu)成，該第二膜層44可采用階梯覆蓋性相對(duì)較差的沉積技術(shù)，例如，若該導(dǎo)電層34由鋁構(gòu)成，則該第一屏蔽40與該第二屏蔽46可由鎢材料的第一膜層36與第二膜層44制成。
再者，若該第二屏蔽46由鎢構(gòu)成，則可采用干蝕刻工藝去除在該凹部42表面的第二屏蔽44，其使用的氣體包含六氟化硫、三氟甲烷以及氧氣。優(yōu)選地，該導(dǎo)電層34與該第一屏蔽40(該第二屏蔽46亦同)之間必須具有一預(yù)定程度的蝕刻選擇比，如此該干蝕刻工藝方可選擇性地去除該導(dǎo)電層34，并保留該第一屏蔽40與該第二屏蔽46。特而言之，該蝕刻選擇比以大于3為佳，且前述采用甲烷、氯氣、三氯化硼、氬氣以及氧氣為蝕刻反應(yīng)氣體的干蝕刻工藝其鋁對(duì)鎢的蝕刻選擇比大于5。
圖10至圖15例示本發(fā)明第二實(shí)施的高深寬比結(jié)構(gòu)的制備方法，其用以在一包含一硅基板52的晶片50上制備一溝槽68。首先沉積一第一介電層56于該硅基板52上，并形成一具有一開(kāi)口59的光致抗蝕劑層58于該第一介電層56上。沉積該第一介電層56可采用四乙氧基硅烷(TEOS)的化學(xué)氣相沉積工藝。之后，蝕刻該第一介電層56以形成一具有一開(kāi)口61的第一屏蔽60于該硅基板52上，如圖11所示。
參考圖12，進(jìn)行一蝕刻工藝以部分移除未被該第一屏蔽60覆蓋的硅基板52，用以形成至少一凹部62于該硅基板52之中。之后，沉積一第二介電層64于該晶片50上，其中沉積該第二介電層64可采用四乙氧基硅烷的化學(xué)氣相沉積工藝，如圖13所示。由于四乙氧基硅烷的化學(xué)氣相沉積的階梯覆蓋性較差，導(dǎo)致該第二介電層64在該第一屏蔽60正上方的厚度大于在該凹部62的厚度。
參考圖14，進(jìn)行一蝕刻工藝以去除在該凹部62的第二介電層64，且選擇性地保留在該第一屏蔽60上的第二介電層64，而形成一第二屏蔽66于該第一屏蔽60上。由于該第二介電層64在該第一屏蔽60正上方的厚度較大于在該凹部62的厚度，因此該干蝕刻工藝可選擇性地去除在該凹部62的第二介電層64以曝露在該凹部62的硅基板52，而保留在該第一屏蔽60正上方的第二介電層64以形成該第二屏蔽66。之后，進(jìn)行另一蝕刻工藝，去除未被該第一屏蔽60與該第二屏蔽66覆蓋的硅基板52，亦即將該凹部62深入該硅基板62之中以形成一溝槽68，如圖15所示。
現(xiàn)有技術(shù)制備導(dǎo)體時(shí)僅使用一屏蔽進(jìn)行一次蝕刻工藝，而形成一圓弧形的導(dǎo)體，導(dǎo)致該導(dǎo)體因截面積縮小而使得電阻值則相對(duì)地增大。相對(duì)地，本發(fā)明在該第一屏蔽無(wú)法保護(hù)其下方的基板免于被蝕刻時(shí)，利用階梯覆蓋性較差的沉積技術(shù)搭配蝕刻技術(shù)在該第一屏蔽正上方形成該第二屏蔽，再進(jìn)行另一階段的蝕刻工藝以形成具有較高深寬比的結(jié)構(gòu)。如此，應(yīng)用本發(fā)明于制備導(dǎo)體時(shí)，可確保高深寬比的導(dǎo)體的輪廓，進(jìn)而確保其截面積大小及電阻值。再者，本發(fā)明亦可應(yīng)用于制備高深寬比的溝槽。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本領(lǐng)域技術(shù)人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示者，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為以下的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種高深寬比結(jié)構(gòu)的制備方法，包含下列步驟于一基板上形成一第一屏蔽；進(jìn)行一第一蝕刻工藝，部分移除未被該第一屏蔽覆蓋的基板以形成至少一凹部；于該第一屏蔽上形成一第二屏蔽；以及進(jìn)行一第二蝕刻工藝以將該凹部深入該基板之中。
2.根據(jù)權(quán)利要求1所述的高深寬比結(jié)構(gòu)的制備方法，其中該基板包含一導(dǎo)電層，而于該基板上形成該第一屏蔽包含下列步驟于該導(dǎo)電層上沉積一第一膜層；于該第一膜層上形成至少一光致抗蝕劑圖案；以及蝕刻該第一膜層以形成該第一屏蔽。
3.根據(jù)權(quán)利要求2所述的高深寬比結(jié)構(gòu)的制備方法，其中該第一蝕刻工藝的該導(dǎo)電層對(duì)該第一膜層的選擇比大于3。
4.根據(jù)權(quán)利要求2所述的高深寬比結(jié)構(gòu)的制備方法，其中于該導(dǎo)電層上沉積該第一膜層的步驟是利用四乙氧基硅烷的化學(xué)氣相沉積。
5.根據(jù)權(quán)利要求2所述的高深寬比結(jié)構(gòu)的制備方法，其中該導(dǎo)電層為一鋁層，而于該導(dǎo)電層上沉積該第一膜層的步驟是利用鎢的化學(xué)氣相沉積。
6.根據(jù)權(quán)利要求2所述的高深寬比結(jié)構(gòu)的制備方法，其中該導(dǎo)電層包含鋁，該第一蝕刻工藝為一干蝕刻工藝，其使用的氣體包含甲烷、氯氣、三氯化硼、氬氣以及氧氣。
7.根據(jù)權(quán)利要求2所述的高深寬比結(jié)構(gòu)的制備方法，其中該第一膜層由介電材料或金屬構(gòu)成。
8.根據(jù)權(quán)利要求1所述的高深寬比結(jié)構(gòu)的制備方法，其中于該第一屏蔽上形成該第二屏蔽包含下列步驟于該基板上沉積一第二膜層；以及去除在該凹部表面的第二膜層。
9.根據(jù)權(quán)利要求8所述的高深寬比結(jié)構(gòu)的制備方法，其中該第二蝕刻工藝的該導(dǎo)電層對(duì)該第二膜層的選擇比大于3。
10.根據(jù)權(quán)利要求8所述的高深寬比結(jié)構(gòu)的制備方法，其中于該基板上沉積該第二膜層的步驟是利用等離子體加強(qiáng)式化學(xué)氣相沉積。
11.根據(jù)權(quán)利要求8所述的高深寬比結(jié)構(gòu)的制備方法，其中去除在該凹部表面的第二膜層的步驟是進(jìn)行一干蝕刻工藝，其使用的氣體包含八氟環(huán)戊烯、氬氣、四氟化碳以及氧氣。
12.根據(jù)權(quán)利要求8所述的高深寬比結(jié)構(gòu)的制備方法，其中該第二膜層由介電材料或金屬構(gòu)成。
13.根據(jù)權(quán)利要求8所述的高深寬比結(jié)構(gòu)的制備方法，其中于該導(dǎo)電層上沉積該第二膜層的步驟是利用鎢的化學(xué)氣相沉積。
14.根據(jù)權(quán)利要求1所述的高深寬比結(jié)構(gòu)的制備方法，其中該基板為一硅基板，而于該基板上形成該第一屏蔽包含下列步驟于該硅基板上沉積一第一介電層；于該第一介電層上形成至少一光致抗蝕劑圖案；以及蝕刻該第一介電層以形成該第一屏蔽。
15.根據(jù)權(quán)利要求14所述的高深寬比結(jié)構(gòu)的制備方法，其中于該硅基板上沉積該第一介電層步驟是利用四乙氧基硅烷的化學(xué)氣相沉積技術(shù)。
16.根據(jù)權(quán)利要求14所述的高深寬比結(jié)構(gòu)的制備方法，其中于該第一屏蔽上形成該第二屏蔽包含下列步驟于該硅基板上沉積一第二介電層；以及去除在該凹部表面的第二介電層以形成該第二屏蔽。
17.根據(jù)權(quán)利要求16所述的高深寬比結(jié)構(gòu)的制備方法，其中于該硅基板上沉積該第二介電層的步驟是利用等離子體加強(qiáng)式化學(xué)氣相沉積。
全文摘要
本發(fā)明揭示一種高深寬比結(jié)構(gòu)的制備方法，其中該高深寬比結(jié)構(gòu)可為一溝槽或一導(dǎo)體。本發(fā)明在形成一第一屏蔽于一基板上之后，進(jìn)行一第一蝕刻工藝，其部分移除未被該第一屏蔽覆蓋的基板以形成至少一凹部。之后，形成一第二屏蔽于該第一屏蔽上，并進(jìn)行一第二蝕刻工藝以將該凹部深入該基板之中。若該高深寬比結(jié)構(gòu)為一設(shè)置于該基板中的導(dǎo)體，則該第一屏蔽與該第二屏蔽可由介電材料或其它金屬材料構(gòu)成。若該高深寬比結(jié)構(gòu)為一設(shè)置于該基板中的溝槽，則該第一屏蔽與該第二屏蔽優(yōu)選地由介電材料構(gòu)成。
文檔編號(hào)H01L21/00GK1828824SQ20051005295
公開(kāi)日2006年9月6日 申請(qǐng)日期2005年3月2日 優(yōu)先權(quán)日2005年3月2日
發(fā)明者呂泓岳, 張宏隆, 李永凱, 張智豪 申請(qǐng)人:茂德科技股份有限公司