專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，特別涉及一種具有負載短路保護功能的半導(dǎo)體器件。
背景技術(shù)：
隨著技術(shù)的當前進展，實際應(yīng)用具有過電流保護功能的半導(dǎo)體器件，該功能用于避免半導(dǎo)體器件受到負載短路時流過的過電流。該過電流保護功能用于在諸如負載短路這樣的異常發(fā)生時，通過控制流過半導(dǎo)體器件的電流來抑制半導(dǎo)體器件的功耗并保護半導(dǎo)體器件不被擊穿。圖10示出了美國專利公報No.4553084中公開的常規(guī)半導(dǎo)體器件的電路結(jié)構(gòu)。當用于驅(qū)動輸出MOSFET101的柵極電壓施加到控制端102時，該柵極電壓經(jīng)過柵極電阻103被施加到輸出MOSFET101的柵極和用于監(jiān)控輸出電流的檢測MOSFET104的柵極，主電流流過輸出MOSFET101，檢測電流流過檢測MOSFET104。該檢測電流被設(shè)置為大約是主電流的1/1000-1/10000的值。如果連接到輸出MOSFET101的電路處于正常狀態(tài)，那么基于檢測電阻105的檢測的檢測電壓保持為比過電流保護MOSFET106的閾值電壓小，并且MOSFET106保持在截止狀態(tài)。圖11示出了在此狀態(tài)下其是主電流的漏極電流ID與輸出MOSFET101的源極和漏極之間的電壓VDS之間的關(guān)系。
如果負載或連接到輸出MOSFET101的負載電路116發(fā)生了象負載短路這樣的意外并且極大的主電流流入輸出MOSFET101中，那么流過檢測MOSFET104的檢測電流增加，并且基于檢測電阻105的電壓降低，檢測電壓也增加。并且如果檢測電壓超過了過電流保護MOSFET106的閾值電壓，那么MOSFET106變?yōu)閷?dǎo)通，并且到輸出MOSFET101的輸入被柵極電阻103和過電流保護MOSFET106所分壓，從而在電位點A的電位急劇下降。如果在電位點A的電位下降，那么輸出MOSFET101的主電流和檢測MOSFET104的檢測電流也隨著柵極電壓的下降而降低，并且避免了由于過電流引起的輸出MOSFET101的擊穿。在這種情況下，電位點A的電位根據(jù)施加到過電流保護MOSFET106的柵極的檢測電壓的幅度而下降。
此外，近來提出了用于檢測輸出MOSFET的源極和漏極之間的電壓的電路和用于調(diào)節(jié)輸出MOSFET的柵極和源極之間的電壓并改變到希望的電流限制值的電路。圖12示出了在2003年10月1日的Infineon Technologies AG in Germany的“Smart Highside Power Switch”中所述的常規(guī)半導(dǎo)體器件的電流限制特性，Data sheet BTS 6143D，p.13，F(xiàn)igure 3a，其在互聯(lián)網(wǎng)上公開并在2004年2月17日通過在以下URL的檢索而找到http//www.infineon.com/cmc_upload/documents/014/444/BTS6143D_20030925.pdf。在“Smart Highside Power Switch”中公開的技術(shù)的情況下，并聯(lián)連接5組過電流保護電路，從而實現(xiàn)5級電流限制，如圖12所示。由此，通過改變輸出MOSFET的漏極和源極之間的電壓的每個電壓的電流限制值，能夠更精密地抑制功耗。
在這種情況下，由圖13和圖14所示的胞元構(gòu)成的雙擴散型場效應(yīng)晶體管通常用于圖10所示的輸出MOSFET101和檢測MOSFET104。溝道形成在相對于半導(dǎo)體襯底的垂直方向中的MOSFET，諸如雙擴散型場效應(yīng)晶體管的情況，被稱作“垂直MOSFET”。圖13是垂直MOSFET的平面圖而圖14是沿圖13中的XIV-XIV線的剖面圖。該垂直MOSFET具有分別形成多個單位胞元、柵極電極108、源極電極107和漏極電極113的結(jié)構(gòu)，如圖14所示，其中，一個源極電極107被柵極電極108所圍繞，并且具有低濃度n型雜質(zhì)(n-)的外延層110形成在具有高濃度n型雜質(zhì)(n+)的半導(dǎo)體襯底109上，使用外延層110和半導(dǎo)體襯底109作為漏極區(qū)，在外延層110中形成由具有p型雜質(zhì)的基極區(qū)111和具有高濃度n型雜質(zhì)的源極區(qū)112構(gòu)成的雙擴散區(qū)。
該雙擴散型場效應(yīng)晶體管逐年變得越來越小，從而降低了單位面積的導(dǎo)通電阻。例如，圖15和16所示的常規(guī)半導(dǎo)體器件被公知作為具有小導(dǎo)通電阻的結(jié)構(gòu)。圖15是常規(guī)半導(dǎo)體器件的平面圖，而圖16是沿圖15中的XVI-XVI線的剖面圖。該常規(guī)半導(dǎo)體器件是具有溝槽結(jié)構(gòu)的半導(dǎo)體器件，其中柵極電極108被掩埋在基極區(qū)111和外延層110中。
使用其單位面積的導(dǎo)通電阻低的雙擴散型場效應(yīng)晶體管的優(yōu)點是可以減小輸出MOSFET的尺寸。但是，如果使用其單位面積的導(dǎo)通電阻低的雙擴散型場效應(yīng)晶體管，那么圖10所示的常規(guī)半導(dǎo)體器件具有下面的問題。也就是說，除非對于輸出MOSFET的減小的尺寸來說電流限制值是降低的，否則當諸如負載短路的異常發(fā)生時的熱值會增加，這會使半導(dǎo)體器件更容易擊穿，并且如果電流限制值降低，那么半導(dǎo)體器件不能用于大電流流過的高輸出的應(yīng)用。
在“Smart Highside Power Switch”中公開的技術(shù)的情況下，在電壓低的區(qū)域中電流限制值增加，該區(qū)域是安全工作區(qū)，并且在電壓高的區(qū)域中電流限制值降低，該區(qū)域在安全工作區(qū)之外。在“SmartHighside Power Switch”中公開的技術(shù)的結(jié)構(gòu)需要電壓檢測電路和改變每級的電流限制值的電路，所以電路規(guī)模是圖10所示的半導(dǎo)體器件的大約5倍，這是該措施的不利方面。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供一種包括輸出晶體管、并聯(lián)連接到輸出晶體管的檢測晶體管、與檢測晶體管串聯(lián)連接的檢測電阻、以及過電流保護晶體管的半導(dǎo)體器件，該輸出晶體管用于控制流過第一端和第二端之間的電流，檢測電阻用于檢測流過檢測晶體管的電流作為檢測電壓并且其阻值被設(shè)置為與第一端和第二端之間的電位差成正比，該過電流保護晶體管用于根據(jù)檢測電壓的增加來降低輸出晶體管和檢測晶體管的導(dǎo)通電流。
根據(jù)本發(fā)明的另一個方面，提供一種包括驅(qū)動電路、檢測電阻以及控制電路的半導(dǎo)體器件，該驅(qū)動電路用于控制流過負載的驅(qū)動電流，該檢測電阻被提供用于檢測驅(qū)動電流的檢測電流并且基于驅(qū)動電流所流過的路徑上的驅(qū)動電路的預(yù)定電位來改變該阻值，該控制電路用于基于檢測電阻的電壓控制驅(qū)動電路的驅(qū)動狀態(tài)。
根據(jù)本發(fā)明的再一方面，提供一種包括輸出晶體管、檢測晶體管、檢測電阻以及過電流保護晶體管的半導(dǎo)體器件，該輸出晶體管的漏極經(jīng)過負載連接到第一電源而源極連接到第二電源，該檢測晶體管的漏極連接到所述輸出晶體管的漏極而其柵極連接到輸出晶體管的柵極，該檢測電阻的一端連接到檢測晶體管的源極而另一端連接到輸出晶體管的源極，且該檢測電阻的阻值基于輸出晶體管的漏極電壓而改變，該過電流保護晶體管的漏極連接到輸出晶體管的柵極，其源極連接到輸出晶體管的源極，并且其柵極連接到檢測晶體管的源極。
通過本發(fā)明，隨著輸出晶體管的電壓(漏極電壓)增加，檢測電阻的阻值增加并且輸出晶體管的電流(漏極電流)降低。因此，當負載異常時，過電流的流動受到限制并且可以降低功耗，避免半導(dǎo)體器件擊穿。此外，不必布置多個過電流檢測電路和電流控制電路，因此，半導(dǎo)體芯片的電路規(guī)模和面積可以降低。


從結(jié)合附圖的下面的說明可以更清楚看出本發(fā)明的上述和其它目的、優(yōu)點和特征。
圖1是示出了根據(jù)本發(fā)明第一實施例的具有負載短路保護功能的半導(dǎo)體器件的電路結(jié)構(gòu)的圖；
圖2是示出了根據(jù)本發(fā)明第一實施例的具有負載短路保護功能的半導(dǎo)體器件的檢測電阻的平面圖；圖3是沿III-III線示出了根據(jù)本發(fā)明第一實施例的具有負載短路保護功能的半導(dǎo)體器件的檢測電阻的剖面圖；圖4是沿IV-IV線示出了根據(jù)本發(fā)明第一實施例的具有負載短路保護功能的半導(dǎo)體器件的檢測電阻的剖面圖；圖5是示出了設(shè)置根據(jù)本發(fā)明第一實施例的具有負載短路保護功能的半導(dǎo)體器件中雜質(zhì)濃度分布的圖；圖6是示出了相對于根據(jù)本發(fā)明第一實施例的檢測電阻的半導(dǎo)體層的漏極電壓的表面電阻特性的圖；圖7是示出了相對于根據(jù)本發(fā)明第一實施例的具有負載短路保護功能的半導(dǎo)體器件的漏極-源極電壓的主電流特性的圖；圖8是示出了根據(jù)本發(fā)明第二施例的具有負載短路保護功能的半導(dǎo)體器件的電路結(jié)構(gòu)的圖；圖9是示出了相對于根據(jù)本發(fā)明第二施例的具有負載短路保護功能的半導(dǎo)體器件的漏極-源極電壓的主電流特性的圖；圖10是示出了具有負載短路保護功能的常規(guī)半導(dǎo)體器件的電路結(jié)構(gòu)實例的圖；圖11是示出了相對于具有負載短路保護功能的常規(guī)半導(dǎo)體器件的漏極-源極電壓的主電流特性的圖；圖12是示出了相對于具有負載短路保護功能的另一個常規(guī)半導(dǎo)體器件的漏極-源極電壓的主電流特性的圖；圖13是示出了雙擴散型場效應(yīng)晶體管的平面圖；圖14是沿雙擴散型場效應(yīng)晶體管的XIV-XIV線的剖面圖；圖15是示出了柵極電極掩埋的雙擴散型場效應(yīng)晶體管的平面圖；圖16是示出了柵極電極掩埋的雙擴散型場效應(yīng)晶體管的沿XVI-XVI線的剖面圖。
具體實施例方式
現(xiàn)在將結(jié)合說明性的實施例來描述本發(fā)明。本領(lǐng)域技術(shù)人員可以意識到使用本發(fā)明的講述可以完成許多可替換的實施例，并且本發(fā)明也不限于用于說明性目的所闡述的實施例。
第一實施例現(xiàn)在將參考附圖來描述本發(fā)明的第一實施例。圖1是示出了根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件的結(jié)構(gòu)的電路圖。該半導(dǎo)體器件包括阻值隨著漏極電壓而變化的檢測電阻5，該檢測電阻5代替了圖10中的現(xiàn)有技術(shù)的具有固定阻值的檢測電阻105。在相同的半導(dǎo)體襯底上形成圖1中的輸出MOSFET1、檢測MOSFET4以及檢測電阻5，并且輸出MOSFET1和檢測MOSFET4具有由圖13和圖14中的胞元結(jié)構(gòu)構(gòu)成的垂直雙擴散型場效應(yīng)晶體管結(jié)構(gòu)，或者具有圖15和圖16中的掩埋柵極電極107的結(jié)構(gòu)，作為導(dǎo)通電阻較小的結(jié)構(gòu)。采用常規(guī)制造方法在常規(guī)結(jié)構(gòu)中形成除了檢測電阻5之外的元件。
如圖1所示，半導(dǎo)體器件具有構(gòu)成主電流開關(guān)的輸出MOSFET1。輸出MOSFET1的漏極連接到第一端7而源極連接到第二端8。半導(dǎo)體器件還具有包括檢測MOSFET4、檢測電阻5和過電流保護MOSFET6的電流限制電路。檢測MOSFET4與輸出MOSFET1并聯(lián)連接，其漏極連接到第一端7，其柵極在電位點A處與輸出MOSFET1的柵極連接，并且經(jīng)過柵極電阻3連接到控制端2，其源極連接到檢測電阻5的一端和過電流保護MOSFET6的柵極。在過電流保護MOSFET6中，其漏極連接到檢測MOSFET4的柵極而其源極連接到第二端8。檢測電阻5的另一端也連接到第二端8。輸出MOSFET1是用于控制流過負載電路16的驅(qū)動電流的驅(qū)動電路。檢測電阻5是被提供用于檢測驅(qū)動電流的檢測電流的電阻，并且其阻值基于驅(qū)動電流流過的路徑上的輸出MOSFET1的預(yù)定電位(第一端7的電位)而改變。過電流保護MOSFET6是用于基于檢測電阻5的電壓來控制輸出MOSFET1的驅(qū)動狀態(tài)的控制電路。
圖2是圖1中的檢測電阻5的平面圖，圖3和圖4分別是沿圖2中的III-III線和IV-IV線的剖面圖。在圖3中，具有低濃度n型雜質(zhì)的外延層10形成在具有高濃度n型雜質(zhì)的半導(dǎo)體襯底9上。半導(dǎo)體襯底9和外延層10成為輸出MOSFET1的漏極區(qū)的一部分。在外延層10中形成具有低密度p型雜質(zhì)的半導(dǎo)體層11和具有p型雜質(zhì)的接觸層12a和12b，并且在這些層和外延層10上形成包括氧化物膜的絕緣膜13，在接觸層12a和12b上形成與接觸層12a和12b電氣連接的電極14a和14b。半導(dǎo)體層11是第一半導(dǎo)體層。半導(dǎo)體襯底9和外延層10的組合是第二半導(dǎo)體層。盡管未示出，電極14a和14b分別連接到輸出MOSFET1的源極電極和檢測MOSFET4的源極電極。從下面向半導(dǎo)體襯底9施加漏極電壓。通過連接半導(dǎo)體層11和外延層10，將與輸出MOSFET1的漏極和源極之間的電壓VDS相同的電壓施加到檢測電阻5。因此，如果漏極電壓增加，那么由于不存在很多載流子的耗盡層在半導(dǎo)體層11中擴展，所以流過的電荷量降低，并且半導(dǎo)體層11的阻值增加。
在圖1中，半導(dǎo)體器件的第一端7經(jīng)過負載電路16連接到電源17，而第二端8接地。當用于驅(qū)動輸出MOSFET1的柵極電壓施加到控制端2時，該柵極電壓經(jīng)過柵極電阻3施加到輸出MOSFET1和檢測MOSFET4的柵極，并且主電流流過其是輸出MOSFET1的漏極的第一端7和其是輸出MOSFET1的源極的第二端8，而同時檢測電流經(jīng)過檢測MOSFET4。檢測電流被設(shè)置為主電流的大約1/1000-1/10000的值。檢測電流流過串聯(lián)連接到檢測MOSFET4的檢測電阻5，并且通過在檢測電阻5中產(chǎn)生的電壓下降來檢測檢測電壓。如果檢測電壓超過了過電流保護MOSFET6的閾值電壓，那么過電流保護MOSFET6導(dǎo)通并且通過過電流保護MOSFET6的導(dǎo)通電阻而短路，在電位點A處的柵極電壓急劇下降。該柵極電壓根據(jù)施加到過電流保護MOSFET6的柵極的保護電壓的幅度而下降。如果在電位點A處的柵極電壓下降，那么輸出MOSFET1的主電流和檢測MOSFET4的電流也隨著柵極電壓的下降而降低。
例如，如果檢測電阻5的半導(dǎo)體層11的雜質(zhì)濃度分布如圖5所示設(shè)置，那么施加到檢測電阻5的漏極電壓為16.5V，整個半導(dǎo)體層11耗盡，并且檢測電阻5的阻值變得無限大。此時，相對于漏極電壓，半導(dǎo)體層11的表面電阻變成圖6所示的值。在這種情況下，相對于輸出MOSFET1的漏極-源極電壓VDS，漏極電流特性變?yōu)閳D7所示，其中隨著輸出MOSFET1的漏極-源極電壓VDS的增加，漏極電流ID增加，在整個半導(dǎo)體層11耗盡時的電壓16.5V處，漏極電流ID停止流動。在漏極電流ID停止流動處的電壓由半導(dǎo)體層11的雜質(zhì)密度和結(jié)深來改變，但必須設(shè)置為高于負載驅(qū)動電壓的值。
用本發(fā)明的結(jié)構(gòu)，在如果漏極電壓升高時，限制并降低可以流動的漏極電流ID，并且本發(fā)明的結(jié)構(gòu)在諸如負載短路的異常發(fā)生時，能降低功耗，并防止半導(dǎo)體器件擊穿，還增加了電壓低的區(qū)域中的電流限制值，該區(qū)域是安全工作區(qū)域，從而可用于高電流的半導(dǎo)體器件能夠?qū)崿F(xiàn)使用具有小電路規(guī)模的電流限制電路。
現(xiàn)在將參考圖3說明根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件的檢測電阻部分的制造方法。首先在具有高濃度n型雜質(zhì)的半導(dǎo)體襯底9上通過外延生長形成具有低濃度n型雜質(zhì)的外延層10作為輸出MOSFET1的漏極區(qū)。然后，通過離子注入機將每平方厘米12-13次方數(shù)量級的硼離子注入到該外延層10的部分區(qū)域，然后在1100-1200℃溫度下進行幾個小時的熱處理以形成具有低濃度p型雜質(zhì)的半導(dǎo)體層11。通過相似的方法，形成具有p型雜質(zhì)的接觸層12a和12b，以便分別連接到半導(dǎo)體層11的相對端。
然后，在表面上形成包括氧化物膜的絕緣膜13。去除接觸層12a和12b的中央部分處的絕緣膜，并且形成由鋁制成的電極14a和14b，并且產(chǎn)生具有檢測電阻5的半導(dǎo)體器件，該電阻的阻值隨輸出MOSFET1的漏極電壓而改變。
第二實施例現(xiàn)在將參考附圖詳細說明本發(fā)明第二實施例。圖8示出了根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件的結(jié)構(gòu)的電路圖，其中與圖1中第一實施例相同的組成元件用相同的參考符號表示。與第一實施例的不同在于具有固定阻值的電阻15被并聯(lián)連接到檢測電阻5。通過該結(jié)構(gòu)，即使根據(jù)電阻15的固定阻值的漏極電流ID流過，輸出MOSFET1的源極和檢測MOSFET4的源極之間的阻值也不會變成無窮，并且檢測電阻5的漏極電壓變成使整個半導(dǎo)體層11耗盡的值。圖9示出了相對于輸出MOSFET1的漏極-源極電壓VDS的漏極電流特性，其中隨著輸出MOSFET1的漏極-源極電壓VDS增加，漏極電流ID降低，即使在使整個半導(dǎo)體層11耗盡的電壓16.5V或更大電壓處，被電阻15所限制的漏極電流仍然流動，從而解決了第一實施例的問題，即在使整個半導(dǎo)體層11耗盡的電壓或更大電壓處漏極電流ID不能流動的問題。
在本發(fā)明的實施例中，MOSFET是作為晶體管的實例來描述的，但是并不限于MOSFET，因為只要晶體管是其導(dǎo)通電流可以根據(jù)控制電壓來控制的晶體管，諸如絕緣柵雙極晶體管，那么就能產(chǎn)生相似的效果。
本發(fā)明顯然不限于上面的實施例，這些實施例不偏離本發(fā)明的范圍和精神而被修改和變化。
權(quán)利要求
1.一種半導(dǎo)體器件，包括輸出晶體管，用于控制流過第一端和第二端之間的電流；并聯(lián)連接到輸出晶體管的檢測晶體管；與檢測晶體管串聯(lián)連接的檢測電阻，用于檢測流過檢測晶體管的電流作為檢測電壓并且其阻值被設(shè)置為與第一端和第二端之間的電位差成正比；以及過電流保護晶體管，用于根據(jù)檢測電壓的增加來降低輸出晶體管和檢測晶體管的導(dǎo)通電流。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中檢測電阻形成在連接到第一端的半導(dǎo)體區(qū)域中，并且由所包含的雜質(zhì)的導(dǎo)電類型與該半導(dǎo)體區(qū)域中所包含的雜質(zhì)的導(dǎo)電類型相反的半導(dǎo)體層構(gòu)成。
3.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中半導(dǎo)體層形成為通過向由半導(dǎo)體層和半導(dǎo)體區(qū)域構(gòu)成的結(jié)部分施加反向偏壓而被耗盡。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，進一步包括與檢測電阻并聯(lián)連接的并且阻值固定的固定電阻。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中輸出晶體管是場效應(yīng)晶體管，第一端是漏極端，并且第二端是源極端。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中輸出晶體管和檢測晶體管是垂直型場效應(yīng)晶體管。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中輸出晶體管和檢測晶體管是具有帶溝道結(jié)構(gòu)的柵極電極的垂直型場效應(yīng)晶體管。
8.一種半導(dǎo)體器件，包括驅(qū)動電路，用于控制流過負載的驅(qū)動電流；檢測電阻，用于檢測驅(qū)動電流的檢測電流被提供給該檢測電阻并且基于驅(qū)動電流所流過的路徑上的驅(qū)動電路的預(yù)定電位來改變其阻值；以及控制電路，用于基于檢測電阻的電壓來控制驅(qū)動電路的驅(qū)動狀態(tài)。
9.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中檢測電阻是通過層疊第一半導(dǎo)體層和第二半導(dǎo)體層而形成的，檢測電阻的阻值是第一半導(dǎo)體層的阻值，并且預(yù)定電位被提供到第二半導(dǎo)體層。
10.根據(jù)權(quán)利要求9的半導(dǎo)體器件，其中第二半導(dǎo)體層是通過層疊其雜質(zhì)濃度為高的半導(dǎo)體層和其雜質(zhì)濃度為低的半導(dǎo)體層而形成的，第一半導(dǎo)體層與低濃度半導(dǎo)體層側(cè)相鄰并且預(yù)定電位被提供到高濃度半導(dǎo)體層側(cè)。
11.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中第一半導(dǎo)體層是p型半導(dǎo)體層并且第二半導(dǎo)體層是n型半導(dǎo)體層。
12.根據(jù)權(quán)利要求8的半導(dǎo)體器件，進一步包括與檢測電阻并聯(lián)連接的并且其阻值固定的電阻。
13.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中驅(qū)動電路是垂直型場效應(yīng)晶體管。
14.一種半導(dǎo)體器件，包括輸出晶體管，其漏極經(jīng)過負載連接到第一電源并且源極連接到第二電源；檢測晶體管，其漏極連接到所述輸出晶體管的漏極并且柵極連接到輸出晶體管的柵極；檢測電阻，其一端連接到檢測晶體管的源極并且另一端連接到輸出晶體管的源極，且其阻值基于輸出晶體管的漏極電壓而改變；以及過電流保護晶體管，其漏極連接到輸出晶體管的柵極，源極連接到輸出晶體管的源極，并且其柵極連接到檢測晶體管的源極。
15.根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中檢測晶體管進一步包括其雜質(zhì)濃度為高的n型半導(dǎo)體層；形成在高濃度n型半導(dǎo)體層中并且其雜質(zhì)濃度為低的n型半導(dǎo)體層；以及形成在低濃度n型半導(dǎo)體層上的p型半導(dǎo)體層。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中高濃度n型半導(dǎo)體層連接到輸出晶體管的漏極，并且p型半導(dǎo)體層的阻值是檢測電阻的阻值。
17.根據(jù)權(quán)利要求14的半導(dǎo)體器件，進一步包括與檢測電阻并聯(lián)連接的電阻。
全文摘要
一種半導(dǎo)體器件，包括輸出晶體管、并聯(lián)連接到輸出晶體管的檢測晶體管、與檢測晶體管串聯(lián)連接的檢測電阻、以及過電流保護晶體管，該輸出晶體管用于控制流過第一端和第二端之間的電流，該檢測電阻用于檢測流過檢測晶體管的電流作為檢測電壓并且其阻值被設(shè)置為與第一端和第二端之間的電位差成正比，該過電流保護晶體管用于根據(jù)檢測電壓的增加來降低輸出晶體管和檢測晶體管的導(dǎo)通電流。
文檔編號H01L27/04GK1667540SQ20051005277
公開日2005年9月14日 申請日期2005年3月14日 優(yōu)先權(quán)日2004年3月12日
發(fā)明者新井高雄 申請人:恩益禧電子股份有限公司