專利名稱：薄膜電晶體陣列基板的制造方法
技術領域：
本發(fā)明涉及一種薄膜電晶體陣列(Thin film transistor array，TFT陣列)基板的制造方法，且更特別地涉及一種可以減少光罩數的薄膜電晶體陣列基板的制造方法。
背景技術：
薄膜電晶體液晶顯示器(TFT-LCD)主要由薄膜電晶體陣列(TFT陣列)基板、彩色濾光片(C.F.)陣列基板和液晶(L.C.)層所構成，其中薄膜電晶體陣列基板是由復數個以陣列排列的薄膜電晶體以及與每一薄膜電晶體對應配置的一像素電極(Pixel Electrode)而構成復數個像素結構。而上述的薄膜電晶體包括閘極、通道層、汲極與源極，其用來作為液晶顯示像素單元的開關元件。
現有的薄膜電晶體陣列基板制造方法中，較常見的是五道光罩(微影蝕刻)制程。其中，第一道光罩制程是用來定義第一金屬層，以形成掃描配線以及薄膜電晶體的閘極等構件。第二道光罩制程是定義出薄膜電晶體的通道層以及歐姆接觸層。第三道光罩制程是用來定義出第二金屬層，以形成資料配線以及薄膜電晶體的源極/汲極等構件。第四道光罩制程是用來將保護層圖案化。而第五道光罩制程是用來將透明導電層圖案化，而形成像素電極。
然而，隨著薄膜電晶體液晶顯示器朝大尺寸制作的發(fā)展趨勢，而將會面臨許多的問題，例如良率降低以及產能下降等等。因此若是能減少薄膜電晶體制程的使用光罩數，即降低薄膜電晶體元件制作的曝光工程次數，就可以減少制造時間，增加產能，進而降低制造成本。
在美國專利第6255130號揭露一種使用四道光罩制作薄膜電晶體的方法，請參考圖1至圖4。圖1至圖4為制作一薄膜電晶體液晶顯示器的一薄膜電晶體的方法示意圖。如圖1所示，首先提供一玻璃基板10，且玻璃基板10上形成有一由銅(Cu)或鋁(Al)等金屬所構成的閘極12。接著在閘極12上依次形成一閘極絕緣層(gate insulatinglayer，GI layer)14、一非晶硅(amorphous silicon)層16與一金屬層18，再進行半影式(Halftone)光罩曝光制程、或者光阻重流(Reflow)制程，在玻璃基板10上形成一包括有一凹槽形狀(slit)22的光阻層(photoresist layer)20。其中，半影式光罩包括一完全曝光區(qū)、半曝光量區(qū)以及非曝光區(qū)，非曝光區(qū)對應于將形成較厚光阻的區(qū)域，而半曝光量區(qū)則對應于及形成凹陷部、較薄的光阻的區(qū)域。
如圖2所示，接著先利用光阻層20，進行一第一蝕刻制程，以去除未被光阻層20所覆蓋的金屬層18與非晶硅層16，再對光阻層20進行一去光阻制程，完全移除凹槽22內的光阻層20，并同時降低殘余的光阻層20的厚度。如圖3所示，隨后利用殘余的光阻層20，透過凹槽22進行一第二蝕刻制程，去除未被光阻層20所覆蓋的金屬層18，以形成該薄膜電晶體的一源極24與一汲極26。
如圖4所示，最后在移除光阻層20之后，在玻璃基底10上形成一由氧化硅或氮化硅所構成的保護層(passivation layer)28，以完成現有薄膜電晶體的制作。
以上所述為一應用半影光罩(Halftone)制程或者光阻重流(Reflow)制程以同時形成兩種以上不同厚度的階梯式光阻層，其若可應用在其它部分的制程上，應能再減少光罩道數的使用，達到更高的良率、生產效果。
因此，本發(fā)明人利用己身工作上的經驗學識、加上思考創(chuàng)新，提出一種可以將光罩道次減少為三道的薄膜電晶體陣列基板制程。

發(fā)明內容本發(fā)明的主要目的在于提供一種薄膜電晶體陣列(TFT陣列)基板的制造方法，利用半影(Halftone)光罩曝光技術或者光阻重流(Reflow)技術，進行三道光罩的微影、蝕刻等圖案化(Patterning)制程，來完成薄膜電晶體陣列(TFT陣列)基板的制作，同時達到提升良率、產能的效果。
本發(fā)明的另一目的在于提供一種應用于穿透式、反射式或半反射半穿透式液晶顯示器(LCD)的薄膜電晶體陣列基板制造方法，利用半影(Halftone)光罩曝光技術或者光阻重流(Reflow)技術，進行三道光罩的微影、蝕刻等圖案化制程，來完成薄膜電晶體陣列基板的制作，同時亦達到提升良率、顯示品質的效果。
本發(fā)明的目的、特點和優(yōu)點、功能通過以下說明配合圖示對本發(fā)明技術領域的技術人員將更清晰明了。

圖1至圖4表示現有一薄膜電晶體的制程剖面示意圖；圖5本發(fā)明第一實施例中進行第一圖案化步驟的基板布局(Layout)上視示意圖；圖6A～D是本發(fā)明第一實施例中進行第一圖案化步驟的流程剖面示意圖；圖7是本發(fā)明第一實施例中進行第二圖案化步驟的基板布局(Layout)上視示意圖；圖8A～D是本發(fā)明第一實施例中進行第二圖案化步驟的流程剖面示意圖；圖9是本發(fā)明第一實施例中進行第三圖案化步驟的基板布局(Layout)上視示意圖10A～G是本發(fā)明第一實施例中進行第三圖案化步驟的流程剖面示意圖；圖11A～D圖是本發(fā)明第二實施例中進行第三圖案化步驟的流程剖面示意圖；圖12是本發(fā)明第三實施例中進行第一圖案化步驟的基板布局(Layout)上視示意圖。
具體實施方式為了達成本發(fā)明的上述目的、特點以及優(yōu)點，本發(fā)明提供一種三道光罩的薄膜電晶體陣列基板(以下簡稱TFT陣列)的制造方法，主要系包括下列步驟在一基板上依次形成一第一金屬層、一閘極絕緣層、一半導體層、一歐姆接觸層(Ohmic contact layer)以及一第二金屬層，并進行第一圖案化(patterning)步驟以定義出一源極/汲極區(qū)域、一掃瞄配線區(qū)域(Scan line/Gate line-area)、一資料配線區(qū)域(Dataline area)、一端子接觸部區(qū)域(Terminal contact area)以及一像素區(qū)域(Pixel area)；接著，在整個基板上方覆蓋一層間絕緣層(Interlayerinsulating layer)，并進行第二圖案化步驟以形成一源極/汲極接觸窗(Contact hole)、一資料配線或掃瞄配線接觸窗以及一端子接觸部接觸窗；接著，在整個基板上方依次覆蓋一透明導電層(Transparentconductive layer，本層視LCD應用需要選擇覆蓋與否)、一第三金屬層以及一保護層(Passivation/Protective-layer)，以達成前述該各接觸窗之間電連接(Electrical contact)及保護作用，并藉由第三圖案化步驟以形成一薄膜電晶體(以下簡稱TFT)部、一掃瞄配線(Scan lines/Gate line)、一資料配線(Data line)、一端子接觸部以及一像素電極(Pixelelectrode)。上述的第一、第二、第三圖案化步驟系在曝光顯影制程時采用半影(以下稱Halftone)光罩或光阻重流(Reflow)制程，以達成同一光罩曝光顯影制程即形成兩個不同區(qū)域厚度的凹凸狀光阻層的目的。
本發(fā)明將藉由參考圖式更詳細說明本發(fā)明的步驟。本發(fā)明技術領域的技術人員將了解該等參考圖式僅用以舉例說明本發(fā)明，而非用以限制其范圍。
第一實施例請參閱圖5至圖10，圖5至圖10為本發(fā)明的第一實施例的方法流程示意圖。圖5以及圖6A～D則為本發(fā)明第一實施例中，制作一TFT陣列的方法第一步驟示意圖，其中圖5為基板上方進行第一圖案化步驟的布局(Layout)上視圖、圖6A～D為剖面示意圖。
如圖6A所示，首先提供一基板30，其中基板30可為一玻璃基底、石英基底或塑膠基底。接著，在基板30上沉積一第一金屬層32，金屬層32將提供作為TFT的閘極之用，且其材料可為鋁(Al)、鎢(W)、鉻(Cr)、銅(Cu)、鈦(Ti)、氮化鈦(TiNx)、鋁合金、鉻合金或鉬(Mo)金屬所構成，其結構可為單層、亦可為多層(Multiple-layered)結構。接著，在第一金屬層32上依次形成一閘極絕緣層34、一半導體層36以及一歐姆接觸層38，閘極絕緣層34可由由氧化硅(SiOx)、氮化硅(SiNy)或氮氧化硅(Silicon oxynitride)所構成，半導體層36可由非晶硅(-Si，amorphous silicon)構成，歐姆接觸層38可由摻雜半導體例如n+-Si(n-type doped silicon)所構成；上述依次形成各層的方法可使用一化學氣相沉積制程(CVD process)。接著，在歐姆接觸層38上方形成一第二金屬層40，金屬層40的材料如同第一金屬層32可為鋁、鎢、鉻、銅、鈦、氮化鈦、鋁合金、鉻合金或鉬金屬所構成，其結構亦可為單層或多層結構。
接著，進行一第一圖案化步驟。如圖5及圖6A所示，在金屬層40上的部分區(qū)域涂布一光阻層，并進行一Halftone光罩的曝光顯影制程、或者使用一般非Halftone光罩曝光顯影后再采光阻重流制程，以形成第一光阻層、并使第一光阻層具有一第一區(qū)域42與一厚度較薄的第二區(qū)域44。其中，Halftone光罩乃具有一曝光區(qū)、半曝光區(qū)、非曝光區(qū)，非曝光區(qū)對應于第一區(qū)域42、半曝光區(qū)對應于第二區(qū)域44，以達成同一光罩曝光顯影制程即可形成兩個不同區(qū)域厚度的凹凸狀光阻層的目的。
接著，如圖6B所示，以第一光阻層為遮罩，以蝕刻方法將未覆蓋光阻的區(qū)域的金屬層40、歐姆接觸層38、半導體層36、閘極絕緣層34以及第一金屬層32依次逐層移除，藉此定義出如圖5所示的TFT預定區(qū)域41、掃瞄配線區(qū)域45、資料配線區(qū)域47以及像素區(qū)域49。
接著，如圖6C所示，將第二區(qū)域44的光阻先以灰化(Ashing)方式移除、使原來第二區(qū)域44覆蓋的第二金屬層40暴露出來，同時，如圖6C所示，第一區(qū)域42的光阻層將變的較薄、但仍有一抵抗蝕刻的厚度，再如圖6D所示，以剩余的第一區(qū)域42的光阻層為遮罩、以蝕刻方式移除原該第二區(qū)域44所覆蓋的部分第二金屬層40以及歐姆接觸層38，藉此定義出如圖6D所示的源極區(qū)域51、汲極區(qū)域53以及端子接觸部區(qū)域55。
至此，第一圖案化步驟完成。此時，如圖5所示，資料配線區(qū)域47為預定形成一TFT陣列的資料配線的區(qū)域，其在與掃瞄配線區(qū)域45的交叉處為斷開狀態(tài)、其與源極區(qū)域51亦為斷開無連接狀態(tài)；而如圖6D所示，構成TFT的閘極33、歐姆接觸層38、閘極絕緣層34、通道區(qū)37、源極52、汲極54均已形成。
請參閱圖7及圖8A～D，圖7以及圖8A～D為本發(fā)明第一實施例中，制作一TFT陣列的方法第二步驟示意圖，其中圖7為基板上方進行第二圖案化步驟的布局(Layout)上視圖、圖8A～D為剖面示意圖。
如圖8A所示，在整個基板上方覆蓋一層間絕緣層60，其材料如閘極絕緣層34可由由氧化硅、氮化硅或氮氧化硅所構成，同樣可使用一化學氣相沉積制程形成。
接著，進行一第二圖案化步驟。如圖7及圖8A所示，在層間絕緣層60上的部分區(qū)域涂布一光阻層，并進行如第一圖案化步驟之一Halftone光罩的曝光顯影制程、或者使用一般非Halftone光罩曝光顯影后再采光阻重流制程，以形成第二光阻層63、并使第二光阻層63具有一第三區(qū)域62與一厚度較薄的第四區(qū)域64。
接著，如圖8B所示，以第二光阻層63為遮罩，以蝕刻方法將未覆蓋光阻的區(qū)域的部分層間絕緣層60、其下的半導體層38依次移除，藉此定義出一端子接觸部接觸窗預定區(qū)域65。
接著，如圖8C所示，將第四區(qū)域64的光阻先以灰化方式移除、使原來第四區(qū)域64覆蓋的層間絕緣層60暴露出來，再如圖8D所示，以剩余的第三區(qū)域62的光阻層為遮罩、以蝕刻方式將原第四區(qū)域64所覆蓋的部分層間絕緣層60移除，藉此以暴露出其下方的第二金屬層40而形成源極/汲極接觸窗66、資料配線接觸窗68；同時也蝕刻移除了端子接觸部接觸窗預定區(qū)域65的閘極絕緣層34而暴露出第一金屬層32，藉此形成端子接觸部接觸窗67；同時也移除了如圖8C所示的掃瞄配線區(qū)域45與TFT之間的預定斷開區(qū)域69的部分層間絕緣層60；進一步，如圖8D所示，以各金屬層為停擋(Etching stopper)，能再蝕刻移除預定斷開區(qū)域69位于層間絕緣層60下層的半導體層38，如此一來，構成TFT的半導體層38已與掃瞄配線區(qū)域45的半導體層38斷開，將來形成完整的掃瞄配線與TFT通道區(qū)37之間將不會有漏電情形，而如圖8D所示，作為連接閘極33的第一金屬層32上方的預定斷開區(qū)域69也仍保存有一閘極絕緣層34加以保護。
至此，第二圖案化步驟完成。
另外，如圖8B至圖8D的第二圖案化步驟的部分流程亦可以另一種蝕刻移除順序取代。圖示則在此略去不另繪制。
首先，同樣以第二光阻層63為遮罩，以蝕刻方法將未覆蓋光阻的區(qū)域的部分層間絕緣層60移除，所不同的是將端子接觸部接觸窗預定區(qū)域65的部分層間絕緣層60蝕刻移除后其下方的半導體層38此時不緊接著蝕去而成暴露狀，留至接下來將進行的蝕刻制程再一并移除，可節(jié)省部分蝕刻時間。
接著同樣進行光阻灰化的動作、再以剩余的第三區(qū)域62的光阻層為遮罩、以蝕刻方式將原第四區(qū)域所覆蓋的部分層間絕緣層60移除而暴露出第二金屬層40形成各接觸窗66、68，在此同時，預定斷開區(qū)域69的部分層間絕緣層60及下方的半導體層38將依次蝕刻移除，端子接觸部接觸窗預定區(qū)域65的半導體層38及下方的閘極絕緣層也以露出的第二金屬層40及第一金屬層32為停檔、一并依次蝕刻移除而形成端子接觸部接觸窗67。
至此，同樣可完成第二圖案化步驟。
請參閱圖9及圖10A～G，圖9以及圖10A～G為本發(fā)明第一實施例中，制作一TFT陣列的方法第三步驟示意圖，其中圖9為基板上方進行第三圖案化步驟的布局(Layout)上視圖、圖10A～G為剖面示意圖。
如圖10A所示，在整個基板上方依次覆蓋一透明導電層72、一第三金屬層74以及一保護層(Passivation)76，其中透明導電層72可由銦錫氧化物(ITO)或銦鋅氧化物(IZO)所構成；第三金屬層74如同金屬層32、40可為鋁、鎢、鉻、銅、鈦、氮化鈦、鋁合金、鉻合金或鉬金屬所構成，其結構亦可為單層或多層結構；保護層76則可由如同層間絕緣層60及閘極絕緣層34的材料制成。藉此，達到各接觸窗之間電連接(Electrical contact)以及即將形成線路的各金屬層的保護作用。
接著，進行一第三圖案化步驟。如圖9及圖10A所示，在保護層76上的部分區(qū)域涂布一光阻層，以如第一圖案化步驟的曝光顯影制程形成第三光阻層83、并使第三光阻層83具有一第五區(qū)域82與一厚度較薄的第六區(qū)域84。
接著，如圖10B所示，以第三光阻層83為遮罩，以蝕刻方法將未覆蓋光阻的區(qū)域的部分保護層76、其下的第三金屬層74依次移除而暴露出其下的透明導電層72，藉此定義出一源極/汲極預定斷開區(qū)域85。
接著，如圖10C所示，將第六區(qū)域84的光阻先以灰化方式移除、使原來第六區(qū)域84覆蓋的保護層76暴露出來，再如圖10D所示，以剩余的第五區(qū)域82的光阻層為遮罩、將原第六區(qū)域84所覆蓋的保護層76蝕刻移除，而暴露出其下的第三金屬層74。
接著，如圖10E所示，以剩余的第五區(qū)域82的光阻層為遮罩、前述已暴露出的第三金屬層74停擋，以金屬透明導電層材質選擇性(Selectively)的蝕刻方式將原已暴露出的包括源極/汲極預定斷開區(qū)域85在內的透明導電層72移除，藉此斷開源極/汲極的電連接、同時也斷開區(qū)域69的電連接以避免將來形成掃瞄配線與TFT通道區(qū)37之間有通電情形。
接著，如圖10F所示，以剩余的第五區(qū)域82的光阻層為遮罩、各透明導電層72為停擋對已暴露出的第三金屬層74進行蝕刻移除，藉此暴露出其下方的包括端子接觸部區(qū)域55以及像素區(qū)域49在內的透明導電層72。最后，將剩余的第五區(qū)域82的光阻層去除，形成一TFT部1、一掃瞄配線2、一資料配線3、一端子接觸部4以及像素電極5。
或者，也可以如圖10G所示，先行去除剩余的第五區(qū)域82的光阻層，以各保護層76為遮罩、各透明導電層72為停擋，對已暴露出的第三金屬層74進行蝕刻移除等步驟，同樣也可藉此形成一TFT部1、一掃瞄配線2、一資料配線3、一端子接觸部4以及像素電極5。
至此，完成第三圖案化步驟，一完整的薄膜電晶體陣列基板(TFT陣列)已制作完成。
本第一實施例可制造出一實用的TFT陣列，其可應用于LCD，特別是穿透式的LCD；若在第三圖案化步驟中調整汲極區(qū)域53與像素區(qū)域49所覆蓋的第三光阻層的第五區(qū)域82與第六區(qū)域84的比例或占有面積邊界，則更可形成一具有部分覆蓋有第三金屬層74的反射式表面、部分暴露出透明導電層72的穿透式電極的像素電極5、其可應用于半穿透半反射式的LCD的TFT陣列，其中第三金屬層結構亦可為單層或多層結構，但其最上層須由如鋁、鉻、鋁合金、鉻合金或銀等反射性良好的金屬材料所構成。
第二實施例更進一步，TFT陣列若應用于反射式LCD，則像素電極可全部為反射式的金屬層所構成。其制造方法的各步驟大部分與第一實施例相同，僅在第三圖案化步驟有些微更改，詳述如下，相同部分圖示則略去不再另行繪制、符號可繼續(xù)沿用。
請參閱圖9及圖11A～D圖，圖9以及圖11A～D圖為本發(fā)明第二實施例中，制作一TFT陣列的方法第三步驟示意圖，其中圖9為基板上方進行第三圖案化步驟的布局(Layout)上視圖、圖11A～D圖為剖面示意圖。
如圖11A所示，在整個基板上方依次覆蓋一第三金屬層74、一保護層76，其中第三金屬層74可為鋁、鎢、鉻、銅、鈦、氮化鈦、鉬、鋁合金、鉻合金或銀等金屬所構成，其結構亦可為單層或多層結構，但其最上層須由如鋁、鉻、鋁合金、鉻合金或銀等反射性良好的金屬材料所構成；保護層76則可由如同層間絕緣層60及閘極絕緣層34的材料制成，藉此，達到各接觸窗之間電連接以及即將形成線路的各金屬層的保護作用。而在此實施例中，為了后續(xù)多道次蝕刻，保護層厚度76須設定為小于一厚度T，此厚度T為層間絕緣層60厚度的1/2及閘極絕緣層厚度的1/2其中較小者，原因將詳述于后。
接著，進行一第三圖案化步驟。如圖9及圖11A所示，在保護層76上的部分區(qū)域涂布一光阻層，以如第一圖案化步驟的曝光顯影制程形成第三光阻層83、并使第三光阻層83具有一第五區(qū)域82與一厚度較薄的第六區(qū)域84。
接著，如圖11B所示，以第三光阻層83為遮罩，以蝕刻方法將未覆蓋光阻的區(qū)域的保護層76、其下的第三金屬層74依次移除而暴露出其下的層間絕緣層60，藉此斷開源極/汲極的電連接、同時也斷開區(qū)域69的電連接以避免將來形成掃瞄配線與TFT通道區(qū)37之間有通電情形。
接著，如圖11C所示，將第六區(qū)域84的光阻先以灰化方式移除、使原來第六區(qū)域84覆蓋的保護層76暴露出來，再如圖10D所示，以剩余的第五區(qū)域82的光阻層為遮罩、將原第六區(qū)域84所覆蓋的保護層76蝕刻移除，藉此暴露出其下方的包括端子接觸部區(qū)域55以及像素區(qū)域49在內的第三金屬層74，當然，也將一并蝕刻掉一部分未受光阻層遮避的包括通道區(qū)37上方、掃瞄配線區(qū)域45的層間絕緣層60以及預定斷開區(qū)域69的閘極絕緣層34，但即使少去這部分厚度，各絕緣層剩下仍大于原厚度一半、仍具有對TFT、掃瞄配線的保護作用。
最后，將剩余的第五區(qū)域82的光阻層去除，藉此形成一TFT部1、一掃瞄配線2、一資料配線3、一端子接觸部4以及由反射性的第三金屬層74所構成的一反射式像素電極6。
第三實施例本實施例制造方法D的各步驟大部分與第一實施例相同，僅在各圖案化步驟光阻層形狀(光罩)設計有些微更改，敘述如下，相同部分圖示則略去不再另行繪制、符號可繼續(xù)沿用。
請參閱圖12，圖12為本發(fā)明第三實施例中基板上方進行第一圖案化步驟的布局(Layout)上視圖，掃瞄配線區(qū)域45為預定形成一TFT陣列的掃瞄配線的區(qū)域，其在與資料配線區(qū)域47的交叉處為斷開狀態(tài)，這是與圖5的第一實施例所形成的資料配線區(qū)域47為斷開狀態(tài)所不同的另一種光阻層(光罩)配置，其將影響接著而來第二、第三圖案化步驟的光罩設計。本實施例第一圖案化步驟亦可定義出一源極/汲極區(qū)域、一掃瞄配線區(qū)域、一資料配線區(qū)域、一端子接觸部區(qū)域以及一像素區(qū)域；接著，在整個基板上方覆蓋一層間絕緣層，并藉由第二圖案化步驟以形成一源極/汲極接觸窗、一掃瞄配線接觸窗以及一端子接觸部接觸窗，這也與第一實施例第二圖案化步驟所欲形成資料配線接觸窗的設計不同；最后則相同于第一、二實施例，在整個基板上方依次覆蓋一透明導電層(本層視應用于反射式或穿透式LCD而選擇覆蓋與否)、一第三金屬層以及一保護層，以達成前述該各接觸窗之間電連接及保護作用，并藉由第三圖案化步驟以形成一TFT部、一掃瞄配線、一資料配線、一端子接觸部以及一像素電極。
至此，另一完整的薄膜電晶體陣列基板(TFT陣列)已制作完成。
發(fā)明效果綜合以上實施例所述，本發(fā)明提供一進步的制造方法進行三道光罩的微影、蝕刻等圖案化制程，來完成TFT陣列的制作，將達到基板良率提升的效果，其應用于各式LCD、更達到確保顯示品質的效果。
本發(fā)明雖然以上述本發(fā)明較實施例詳細說明本發(fā)明的效果及優(yōu)點，上述描述僅為本發(fā)明的較佳實施例，并非用來限定本發(fā)明實施的范圍。故即凡依本發(fā)明申請專利范圍所述的形狀、構造、特征及精神所作出的等效變化與修飾，均應包括在本發(fā)明的申請專利范圍內。
附圖標記說明1 薄膜電晶體(TFT)部 2 掃瞄配線3 資料配線4 端子接觸部5 像素電極6 反射式像素電極10 玻璃基板12 閘極14 閘極絕緣層 16 非晶硅層18 金屬層 20 光阻層22 凹槽24 源極26 汲極28 保護層30 基板32 第一金屬層33 閘極34 閘極絕緣層36 半導體層37 通道區(qū)38 歐姆接觸層 40 第二金屬層41 TFT預定區(qū)域 42 光阻層第一區(qū)域43 第一光阻層 44 光阻層第二區(qū)域45 掃瞄配線區(qū)域47 資料配線區(qū)域49 像素區(qū)域51 源極區(qū)域
52 源極53 汲極區(qū)域54 汲極55 端子接觸部區(qū)域60 層間絕緣層 62 光阻層第三區(qū)域63 第二光阻層 64 光阻層第四區(qū)域65 端子接觸部接觸窗預定區(qū)域66 源極/汲極接觸窗67 端子接觸部接觸窗68 資料配線接觸窗69 預定斷開區(qū)域72 透明導電層74 第三金屬層 76 保護層82 光阻層第五區(qū)域 83 第三光阻層84 光阻層第六區(qū)域 85 源極/汲極預定斷開區(qū)域
權利要求
1.一種薄膜電晶體陣列基板的制造方法，包括下列步驟提供一基板；在該基板上依次形成一第一金屬層，一閘極絕緣層，一半導體層，一歐姆接觸層以及一第二金屬層，并進行第一圖案化步驟以定義出一源極/汲極區(qū)域、一掃瞄配線區(qū)域、一資料配線區(qū)域、一端子接觸部區(qū)域以及一像素區(qū)域；接著，在整個基板上方覆蓋一層間絕緣層，并進行第二圖案化步驟以形成一源極/汲極接觸窗、一資料配線接觸窗以及一端子接觸部接觸窗；以及接著，在整個基板上方依次覆蓋一透明導電層、一第三金屬層以及一保護層，以達成前述該各接觸窗之間電連接及保護，并進行第三圖案化步驟以形成一薄膜電晶體部、一掃瞄配線、一資料配線、一端子接觸部以及一像素電極。
2.如權利要求1所述的薄膜電晶體陣列基板制造方法，其特征在于，該第一圖案化步驟包括在第二金屬層上的部分區(qū)域覆蓋一第一光阻層，該第一光阻層具有一第一區(qū)域與一厚度較薄的第二區(qū)域；以該第一光阻層為遮罩，將未覆蓋光阻的區(qū)域的該第二金屬層、該歐姆接觸層、該半導體層、該閘極絕緣層以及該第一金屬層蝕刻移除，藉此定義出一薄膜電晶體預定區(qū)域、該掃瞄配線區(qū)域、該資料配線區(qū)域以及該像素區(qū)域；以及接著，將該第二區(qū)域的光阻移除、使該第二區(qū)域覆蓋的該第二金屬層暴露出來，并以該第一區(qū)域的光阻層為遮罩、將原該第二區(qū)域所覆蓋的該第二金屬層以及該歐姆接觸層蝕刻移除，藉此定義出該源極/汲極區(qū)域以及該端子接觸部區(qū)域。
3.如權利要求2所述的薄膜電晶體陣列基板制造方法，其特征在于，該第二圖案化步驟包括在該層間絕緣層上方部分區(qū)域覆蓋一第二光阻層，該第二光阻層具有一第三區(qū)域與一厚度較薄的第四區(qū)域；以該第二光阻層為遮罩，將未覆蓋光阻的區(qū)域的該層間絕緣層、該半導體層蝕刻移除，藉此定義出一端子接觸部接觸窗預定區(qū)域；以及接著，將該第四區(qū)域的光阻移除、使該第四區(qū)域覆蓋的該層間絕緣層暴露出來，并以該第三區(qū)域的光阻層為遮罩、將原該第四區(qū)域所覆蓋的該層間絕緣層、該半導體層以及該端子接觸部接觸窗預定區(qū)域的該閘極絕緣層蝕刻移除，藉此形成該源極/汲極接觸窗、該資料配線接觸窗以及該端子接觸部接觸窗。
4.如權利要求2所述的薄膜電晶體陣列基板制造方法，其特征在于，該第二圖案化步驟包括在該層間絕緣層上方部分區(qū)域覆蓋一第二光阻層，該第二光阻層具有一第三區(qū)域與一厚度較薄的第四區(qū)域；以該第二光阻層為遮罩，將未覆蓋光阻的區(qū)域的該層間絕緣層蝕刻移除，藉此定義出一端子接觸部接觸窗預定區(qū)域；以及接著，將該第四區(qū)域的光阻移除、使該第四區(qū)域覆蓋的該層間絕緣層暴露出來，并以該第三區(qū)域的光阻層為遮罩、將原該第四區(qū)域所覆蓋的該層間絕緣層以及該端子接觸部接觸窗預定區(qū)域的該閘極絕緣層、該半導體層蝕刻移除，藉此形成該源極/汲極接觸窗、該資料配線接觸窗以及該端子接觸部接觸窗。
5.如權利要求3或4所述的薄膜電晶體陣列基板制造方法，其特征在于，該第三圖案化步驟包括在該層間絕緣層上方部分區(qū)域覆蓋一第三光阻層，該第三光阻層具有一第五區(qū)域與一厚度較薄的第六區(qū)域；以該第三光阻層為遮罩，將未覆蓋光阻的區(qū)域的該保護層、該第三金屬層蝕刻移除而暴露出其下的該透明導電層，并藉此定義出一源極/汲極預定斷開區(qū)域；接著，將該第六區(qū)域的光阻移除、使該第六區(qū)域覆蓋的該保護層暴露出來，并以該第五區(qū)域的光阻層為遮罩、將原該第六區(qū)域所覆蓋的該保護層蝕刻移除；接著，將已暴露出的該透明導電層包括前述該源極/汲極預定斷開區(qū)域的該透明導電層蝕刻移除，以斷開源極/汲極的電連接、以及該薄膜電晶體區(qū)域與掃瞄配線區(qū)域之間的電連接；以及最后，將已暴露出的該第三金屬層蝕刻移除，以暴露出該端子接觸區(qū)域的該透明導電層、該像素區(qū)域的該透明導電層，并藉此形成該薄膜電晶體部、該掃瞄配線、該資料配線、該端子接觸部以及該像素電極。
6.如權利要求5所述的薄膜電晶體陣列基板制造方法，其特征在于，將該第二、四、六區(qū)域的光阻層移除的方法，利用一灰化步驟。
7.如權利要求5所述的薄膜電晶體陣列基板制造方法，其中形成該第一、二、三光阻層的方法利用一具有一曝光區(qū)、一半曝光區(qū)以及一非曝光區(qū)的光罩，該非曝光區(qū)對應于該第一、三、五區(qū)域，該半曝光區(qū)對應于該第二、四、六區(qū)域。
8.一種薄膜電晶體陣列基板的制造方法，包括下列步驟提供一基板；在該基板上依次形成一第一金屬層，一閘極絕緣層，一半導體層，一歐姆接觸層以及一第二金屬層，并進行第一圖案化步驟以定義出一源極/汲極區(qū)域、一掃瞄配線區(qū)域、一資料配線區(qū)域、一端子接觸部區(qū)域以及一像素區(qū)域；接著，在整個基板上方覆蓋一層間絕緣層，并進行第二圖案化步驟以形成一源極/汲極接觸窗、一掃瞄配線接觸窗以及一端子接觸部接觸窗；以及接著，在整個基板上方依次覆蓋一透明導電層、一第三金屬層以及一保護層，以達成前述該各接觸窗之間電連接及保護，并進行第三圖案化步驟以形成一薄膜電晶體部、一掃瞄配線、一資料配線、一端子接觸部以及一像素電極。
9.如權利要求8所述薄膜電晶體陣列基板制造方法，其特征在于，該第一圖案化步驟包括在第二金屬層上的部分區(qū)域覆蓋一第一光阻層，該第一光阻層具有一第一區(qū)域與一厚度較薄的第二區(qū)域；以該第一光阻層為遮罩，將未覆蓋光阻的區(qū)域的該第二金屬層、該歐姆接觸層、該半導體層、該閘極絕緣層以及該第一金屬層蝕刻移除，藉此定義出一薄膜電晶體預定區(qū)域、該掃瞄配線區(qū)域、該資料配線區(qū)域以及該像素區(qū)域；以及接著，將該第二區(qū)域的光阻移除、使該第二區(qū)域覆蓋的該第二金屬層暴露出來，并以該第一區(qū)域的光阻層為遮罩、將原該第二區(qū)域所覆蓋的該第二金屬層以及該歐姆接觸層蝕刻移除，藉此定義出該源極/汲極區(qū)域以及該端子接觸部區(qū)域。
10.如權利要求9所述的薄膜電晶體陣列基板制造方法，其特征在于，該第二圖案化步驟包括在該層間絕緣層上方部分區(qū)域覆蓋一第二光阻層，該第二光阻層具有一第三區(qū)域與一厚度較薄的第四區(qū)域；以該第二光阻層為遮罩，將未覆蓋光阻的區(qū)域的該層間絕緣層、該半導體層蝕刻移除，藉此定義出一端子接觸部接觸窗預定區(qū)域；以及接著，將該第四區(qū)域的光阻移除、使該第四區(qū)域覆蓋的該層間絕緣層暴露出來，并以該第三區(qū)域的光阻層為遮罩、將原該第四區(qū)域所覆蓋的該層間絕緣層、該半導體層以及該端子接觸部接觸窗預定區(qū)域的該閘極絕緣層蝕刻移除，藉此形成該源極/汲極接觸窗、該掃瞄配線接觸窗以及該端子接觸部接觸窗。
11.如權利要求9所述的薄膜電晶體陣列基板制造方法，其特征在于，該第二圖案化步驟包括在該層間絕緣層上方部分區(qū)域覆蓋一第二光阻層，該第二光阻層具有一第三區(qū)域與一厚度較薄的第四區(qū)域；以該第二光阻層為遮罩，將未覆蓋光阻的區(qū)域的該層間絕緣層蝕刻移除，藉此定義出一端子接觸部接觸窗預定區(qū)域；以及接著，將該第四區(qū)域的光阻移除、使該第四區(qū)域覆蓋的該層間絕緣層暴露出來，并以該第三區(qū)域的光阻層為遮罩、將原該第四區(qū)域所覆蓋的該層間絕緣層、該半導體層以及該端子接觸部接觸窗預定區(qū)域的該半導體層、該閘極絕緣層蝕刻移除，藉此形成該源極/汲極接觸窗、該掃瞄配線接觸窗以及該端子接觸部接觸窗。
12.如權利要求10或者11所述的薄膜電晶體陣列基板制造方法，其特征在于，該第三圖案化步驟包括在該層間絕緣層上方部分區(qū)域覆蓋一第三光阻層，該第三光阻層具有一第五區(qū)域與一厚度較薄的第六區(qū)域；以該第三光阻層為遮罩，將未覆蓋光阻的區(qū)域的該保護層、該第三金屬層蝕刻移除而暴露出其下的該透明導電層，并藉此定義出一源極/汲極預定斷開區(qū)域；接著，將該第六區(qū)域的光阻移除、使該第六區(qū)域覆蓋的該保護層暴露出來，并以該第五區(qū)域的光阻層為遮罩、將原該第六區(qū)域所覆蓋的該保護層蝕刻移除；接著，將已暴露出的該透明導電層包括前述該源極/汲極預定斷開區(qū)域的該透明導電層蝕刻移除，以斷開源極/汲極的電連接、以及該薄膜電晶體區(qū)域與掃瞄配線區(qū)域之間的電連接；以及最后，將已暴露出的該第三金屬層蝕刻移除，以暴露出該端子接觸區(qū)域的該透明導電層、該像素區(qū)域的該透明導電層，并藉此形成該薄膜電晶體部、該掃瞄配線、該資料配線、該端子接觸部以及該像素電極。
13.如權利要求12所述的薄膜電晶體陣列基板制造方法，其特征在于，將該第二、四、六區(qū)域的光阻層移除的方法，利用一灰化步驟。
14.如權利要求12所述的薄膜電晶體陣列基板制造方法，其特征在于，形成該第一、二、三光阻層的方法利用一具有一曝光區(qū)、一半曝光區(qū)以及一非曝光區(qū)的光罩，該非曝光區(qū)對應于該第一、三、五區(qū)域，該半曝光區(qū)對應于該第二、四、六區(qū)域。
15.一種薄膜電晶體陣列基板的制造方法，包括下列步驟提供一基板；在該基板上依次形成一第一金屬層、一閘極絕緣層、一半導體層、一歐姆接觸層以及一第二金屬層，并進行第一圖案化步驟以定義出一源極/汲極區(qū)域、一掃瞄配線區(qū)域、一資料配線區(qū)域、一端子接觸部區(qū)域以及一像素區(qū)域；接著，在整個基板上方覆蓋一層間絕緣層，并進行第二圖案化步驟以形成一源極/汲極接觸窗、一資料配線接觸窗以及一端子接觸部接觸窗；以及接著，在整個基板上方依次覆蓋一第三金屬層以及一保護層，以達成前述該各接觸窗之間電連接及保護，并進行第三圖案化步驟以形成一薄膜電晶體部、一掃瞄配線、一資料配線、一端子接觸部以及一反射式像素電極。
16.一種薄膜電晶體陣列基板的制造方法，包括下列步驟提供一基板；在該基板上依次形成一第一金屬層、一閘極絕緣層、一半導體層、一歐姆接觸層以及一第二金屬層，并進行第一圖案化步驟以定義出一源極/汲極區(qū)域、一掃瞄配線區(qū)域、一資料配線區(qū)域、一端子接觸部區(qū)域以及一像素區(qū)域；接著，在整個基板上方覆蓋一層間絕緣層，并進行第二圖案化步驟以形成一源極/汲極接觸窗、一掃瞄配線接觸窗以及一端子接觸部接觸窗；以及接著，在整個基板上方依次覆蓋一第三金屬層以及一保護層，以達成前述該各接觸窗之間電連接及保護，并進行第三圖案化步驟以形成一薄膜電晶體部、一掃瞄配線、一資料配線、一端子接觸部以及一反射式像素電極。
17.如權利要求15或16所述的薄膜電晶體陣列基板制造方法，其特征在于，該第三圖案化步驟包括在該層間絕緣層上方部分區(qū)域覆蓋一第三光阻層，該第三光阻層具有一第五區(qū)域與一厚度較薄的第六區(qū)域；以該第三光阻層為遮罩，將未覆蓋光阻的區(qū)域的該保護層、該第三金屬層蝕刻移除，藉此斷開源極/汲極的電連接、以及該薄膜電晶體區(qū)域與掃瞄配線區(qū)域之間的電連接；以及接著，將該第六區(qū)域的光阻移除、使該第六區(qū)域覆蓋的該保護層暴露出來，并以該第五區(qū)域的光阻層為遮罩、將原該第六區(qū)域所覆蓋的該保護層蝕刻移除，以暴露出該像素區(qū)域的該第三金屬層，并藉此形成該薄膜電晶體部、該掃瞄配線、該資料配線、該端子接觸部以及該反射式像素電極。
18.如權利要求17所述的薄膜電晶體陣列基板制造方法，其特征在于，將該第六區(qū)域的光阻層移除的方法，利用一灰化步驟。
19.如權利要求17所述的薄膜電晶體陣列基板制造方法，其特征在于，形成該第三光阻層的方法利用一具有一曝光區(qū)、一半曝光區(qū)以及一非曝光區(qū)的光罩，該非曝光區(qū)對應于該第五區(qū)域、該半曝光區(qū)對應于該第六區(qū)域。
全文摘要
一種薄膜電晶體陣列基板的制造方法，主要包括下列步驟在一基板上依次形成一第一金屬層、一閘極絕緣層、一半導體層、一歐姆接觸層以及一第二金屬層，并進行第一圖案化步驟以定義出一源極/汲極區(qū)域、一掃描配線區(qū)域、一資料配線區(qū)域、一端子接觸部區(qū)域以及一像素區(qū)域；接著，在整個基板上方覆蓋一層間絕緣層，并進行第二圖案化步驟以形成一源極/汲極接觸窗、一資料配線或掃描配線接觸窗以及一端子接觸部接觸窗；接著，在整個基板上方依次覆蓋一透明導電層、一第三金屬層以及一保護層，以達成前述各接觸窗之間電連接及保護，并進行第三圖案化步驟以形成一薄膜電晶體部、一掃描配線、一資料配線、一端子接觸部以及一像素電極。
文檔編號H01L21/02GK1847962SQ200510065258
公開日2006年10月18日 申請日期2005年4月15日 優(yōu)先權日2005年4月15日
發(fā)明者陳宏德 申請人:廣輝電子股份有限公司