專利名稱：可編程且可抹除數(shù)字開關元件及其制造方法與操作方法
技術領域：
本發(fā)明涉及一種半導體元件及其制造方法與操作方法，特別是涉及一種可編程且可抹除數(shù)字開關元件及其制造方法與操作方法。
背景技術：
在集成電路中通常設置有可編程元件，此可編程元件可用以改變電路中元件的連接關系?？删幊淘ǔＪ恰叭劢z”(fuses)或“反熔絲”(antifuses)。
“熔絲”通常是應用于連接主要存儲單元陣列與備份的存儲單元陣列。當主要存儲單元陣列中的部分存儲區(qū)塊毀損而無法修補時，則可以通過電性或激光能量燒斷熔絲，改變其余正常存儲區(qū)塊間的電連接，以備份的存儲單元陣列取代出現(xiàn)在正常存儲單元陣列之中的缺陷存儲單元，使存儲器仍可正常運作。
“反熔絲”則是應用于連接邏輯電路的柵極陣列(Gate Array)中的每一晶體管，亦即柵極陣列中的每一晶體管皆有一反熔絲結構與其連接。當通過反熔絲進行柵極陣列的程序化時，利用施加高電壓于反熔絲結構，而使反熔絲結構中的介電層會崩潰，使此反熔絲呈“開”(On)的狀態(tài)。反之，在不施加任何電壓時，反熔絲成一“關”(Off)的狀態(tài)。因此，利用反熔絲結構進行程序化是以于每一反熔絲結構施加電壓或不施加電壓，而分別使其呈“開”或“關”的狀態(tài)，以達到柵極陣列的程序化的目的。
然而，不論“熔絲”或“反熔絲”，都只能進行一次，亦即其操作是不可逆的，因此在使用上有所限制。而且，在操作上需要以電性或激光燒斷熔絲或使用高電壓差使反熔絲的介電層崩潰，在此種情況下就可能會有其它元件受到損害的問題。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種可編程且可抹除數(shù)字開關元件及其制造方法與操作方法，可以通過對此數(shù)字開關元件進行抹除操作或程序化操作，以定義出數(shù)字信息，且此數(shù)字開關元件可以反復使用多次。
本發(fā)明的再一目的是提供一種可編程且可抹除數(shù)字開關元件及其制造方法與操作方法，利用通道FN穿隧效應來執(zhí)行此數(shù)字開關元件的抹除操作或程序化操作，而能夠低功率的操作此數(shù)字開關元件。
本發(fā)明的又一目的是提供一種可編程且可抹除數(shù)字開關元件及其制造方法與操作方法，此種數(shù)字開關元件工藝簡單，并可以與一般的存儲器工藝相配合。
本發(fā)明提供一種可編程且可抹除數(shù)字開關元件，此數(shù)字開關元件具備有基底、N型通道存儲晶體管、P型通道存儲晶體管、共享位線與字線。N型通道存儲晶體管設置于基底上，此N型通道存儲晶體管包括第一N型摻雜區(qū)、第二N型摻雜區(qū)、第一電荷儲存層與第一控制柵極。P型通道存儲晶體管設置于基底上，此P型通道存儲晶體管包括第一P型摻雜區(qū)、第二P型摻雜區(qū)、第二電荷儲存層與第二控制柵極。共享位線摻雜區(qū)電連接N型通道存儲晶體管與P型通道存儲晶體管。
在上述的可編程且可抹除數(shù)字開關元件中，還具有共享位線。此共享位線電連接至共享位線摻雜區(qū)。
在上述的可編程且可抹除數(shù)字開關元件中，還具有字線。此字線電連接第一控制柵極與第二控制柵極。
在上述的可編程且可抹除數(shù)字開關元件中，第一電荷儲存層與第二電荷儲存層電連接在一起。第一電荷儲存層與第二電荷儲存層的材料可為摻雜多晶硅或氮化硅。
在上述的可編程且可抹除數(shù)字開關元件中，共享位線摻雜區(qū)是由第二P型摻雜區(qū)環(huán)繞第一N型摻雜區(qū)所構成。共享位線摻雜區(qū)的該第二P型摻雜區(qū)還包括設置在N型通道存儲晶體管的下方，并與第二N型摻雜區(qū)相鄰。
在上述的可編程且可抹除數(shù)字開關元件中，還具有共享位線。此共享位線電連接共享位線摻雜區(qū)上，并電性短路連接第二P型摻雜區(qū)與第一N型摻雜區(qū)。
在上述的可編程且可抹除數(shù)字開關元件中，N型通道存儲晶體管還包括設置于第一電荷儲存層與第一控制柵極之間的第一柵間介電層以及設置于第一電荷儲存層與基底之間的第一穿隧介電層。P型通道存儲晶體管還包括設置于第二電荷儲存層與第二控制柵極之間的第二柵間介電層以及設置于第二電荷儲存層與基底之間的第二穿隧介電層。
本發(fā)明提供一種可編程且可抹除數(shù)字開關元件，此數(shù)字開關元件具備有基底、第一導電型井區(qū)、第一堆棧柵極結構與第二堆棧柵極結構、第一導電型第一摻雜區(qū)與第一導電型第二摻雜區(qū)、第二導電型第三摻雜區(qū)與第二導電型第四摻雜區(qū)。第一導電型井區(qū)設置于基底中。第一堆棧柵極結構與第二堆棧柵極結構設置于基底上，第一堆棧柵極結構包括第一電荷儲存層與第一控制柵極，第二堆棧柵極結構包括第二電荷儲存單元與第二控制柵極，第一控制柵極與第二控制柵極電連接在一起。第一導電型第一摻雜區(qū)與第一導電型第二摻雜區(qū)分別設置于第一堆棧柵極結構兩側的基底中。第二導電型第三摻雜區(qū)與第二導電型第四摻雜區(qū)分別設置于第二堆棧柵極結構兩側的基底中，其中第二導電型第三摻雜區(qū)環(huán)繞第一導電型第二摻雜區(qū)，并延伸至第一堆棧柵極結構下方。
在上述的可編程且可抹除數(shù)字開關元件中，第一電荷儲存層與第二電荷儲存層電連接在一起。第一電荷儲存層與該第二電荷儲存層的材料可為摻雜多晶硅或氮化硅。
在上述的可編程且可抹除數(shù)字開關元件中，還包括導電插塞。此導電插塞電性短路連接第二導電型第三摻雜區(qū)與第一導電型第二摻雜區(qū)。
在上述的可編程且可抹除數(shù)字開關元件中，第一堆棧柵極結構還包括設置于第一電荷儲存層與第一控制柵極之間的第一柵間介電層；第二堆棧柵極結構還包括設置于第二電荷儲存層與第二控制柵極之間的第二柵間介電層。
在上述的可編程且可抹除數(shù)字開關元件中，第一堆棧柵極結構還包括設置于第一電荷儲存層與第一導電型基底之間的第一穿隧介電層；第二堆棧柵極結構還包括設置于第二電荷儲存層與第一導電型基底之間的第二穿隧介電層。
在上述的可編程且可抹除數(shù)字開關元件中，第一導電型為N型，第二導電型為P型。
在上述的可編程且可抹除數(shù)字開關元件中，第二導電型第三摻雜區(qū)還包括與第一導電型第二摻雜區(qū)相鄰。
在本發(fā)明的可編程且可抹除數(shù)字開關元件中，P型摻雜區(qū)延伸至堆棧柵極結構下方的基底，并與N型摻雜區(qū)相鄰。亦即，此P型摻雜區(qū)同時作為N型通道存儲晶體管的井區(qū)。因此，不需要于N型通道存儲晶體管的基底中另外設置一個P型井區(qū)，因此可以節(jié)省工藝。而且，P型摻雜區(qū)環(huán)繞N型摻雜區(qū)而構成共享位線摻雜區(qū)，而N型通道存儲晶體管與P型通道存儲晶體管共享此共享位線摻雜區(qū)，因此可以提高元件的集成度。
而且，N型通道存儲晶體管的電荷儲存層與P型通道存儲晶體管的電荷儲存層電連接在一起，則當N型通道存儲晶體管與P型通道存儲晶體管處于程序化狀態(tài)或抹除狀態(tài)時，N型通道存儲晶體管與P型通道存儲晶體管的電性表現(xiàn)會較為一致。
本發(fā)明提供一種可編程且可抹除數(shù)字開關元件的制造方法，首先提供基底，并于此基底上形成至少第一堆棧柵極結構與第二堆棧柵極結構。第一堆棧柵極結構包括第一穿隧介電層、第一電荷儲存層、第一柵間介電層與第一控制柵極，第二堆棧柵極結構包括第二穿隧介電層、第二電荷儲存層、第二柵間介電層與第二控制柵極，第一控制柵極與第二控制柵極電連接在一起。然后，于第一堆棧柵極結構與第二堆棧柵極結構之間的基底中形成第一導電型第一摻雜區(qū)，此第一導電型第一摻雜區(qū)并延伸至第一堆棧柵極結構下方。接著，于第一堆棧柵極結構兩側的基底中形成第二導電型第二摻雜區(qū)與第二導電型第三摻雜區(qū)，其中第二導電型第三摻雜區(qū)被第一導電型第一摻雜區(qū)環(huán)繞住。之后，于第二堆棧柵極結構外側的基底中形成第一導電型第四摻雜區(qū)。
在上述的可編程且可抹除數(shù)字開關元件的制造方法中，還包括于基底上形成導電插塞，此導電插塞電性短路連接第二導電型第三摻雜區(qū)與第一導電型第一摻雜區(qū)。
在上述的可編程且可抹除數(shù)字開關元件的制造方法中，第一電荷儲存層與第二電荷儲存層電連接在一起。
在上述的可編程且可抹除數(shù)字開關元件的制造方法中，于第一堆棧柵極結構與第二堆棧柵極結構之間的基底中形成第一導電型第一摻雜區(qū)的步驟是先于基底上形成圖案化第一掩模層，此圖案化第一掩模層暴露第一堆棧柵極結構與第二堆棧柵極結構之間的基底。然后，進行傾斜角離子注入工藝，形成第一導電型第一摻雜區(qū)，并使第一導電型第一摻雜區(qū)延伸至第一堆棧柵極結構下方。之后，移除圖案化第一掩模層。
在上述的可編程且可抹除數(shù)字開關元件的制造方法中，于第一堆棧柵極結構兩側的基底中形成第二導電型第二摻雜區(qū)與第二導電型第三摻雜區(qū)的步驟是先于基底上形成圖案化第二掩模層，此圖案化第二掩模層覆蓋第二堆棧柵極結構外側的基底。然后，進行離子注入工藝，形成第二導電型第二摻雜區(qū)與第二導電型第三摻雜區(qū)。之后，移除圖案化第二掩模層。
在上述的可編程且可抹除數(shù)字開關元件的制造方法中，于第二堆棧柵極結構外側的該基底中形成該第一導電型第四摻雜區(qū)的步驟是先于基底上形成圖案化第三掩模層，此圖案化第三掩模層暴露第二堆棧柵極結構外側的基底。然后，進行離子注入工藝，形成第一導電型第四摻雜區(qū)。之后，移除圖案化第三掩模層。
在上述的可編程且可抹除數(shù)字開關元件的制造方法中，于基底上形成至少第一堆棧柵極結構與第二堆棧柵極結構的方法是先于基底上形成第一介電層，并于此第一介電層上形成條狀導體層。然后，于此基底上形成第二介電層后，于第二介電層上形成導體層。之后，圖案化導體層、第二介電層、條狀導體層與第一介電層以形成第一堆棧柵極結構與第二堆棧柵極結構，其中條狀導體層經(jīng)圖案化后形成呈塊狀的第一電荷儲存層與第二電荷儲存層。第一電荷儲存層與第二電荷儲存層的材料包括摻雜多晶硅。
在上述的可編程且可抹除數(shù)字開關元件的制造方法中，于基底上形成至少第一堆棧柵極結構與第二堆棧柵極結構的方法是先于基底上形成第一介電層，并于此第一介電層上形成電荷儲存材料層。然后，于基底上形成第二介電層，并于第二介電層上形成導體層。之后，圖案化此導體層、第二介電層、電荷儲存材料層與第一介電層以形成第一堆棧柵極結構與第二堆棧柵極結構，其中電荷儲存材料層經(jīng)圖案化后形成電連接的第一電荷儲存層與第二電荷儲存層。第一電荷儲存層與第二電荷儲存層的材料包括摻雜多晶硅或氮化硅其中之一。
本發(fā)明的可編程且可抹除數(shù)字開關元件的制造方法中，利用傾斜角離子注入法可以準確的使P型摻雜區(qū)形成于預定的區(qū)域，而且N型通道存儲晶體管與P型通道存儲晶體管共享位線摻雜區(qū)，P型摻雜區(qū)除了作為P型通道存儲晶體管的一個源極/漏極區(qū)之外，同時可作為N型通道存儲晶體管的底材井區(qū)，因此不但可以節(jié)省工藝步驟，還可以增加元件的集成度。
本發(fā)明提供一種可編程且可抹除數(shù)字開關元件的操作方法，適用于上述的可編程且可抹除數(shù)字開關元件，此方法包括當抹除可編程且可抹除數(shù)字開關元件時，使電子注入第一電荷儲存層及第二電荷儲存層，以使N型通道存儲晶體管與P型通道存儲晶體管的啟始值電壓為正。
在上述的可編程且可抹除數(shù)字開關元件的操作方法中，抹除上述可編程且可抹除數(shù)字開關元件的方法包括于字線施加第一電壓，及于第一P型摻雜區(qū)、第二N型摻雜區(qū)各施加第二電壓，使共享位線浮置，利用FN穿隧效應使電子進入第一電荷儲存層與第二電荷儲存層，以抹除N型通道存儲晶體管與該P型通道存儲晶體管。其中，第一電壓包括10伏特左右，第二電壓包括-8伏特左右。
在上述的可編程且可抹除數(shù)字開關元件的操作方法中，在讀取已抹除的可編程且可抹除數(shù)字開關元件時，于字線施加第三電壓，于第一P型摻雜區(qū)施加0V的電壓、于第二N型摻雜區(qū)施加第四電壓，使N型通道存儲晶體管維持關閉，而經(jīng)由P型通道存儲晶體管從共享位線輸出0V的電壓。其中，第三電壓包括0伏特，第四電壓包括Vcc。
本發(fā)明提供一種可編程且可抹除數(shù)字開關元件的操作方法，適用于上述的可編程且可抹除數(shù)字開關元件，此方法包括當程序化上述可編程且可抹除數(shù)字開關元件時，使電子從第一電荷儲存層及第二電荷儲存層排出，以使N型通道存儲晶體管與P型通道存儲晶體管的啟始值電壓為負。
在上述的可編程且可抹除數(shù)字開關元件的操作方法中，程序化上述可編程且可抹除數(shù)字開關元件的方法包括于字線施加第五電壓，分別使第一P型摻雜區(qū)、第二N型摻雜區(qū)浮置，于共享位線施加一第六電壓，利用FN穿隧效應使電子從第一電荷儲存層與第二電荷儲存層排出，以程序化N型通道存儲晶體管與P型通道存儲晶體管。其中，第五電壓包括-9伏特左右，第六電壓包括6伏特左右。
在上述的可編程且可抹除數(shù)字開關元件的操作方法中，在讀取已程序化的可編程且可抹除數(shù)字開關元件時，于字線施加第七電壓，于第一P型摻雜區(qū)施加0伏特的電壓、于第二N型摻雜區(qū)施加第八電壓，使P型通道存儲晶體管維持關閉，而經(jīng)由N型通道存儲晶體管從共享位線輸出第八電壓。其中，第七電壓包括0伏特，第八電壓包括Vcc。
在本發(fā)明的可編程且可抹除數(shù)字開關元件的操作方法中，當可編程且可抹除數(shù)字開關元件處于抹除狀態(tài)時，則可以在位線(輸出端)得到與P型摻雜區(qū)相同的電位(0V伏特)；而當本發(fā)明的可編程且可抹除數(shù)字開關元件處于程序化狀態(tài)，則可以在位線(輸出端)得到與N型摻雜區(qū)相同的電位(Vcc)，因此通過使本發(fā)明的可編程且可抹除數(shù)字開關元件處于抹除狀態(tài)或程序化狀態(tài)，而在位線(輸出端)輸出數(shù)字信息“0”或“1”。
而且，若N型通道存儲晶體管的電荷儲存層與P型通道存儲晶體管的電荷儲存層的材料為導體材料(例如是摻雜多晶硅)，且電荷儲存層與電荷儲存層電連接在一起，則可以使N型通道存儲晶體管與P型通道存儲晶體管的抹除狀態(tài)或程序化狀態(tài)一致，而能夠提升本發(fā)明的可編程且可抹除數(shù)字開關元件的穩(wěn)定性與可靠度。
此外，本發(fā)明的可編程且可抹除數(shù)字開關元件的程序化操作與抹除操作是采用通道FN穿隧效應，其電子注入效率較高，電流消耗小，可有效降低整個芯片的功率損耗。而且，程序化操作與抹除操作是可反復進行的，因此本發(fā)明的可編程且可抹除數(shù)字開關元件是可以視實際需要而改變其輸出。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖作詳細說明如下。
圖1A所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的一優(yōu)選實施例的結構上視圖。
圖1B所繪示為圖1A中沿A-A’線的一優(yōu)選實施例的結構剖面圖。
圖1C所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的另一優(yōu)選實施例的結構上視圖。
圖2所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的一優(yōu)選實施例的電路簡圖。
圖3A至圖3D所繪示為為本發(fā)明的可編程且可抹除數(shù)字開關元件一優(yōu)選實施例的操作方法示意圖。
圖4A與圖4B所繪示為為本發(fā)明的可編程且可抹除數(shù)字開關元件一優(yōu)選實施例的操作方法的電路簡圖。
圖5A至圖5H所繪示為為本發(fā)明的可編程且可抹除數(shù)字開關元件一優(yōu)選實施例的制造流程剖面圖。
簡單符號說明100、300基底102、NTN型通道存儲晶體管104、PTP型通道存儲晶體管
106、BL位線108、WL字線110、302N型井區(qū)112、114、328、330、D1N型摻雜區(qū)116、134、304a、304b穿隧介電層118、136、306、306a、306b、CL1、CL2電荷儲存層120、138、308a、308b柵間介電層122、140、CG1、CG2控制柵極124、142、312頂蓋層126、144、316間隙壁128、146、314a、314b堆棧柵極結構130、132、322、338、D2P型摻雜區(qū)148、332共享位線摻雜區(qū)150、152、154、158、348、350、352導電插塞156、160導線162、340內(nèi)層介電層304、308介電層310、310a、310b、354、356、358導體層312a、312b柵極頂蓋層318、324、334圖案化掩模層320、326、336摻雜物注入步驟342、344、346開口具體實施方式
圖1A所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的一優(yōu)選實施例的結構上視圖。圖1B所繪示為圖1A中沿A-A’線的一優(yōu)選實施例的結構剖面圖。圖1C所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的另一優(yōu)選實施例的結構上視圖。
請同時參照圖1A與圖1B，本發(fā)明的可編程且可抹除數(shù)字開關元件例如是由基底100、N型通道存儲晶體管102、P型通道存儲晶體管104、共享位線106與字線108所構成。
基底100例如是硅基底。在此基底100中例如是設置有N型井區(qū)110。
N型通道存儲晶體管102例如是設置于基底100上。此N型通道存儲晶體管102例如是由N型摻雜區(qū)112、N型摻雜區(qū)114、穿隧介電層116、電荷儲存層118、柵間介電層120、控制柵極122、頂蓋層124、間隙壁126所構成。
穿隧介電層116、電荷儲存層118、柵間介電層120、控制柵極122、頂蓋層124依序堆棧于基底100上而構成堆棧柵極結構128。N型摻雜區(qū)112與N型摻雜區(qū)114例如是設置于堆棧柵極結構128兩側的基底100中。間隙壁126例如是設置在堆棧柵極結構128的側壁。
P型通道存儲晶體管104例如是設置于基底100上。此P型通道存儲晶體管104例如是由P型摻雜區(qū)130、P型摻雜區(qū)132、穿隧介電層134、電荷儲存層136、柵間介電層138、控制柵極140、頂蓋層142、間隙壁144所構成。
穿隧介電層134、電荷儲存層136、柵間介電層138、控制柵極140、頂蓋層142依序堆棧于基底100上而構成堆棧柵極結構146。P型摻雜區(qū)130與P型摻雜區(qū)132例如是設置于堆棧柵極結構146兩側的基底100中，且P型摻雜區(qū)130例如是延伸至堆棧柵極結構128下方的基底100，并與N型摻雜區(qū)112相鄰。P型摻雜區(qū)130例如是環(huán)繞N型摻雜區(qū)114，且P型摻雜區(qū)130與N型摻雜區(qū)114構成共享位線摻雜區(qū)148。間隙壁144例如是設置在堆棧柵極結構146的側壁。
穿隧介電層116、134的材料例如是氧化硅。電荷儲存層118、136的材料包括可儲存電荷的材料例如導體材料(如摻雜多晶硅)或者是電荷陷入材料(如氮化硅)?？刂茤艠O120、138的材料包括導體材料，例如是摻雜多晶硅。柵間介電層122、140的材料包括絕緣材料，其可以由一層或一層以上的復合層所構成，例如是氧化硅層、氧化硅/氮化硅層、氧化硅/氮化硅/氧化硅等。頂蓋層124、142的材料包括絕緣材料，例如是氧化硅或氮化硅。間隙壁126、144的材料包括絕緣材料，例如是氧化硅或氮化硅。而且，如圖1A所示，控制柵極122與控制柵極140例如是電連接在一起，電荷儲存層118與電荷儲存層136例如是彼此分離。當然，電荷儲存層118與電荷儲存層136也可以如圖1C所示，兩者例如是彼此連接在一起。
共享位線106例如是設置于N型通道存儲晶體管102與P型通道存儲晶體管104之間，電連接由N型摻雜區(qū)114與P型摻雜區(qū)130構成的共享位線摻雜區(qū)148。共享位線106例如是通過導電插塞150電連接共享位線摻雜區(qū)148。導電插塞150例如是電性短路連接N型摻雜區(qū)114與P型摻雜區(qū)130。
字線108例如是通過導電插塞152電連接控制柵極122與控制柵極140。而且，N型摻雜區(qū)112上例如是設置有導電插塞154與導線156；P型摻雜區(qū)132例如是設置有導電插塞158與導線160。此外，導電插塞150、152、154、158例如是設置在內(nèi)層介電層162中。共享位線106、字線108導線156、160例如是設置于內(nèi)層介電層162上。內(nèi)層介電層162的材料包括絕緣材料，例如是氧化硅。
在本發(fā)明的上述實施例中，P型摻雜區(qū)130延伸至堆棧柵極結構128下方的基底100，并與N型摻雜區(qū)112相鄰。亦即，此P型摻雜區(qū)同時作為N型通道存儲晶體管102的井區(qū)。因此，不需要于N型通道存儲晶體管102的基底100中另外設置一個P型井區(qū)，因此可以節(jié)省工藝。而且，P型摻雜區(qū)130環(huán)繞N型摻雜區(qū)114而構成共享位線摻雜區(qū)148，而N型通道存儲晶體管102與P型通道存儲晶體管104共享此共享位線摻雜區(qū)148，因此可以提高元件的集成度。
而且，N型通道存儲晶體管102的電荷儲存層118與P型通道存儲晶體管104的電荷儲存層136電連接在一起(如圖1C所示)，則當N型通道存儲晶體管102與P型通道存儲晶體管104處于程序化狀態(tài)或抹除狀態(tài)時，N型通道存儲晶體管102與P型通道存儲晶體管104的電性表現(xiàn)會較為一致。
圖2所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的一優(yōu)選實施例的電路簡圖。
如圖2所示，本發(fā)明的可編程且可抹除數(shù)字開關元件是由N型通道存儲晶體管NT、P型通道存儲晶體管PT、字線WL(輸入端)、位線BL(輸出端)所構成。
N型通道存儲晶體管NT與P型通道存儲晶體管PT例如是串接在一起。N型通道存儲晶體管NT的一個N型摻雜區(qū)與P型通道存儲晶體管PT的一個P型摻雜區(qū)電連接至位線BL(輸出端)。字線WL(輸入端)電連接N型通道存儲晶體管NT的控制柵極與P型通道存儲晶體管PT的控制柵極。N型通道存儲晶體管NT的另一個N型摻雜區(qū)D1與P型通道存儲晶體管PT的另一個P型摻雜區(qū)D2則可分別施加不同的電壓。
本發(fā)明的可編程且可抹除數(shù)字開關元件是通過使N型通道存儲晶體管NT與P型通道存儲晶體管PT處于抹除狀態(tài)或程序化狀態(tài)來決定由位線BL(輸出端)輸出的電壓為施加于N型摻雜區(qū)D1的電壓或是施加于P型摻雜區(qū)D2的電壓。
圖3A至圖3D所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的一優(yōu)選實施例的操作方法示意圖。圖4A與圖4B所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的一優(yōu)選實施例的操作方法的電路簡圖。
如圖3A所示，在使本發(fā)明的可編程且可抹除數(shù)字開關元件處于抹除狀態(tài)時，于字線WL施加電壓Vge，此電壓Vge例如是10伏特左右；于N型通道存儲晶體管NT的N型摻雜區(qū)D1與P型通道存儲晶體管PT的P型摻雜區(qū)D2分別施加電壓Vde，此電壓Vde例如是-8伏特左右；使位線BL為浮置，即可在控制柵極CG1、CG2與基底之間建立一個大的電場，而得以利用通道FN穿隧效應使電子經(jīng)由通道進入電荷儲存層CL1及CL2中，以抹除N型通道存儲晶體管NT與P型通道存儲晶體管PT。此時，N型通道存儲晶體管NT與P型通道存儲晶體管PT的啟始值電壓為正，且大于Vcc。
如圖3B所示，在讀取經(jīng)抹除的本發(fā)明的可編程且可抹除數(shù)字開關元件時，于字線WL施加0V的電壓；于N型通道存儲晶體管NT的N型摻雜區(qū)D1施加電壓Vcc；將P型通道存儲晶體管PT的P型摻雜區(qū)D2接地。此時N型通道存儲晶體管NT的電荷儲存層CL1與P型通道存儲晶體管PT的電荷儲存層CL2存有電子，使得P型通道存儲晶體管PT的通道處于“開啟”狀態(tài)，但是N型通道存儲晶體管NT的通道則為“關閉”狀態(tài)。因此，從N型摻雜區(qū)D1傳來的電流(電壓大小為Vcc)無法通過N型通道存儲晶體管NT，而使位線(輸出端)的電位因P型通道存儲晶體管PT的開啟而與P型摻雜區(qū)D2的電位相同，等于“0”，所以位線(輸出端)的電壓將為0伏特(如圖4A所示)。
另一方面，如圖3C所示，在使本發(fā)明的可編程且可抹除數(shù)字開關元件處于程序化狀態(tài)時，于字線WL施加電壓Vgp，此電壓Vgp例如是-9伏特左右；使N型通道存儲晶體管NT的N型摻雜區(qū)D1與P型通道存儲晶體管PT的P型摻雜區(qū)D2為浮置；于位線BL施加一電壓Vbp，此電壓Vbp例如是6伏特左右；即可在控制柵極CG1、CG2與基底之間建立一個大的電場，而得以利用通道FN穿隧效應使電子從電荷儲存層CL1及CL2拉出，以程序化N型通道存儲晶體管NT與P型通道存儲晶體管PT。此時，N型通道存儲晶體管NT與P型通道存儲晶體管PT的啟始值電壓為負，且小于-Vcc。
如圖3D所示，在讀取經(jīng)程序化的本發(fā)明的可編程且可抹除數(shù)字開關元件時，于字線WL施加0V的電壓；于N型通道存儲晶體管NT的N型摻雜區(qū)D1施加電壓Vcc；將P型通道存儲晶體管PT的P型摻雜區(qū)D2接地，此時N型通道存儲晶體管NT的電荷儲存層CL1與P型通道存儲晶體管PT的電荷儲存層CL2未存有電子，使得N型通道存儲晶體管NT的通道則為“開啟”狀態(tài)，但是P型通道存儲晶體管PT的通道處于“關閉”狀態(tài)。因此，從P型摻雜區(qū)D2傳來的電流(電壓大小0V)無法通過P型通道存儲晶體管PT，而使位線(輸出端)的電位因N型通道存儲晶體管NT的開啟而與N型摻雜區(qū)D1的電位相同，等于“Vcc”，所以位線(輸出端)的電壓將為Vcc(如圖4B所示)。
如上所述，當本發(fā)明的可編程且可抹除數(shù)字開關元件處于抹除狀態(tài)時，則可以在位線(輸出端)得到與P型摻雜區(qū)D2相同的電位(0V伏特)；而當本發(fā)明的可編程且可抹除數(shù)字開關元件處于程序化狀態(tài)，則可以在位線(輸出端)得到與N型摻雜區(qū)D1相同的電位(Vcc)，因此通過使本發(fā)明的可編程且可抹除數(shù)字開關元件處于抹除狀態(tài)或程序化狀態(tài)，而在位線(輸出端)輸出數(shù)字信息“0”或“1”。
而且，若N型通道存儲晶體管NT的電荷儲存層CL1與P型通道存儲晶體管PT的電荷儲存層CL2的材料為導體材料(例如是摻雜多晶硅)，且電荷儲存層CL1與電荷儲存層CL2電連接在一起，則可以使N型通道存儲晶體管NT與P型通道存儲晶體管PT的抹除狀態(tài)或程序化狀態(tài)一致，而能夠提升本發(fā)明的可編程且可抹除數(shù)字開關元件的穩(wěn)定性與可靠度。
此外，本發(fā)明的可編程且可抹除數(shù)字開關元件的程序化操作與抹除操作是采用通道FN穿隧效應，其電子注入效率較高，電流消耗小，可有效降低整個芯片的功率損耗。而且，程序化操作與抹除操作是可反復進行的，因此本發(fā)明的可編程且可抹除數(shù)字開關元件是可以視實際需要而改變其輸出。
圖5A至圖5D所繪示為本發(fā)明的可編程且可抹除數(shù)字開關元件的一優(yōu)選實施例的制造流程剖面圖。圖5A至圖5D為圖1A中沿A-A’線的制造流程剖面圖。
首先請參照圖5A，提供一P型基底300，此P型基底300例如是硅基底。接著，在P型基底300中形成深n型井區(qū)302。之后，于P型基底300表面形成一層介電層304，作為穿隧氧化層之用，介電層304的材料例如是氧化硅，此介電層304的形成方法例如是熱氧化法。
接著，于介電層304上形成一層電荷儲存層306，其材料例如是導體材料(如摻雜多晶硅)。此電荷儲存層306的形成方法例如是利用化學氣相沉積法形成一層未摻雜多晶硅層后，進行離子注入步驟以形成之；或者也可以采用臨場(In-Situ)摻雜離子的方式，利用化學氣相沉積法以形成之。當然，電荷儲存層306的材料也可以是電荷陷入材料(如氮化硅)。然后，可視實際需要而選擇性的圖案化此電荷儲存層306。舉例來說，當要制造如圖1A所示的可編程且可抹除數(shù)字開關元件時，則需要先將此電荷儲存層306圖案化成條狀，以便于在后續(xù)形成控制柵極的步驟中將此電荷儲存層306切割成塊狀。另一方面，當要制造如圖1C所示的可編程且可抹除數(shù)字開關元件時，則不需要先將此電荷儲存層306圖案化。
接著，請圖5B，依序于P型基底300上形成一層介電層308、一層導體層310與一層頂蓋層312。
介電層308的材料例如是氧化硅/氮化硅/氧化硅等，且其厚度例如是60埃/70埃/60埃左右，介電層308的形成方法例如是先以熱氧化法形成一層氧化硅后，再以低壓化學氣相沉積法形成一層氮化硅與另一層氧化硅。當然，此介電層308的材料也可以是氧化硅層、氧化硅/氮化硅層等。
導體層310的材料例如是摻雜的多晶硅，導體層310的形成方法例如是利用化學氣相沉積法形成一層未摻雜多晶硅層后，進行離子注入步驟以形成之；或者也可以采用臨場(In-Situ)摻雜離子的方式，利用化學氣相沉積法以形成之。
頂蓋層312的材料例如是氮化硅或氧化硅，頂蓋層312的形成方法例如是化學氣相沉積法。
請參照圖5C，利用掩模(未圖示)將此頂蓋層312、導體層310圖案化，用以定義出柵極頂蓋層312a(312b)與作為控制柵極之用的導體層310a(310b)。在定義導體層312a的同時，繼續(xù)以相同的掩模定義介電層308、電荷儲存層306與穿隧介電層108，使其分別形成柵間介電層308a(308b)、電荷儲存層306a(306b)與穿隧介電層304a(304b)。然后移除掩模。在此步驟中，電荷儲存層306被圖案化成塊狀，此塊狀的電荷儲存層306a(306b)作為浮置柵極之用。
而且，如圖5C所示，堆棧柵極結構314a(314b)是由柵極頂蓋層312a(312b)、導體層310a(310b)(控制柵極)、柵間介電層308a(308b)、電荷儲存層306a(306b)(浮置柵極)與穿隧介電層304a(304b))的堆棧結構所構成。而且，導體層310a(控制柵極)與導體層310b(控制柵極)電連接在一起。之后，于堆棧柵極結構314a(314b)的側壁形成間隙壁316。間隙壁316的形成步驟例如是先形成一層絕緣層(未圖示)，此絕緣層的材料例如是氮化硅，然后利用各向異性蝕刻法移除部分絕緣層而形成之。
請參照圖5D，于P型基底300上形成一層圖案化掩模層318，此圖案化掩模層318暴露堆棧柵極結構314a與堆棧柵極結構314b之間的基底300。然后，進行一摻雜物注入步驟320，以堆棧柵極結構314a(314b)與圖案化掩模層318為掩模，于堆棧柵極結構314a與堆棧柵極結構314b之間的基底300中注入摻雜物，以形成P型摻雜區(qū)322。其中，注入摻雜物的方法包括傾斜角離子注入法。因此，P型摻雜區(qū)322的一邊延伸至堆棧柵極結構314b的下方。
請參照圖5E，移除圖案化掩模層318后，可進行一熱工藝，此熱工藝例如是在900℃左右的溫度下，于含氧氣的環(huán)境中進行摻雜物的驅入(Drive-in)。
接著，于基底300上形成另一層圖案化掩模層324，此圖案化光致抗蝕劑層324暴露堆棧柵極結構314b兩側的基底300。然后，進行一摻雜物注入步驟326，以堆棧柵極結構314b與圖案化掩模層324為掩模，于堆棧柵極結構314b兩側的基底300中注入摻雜物，以形成N型摻雜區(qū)328與N型摻雜區(qū)330。N型摻雜區(qū)328位于P型摻雜區(qū)322中，且由P型摻雜區(qū)322環(huán)繞住。N型摻雜區(qū)328與P型摻雜區(qū)322構成共享位線摻雜區(qū)332。N型摻雜區(qū)330與P型摻雜區(qū)322相鄰。亦即，P型摻雜區(qū)322的延伸至堆棧柵極結構314b的下方，而與N型摻雜區(qū)330相鄰。注入摻雜物的方法包括離子注入法。
請參照圖5F，移除圖案化掩模層324后，于基底300上形成另一層圖案化掩模層334，此圖案化掩模層334暴露堆棧柵極結構314a外側的基底300。然后，進行一摻雜物注入步驟336，以堆棧柵極結構314a與圖案化掩模層334為掩模，于堆棧柵極結構314a外側的基底300中注入摻雜物，以形成P型摻雜區(qū)338。注入摻雜物的方法包括離子注入法。其中，堆棧柵極結構314a、N型井區(qū)302、P型摻雜區(qū)322、P型摻雜區(qū)338構成P型通道存儲晶體管。堆棧柵極結構314b、P型摻雜區(qū)322、N型摻雜區(qū)328、N型摻雜區(qū)330構成N型通道存儲晶體管。
請參照圖5G，移除圖案化掩模層334后，于基底300上形成一層內(nèi)層介電層340。內(nèi)層介電層340的材料例如是硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)，內(nèi)層介電層340的形成方法例如是化學氣相沉積法。然后進行一化學機械研磨工藝，使內(nèi)層介電層340的表面平坦化。
接著，圖案化此內(nèi)層介電層340以形成暴露N型摻雜區(qū)330的開口346以及暴露P型摻雜區(qū)338的開口344。然后，再圖案化此內(nèi)層介電層340以形成暴露共享位線摻雜區(qū)332的開口342，而且此開口342會暴露出P型摻雜區(qū)322，亦即開口342會貫穿N型摻雜區(qū)328與P型摻雜區(qū)322的結。圖案化此內(nèi)層介電層340的方法例如是光刻及蝕刻工藝。
接著請參照圖5H，于內(nèi)層介電層340的開口342、344、346內(nèi)分別形成導電插塞348、350、352，導電插塞348、350、352的材料例如是鎢金屬。導電插塞348、350、352的形成方法例如是先于內(nèi)層介電層340上形成一層導體材料層后，在移除開口342、344、346以外的導體材料以形成之。之后，于內(nèi)層介電層340上形成分別與導電插塞348、350、352電連接的導線354、356、358。導體層354、356、358的形成方法例如是于基底300上形成導體層(未圖示)后，進行光刻蝕刻步驟而形成之。導電插塞350會貫穿N型摻雜區(qū)328與P型摻雜區(qū)322間的結使兩者電性短路連接在一起。
本發(fā)明先以圖案化掩模層318暴露出堆棧柵極結構314a與堆棧柵極結構314b之間的基底300，然后利用傾斜角離子注入法，而形成延伸至堆棧柵極結構314b下方的P型摻雜區(qū)322。然后再進行一熱工藝，以使摻雜物驅入基底300中。之后，再以另一層圖案化掩模層334暴露出堆棧柵極結構314b兩側的基底，以于堆棧柵極結構314b兩側形成N型摻雜區(qū)328、330。N型摻雜區(qū)328與P型摻雜區(qū)322構成共享位線摻雜區(qū)332，且P型摻雜區(qū)322延伸至堆棧柵極結構314b的下方，而與N型摻雜區(qū)330相鄰。利用傾斜角離子注入法可以準確的使P型摻雜區(qū)322形成于預定的區(qū)域，而且N型通道存儲晶體管與P型通道存儲晶體管共享位線摻雜區(qū)332，P型摻雜區(qū)322除了作為P型通道存儲晶體管的一個源極/漏極區(qū)之外，同時可作為N型通道存儲晶體管的底材井區(qū)，因此不但可以節(jié)省工藝步驟，還可以增加元件的集成度。
綜上所述，本發(fā)明的可編程且可抹除數(shù)字開關元件通過使N型通道存儲晶體管與P型通道存儲晶體管處于抹除狀態(tài)或程序化狀態(tài)，而在位線(輸出端)輸出數(shù)字信息“0”或“1”。因此，本發(fā)明的可編程且可抹除數(shù)字開關元件是可以反復使用的。
而且，若N型通道存儲晶體管的電荷儲存層與P型通道存儲晶體管的電荷儲存層電連接在一起，則可以使N型通道存儲晶體管與P型通道存儲晶體管的抹除狀態(tài)或程序化狀態(tài)一致，而能夠提升本發(fā)明的可編程且可抹除數(shù)字開關元件的穩(wěn)定性與可靠度。
此外，本發(fā)明的可編程且可抹除數(shù)字開關元件的程序化操作與抹除操作是采用通道FN穿隧效應，其電子注入效率較高，電流消耗小，可有效降低整個芯片的功率損耗。
另外，本發(fā)明的可編程且可抹除數(shù)字開關元件的制造方法簡單，可以與雙或非門式閃存(BiNOR flash)的工藝相配合，而可以應用在存儲器中。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應當以后附的權利要求所界定者為準。
權利要求
1.一種可編程且可抹除數(shù)字開關元件，包括一基底；一N型通道存儲晶體管，設置于該基底上，該N型通道存儲晶體管包括一第一N型摻雜區(qū)、一第二N型摻雜區(qū)、一第一電荷儲存層與一第一控制柵極；一P型通道存儲晶體管，設置于該基底上，該P型通道存儲晶體管包括一第一P型摻雜區(qū)、一第二P型摻雜區(qū)、一第二電荷儲存層與一第二控制柵極；以及一共享位線摻雜區(qū)，電連接該N型通道存儲晶體管與該P型通道存儲晶體管。
2.如權利要求1所述的可編程且可抹除數(shù)字開關元件，還包括一共享位線，電連接至該共享位線摻雜區(qū)。
3.如權利要求1所述的可編程且可抹除數(shù)字開關元件，還包括一字線，電連接該第一控制柵極與該第二控制柵極。
4.如權利要求1所述的可編程且可抹除數(shù)字開關元件，其中該第一電荷儲存層與該第二電荷儲存層電連接在一起。
5.如權利要求4所述的可編程且可抹除數(shù)字開關元件，其中該第一電荷儲存層與該第二電荷儲存層的材料包括摻雜多晶硅。
6.如權利要求1所述的可編程且可抹除數(shù)字開關元件，其中該第一電荷儲存層與該第二電荷儲存層的材料包括氮化硅或摻雜多晶硅。
7.如權利要求1所述的可編程且可抹除數(shù)字開關元件，其中該共享位線摻雜區(qū)是由該第二P型摻雜區(qū)環(huán)繞該第一N型摻雜區(qū)所構成。
8.如權利要求7所述的可編程且可抹除數(shù)字開關元件，其中該共享位線摻雜區(qū)的該第二P型摻雜區(qū)還包括設置在該N型通道存儲晶體管的下方，并與該第二N型摻雜區(qū)相鄰。
9.如權利要求7所述的可編程且可抹除數(shù)字開關元件，還包括一共享位線，電連接該共享位線摻雜區(qū)，并電性短路連接該第二P型摻雜區(qū)與該第一N型摻雜區(qū)。
10.如權利要求1所述的可編程且可抹除數(shù)字開關元件，其中該N型通道存儲晶體管還包括一第一柵間介電層，設置于該第一電荷儲存層與該第一控制柵極之間；以及一第一穿隧介電層，設置于該第一電荷儲存層與該基底之間；以及該P型通道存儲晶體管還包括一第二柵間介電層，設置于該第二電荷儲存層與該第二控制柵極之間；以及一第二穿隧介電層，設置于該第二電荷儲存層與該基底之間。
11.一種可編程且可抹除數(shù)字開關元件，包括一基底；一第一導電型井區(qū)，設置于該基底中；一第一堆棧柵極結構與一第二堆棧柵極結構，設置于該基底上，該第一堆棧柵極結構包括一第一電荷儲存層與一第一控制柵極，該第二堆棧柵極結構包括一第二電荷儲存單元與一第二控制柵極，該第一控制柵極與該第二控制柵極電連接在一起；一第一導電型第一摻雜區(qū)與一第一導電型第二摻雜區(qū)，分別設置于該第一堆棧柵極結構兩側的該基底中；以及一第二導電型第三摻雜區(qū)與一第二導電型第四摻雜區(qū)，分別設置于該第二堆棧柵極結構兩側的該基底中，其中該第二導電型第三摻雜區(qū)環(huán)繞該第一導電型第二摻雜區(qū)，并延伸至該第一堆棧柵極結構下方。
12.如權利要求11所述的可編程且可抹除數(shù)字開關元件，其中該第一電荷儲存層與該第二電荷儲存層電連接在一起。
13.如權利要求11所述的可編程且可抹除數(shù)字開關元件，其中該第一電荷儲存層與該第二電荷儲存層的材料包括摻雜多晶硅或氮化硅。
14.如權利要求11所述的可編程且可抹除數(shù)字開關元件，還包括一導電插塞，電性短路連接該第二導電型第三摻雜區(qū)與該第一導電型第二摻雜區(qū)。
15.如權利要求11所述的可編程且可抹除數(shù)字開關元件，其中該第一堆棧柵極結構還包括一第一柵間介電層，設置于該第一電荷儲存層與該第一控制柵極之間；以及該第二堆棧柵極結構還包括一第二柵間介電層，設置于該第二電荷儲存層與該第二控制柵極之間。
16.如權利要求11所述的可編程且可抹除數(shù)字開關元件，其中該第一堆棧柵極結構還包括一第一穿隧介電層，設置于該第一電荷儲存層與該第一導電型基底之間；以及該第二堆棧柵極結構還包括一第二穿隧介電層，設置于該第二電荷儲存層與該第一導電型基底之間。
17.如權利要求11所述的可編程且可抹除數(shù)字開關元件，其中該第一導電型為N型，該第二導電型為P型。
18.如權利要求11所述的可編程且可抹除數(shù)字開關元件，其中該第二導電型第三摻雜區(qū)還包括與該第一導電型第二摻雜區(qū)相鄰。
19.一種可編程且可抹除數(shù)字開關元件的制造方法，包括提供一基底；于該基底上形成至少一第一堆棧柵極結構與一第二堆棧柵極結構，該第一堆棧柵極結構包括一第一穿隧介電層、一第一電荷儲存層、一第一柵間介電層與一第一控制柵極，該第二堆棧柵極結構包括一第二穿隧介電層、一第二電荷儲存單元、一第二柵間介電層與一第二控制柵極，該第一控制柵極與該第二控制柵極電連接在一起；于該第一堆棧柵極結構與該第二堆棧柵極結構之間的該基底中形成一第一導電型第一摻雜區(qū)，該第一導電型第一摻雜區(qū)并延伸至該第一堆棧柵極結構下方；于該第一堆棧柵極結構兩側的該基底中形成一第二導電型第二摻雜區(qū)與一第二導電型第三摻雜區(qū)，其中該第二導電型第三摻雜區(qū)被該第一導電型第一摻雜區(qū)環(huán)繞??；以及于該第二堆棧柵極結構外側的該基底中形成一第一導電型第四摻雜區(qū)。
20.如權利要求19所述的可編程且可抹除數(shù)字開關元件的制造方法，還包括于該基底上形成一導電插塞，該導電插塞電性短路連接該第二導電型第三摻雜區(qū)與該第一導電型第一摻雜區(qū)。
21.如權利要求19所述的可編程且可抹除數(shù)字開關元件的制造方法，其中該第一電荷儲存層與該第二電荷儲存層電連接在一起。
22.如權利要求19所述的可編程且可抹除數(shù)字開關元件的制造方法，其中于該第一堆棧柵極結構與該第二堆棧柵極結構之間的該基底中形成該第一導電型第一摻雜區(qū)的步驟包括于該基底上形成一圖案化第一掩模層，該圖案化第一掩模層暴露該第一堆棧柵極結構與該第二堆棧柵極結構之間的該基底；進行一傾斜角離子注入工藝，形成該第一導電型第一摻雜區(qū)，并使該第一導電型第一摻雜區(qū)延伸至該第一堆棧柵極結構下方；以及移除該圖案化第一掩模層。
23.如權利要求19所述的可編程且可抹除數(shù)字開關元件的制造方法，其中于該第一堆棧柵極結構兩側的該基底中形成該第二導電型第二摻雜區(qū)與該第二導電型第三摻雜區(qū)的步驟包括于該基底上形成一圖案化第二掩模層，該圖案化第二掩模層覆蓋該第二堆棧柵極結構外側的該基底；進行一離子注入工藝，形成該第二導電型第二摻雜區(qū)與該第二導電型第三摻雜區(qū)；以及移除該圖案化第二掩模層。
24.如權利要求19所述的可編程且可抹除數(shù)字開關元件的制造方法，其中于該第二堆棧柵極結構外側的該基底中形成該第一導電型第四摻雜區(qū)的步驟包括于該基底上形成一圖案化第三掩模層，該圖案化第三掩模層暴露該第二堆棧柵極結構外側的該基底；進行一離子注入工藝，形成該第一導電型第四摻雜區(qū)；以及移除該圖案化第三掩模層。
25.如權利要求19所述的可編程且可抹除數(shù)字開關元件的制造方法，其中于該基底上形成至少該第一堆棧柵極結構與該第二堆棧柵極結構的方法包括于該基底上形成一第一介電層；于該第一介電層上形成一條狀導體層；于該基底上形成一第二介電層；于該第二介電層上形成一導體層；以及圖案化該導體層、該第二介電層、該條狀導體層與該第一介電層以形成該第一堆棧柵極結構與該第二堆棧柵極結構，其中該條狀導體層經(jīng)圖案化后形成呈塊狀的該第一電荷儲存層與該第二電荷儲存層。
26.如權利要求25所述的可編程且可抹除數(shù)字開關元件的制造方法，其中該第一電荷儲存層與該第二電荷儲存層的材料包括摻雜多晶硅。
27.如權利要求19所述的可編程且可抹除數(shù)字開關元件的制造方法，其中于該基底上形成至少該第一堆棧柵極結構與該第二堆棧柵極結構的方法包括于該基底上形成一第一介電層；于該第一介電層上形成一電荷儲存材料層；于該基底上形成一第二介電層；于該第二介電層上形成一導體層；以及圖案化該導體層、該第二介電層、該電荷儲存材料層與該第一介電層以形成該第一堆棧柵極結構與該第二堆棧柵極結構，其中該電荷儲存材料層經(jīng)圖案化后形成電連接的該第一電荷儲存層與該第二電荷儲存層。
28.如權利要求27所述的可編程且可抹除數(shù)字開關元件的制造方法，其中該第一電荷儲存層與該第二電荷儲存層的材料包括摻雜多晶硅或氮化硅其中之一。
29.一種可編程且可抹除數(shù)字開關元件的操作方法，該可編程且可抹除數(shù)字開關元件包括一N型通道存儲晶體管，至少具有一第一N型摻雜區(qū)、一第二N型摻雜區(qū)、一第一電荷儲存層與一第一控制柵極；一P型通道存儲晶體管，至少具有一第一P型摻雜區(qū)、一第二P型摻雜區(qū)、一第二電荷儲存層與一第二控制柵極；一共享位線，電連接由該第一N型摻雜區(qū)與該一第二P型摻雜區(qū)所構成的一共享位線摻雜區(qū)；一字線，電連接該第一控制柵極與該第二控制柵極；該方法包括當抹除該可編程且可抹除數(shù)字開關元件時，使電子注入該第一電荷儲存層及該第二電荷儲存層，以使該N型通道存儲晶體管與該P型通道存儲晶體管的啟始值電壓為正。
30.如權利要求29所述的可編程且可抹除數(shù)字開關元件的操作方法，其中抹除該可編程且可抹除數(shù)字開關元件的方法包括于該字線施加一第一電壓，及于該第一P型摻雜區(qū)、該第二N型摻雜區(qū)各施加一第二電壓，使該共享位線浮置，利用FN穿隧效應使電子進入該第一電荷儲存層與該第二電荷儲存層，以抹除該N型通道存儲晶體管與該P型通道存儲晶體管。
31.如權利要求30所述的可編程且可抹除數(shù)字開關元件的操作方法，其中該第一電壓包括10伏特左右，該第二電壓包括-8伏特左右。
32.如權利要求29所述的可編程且可抹除數(shù)字開關元件的操作方法，還包括在讀取已抹除的該可編程且可抹除數(shù)字開關元件時，于該字線施加一第三電壓，于該第一P型摻雜區(qū)施加0V的電壓、于該第二N型摻雜區(qū)施加一第四電壓，使該N型通道存儲晶體管維持關閉，而經(jīng)由該P型通道存儲晶體管從該共享位線輸出0V的電壓。
33.如權利要求32所述的可編程且可抹除數(shù)字開關元件的操作方法，其中該第三電壓包括0伏特，該第四電壓包括Vcc。
34.如權利要求29所述的可編程且可抹除數(shù)字開關元件的操作方法，還包括當程序化該可編程且可抹除數(shù)字開關元件時，使電子從該第一電荷儲存層及該第二電荷儲存層排出，以使該N型通道存儲晶體管與該P型通道存儲晶體管的啟始值電壓為負。
35.如權利要求34所述的可編程且可抹除數(shù)字開關元件的操作方法，其中程序化該可編程且可抹除數(shù)字開關元件的方法包括于該字線施加一第五電壓，使該第一P型摻雜區(qū)、該第二N型摻雜區(qū)浮置，于該共享位線浮置施加一第六電壓，利用FN穿隧效應使電子從該第一電荷儲存層與該第二電荷儲存層排出，以程序化該N型通道存儲晶體管與該P型通道存儲晶體管。
36.如權利要求35所述的可編程且可抹除數(shù)字開關元件的操作方法，其中該第五電壓包括-9伏特左右，該第六電壓包括6伏特左右。
37.如權利要求34所述的可編程且可抹除數(shù)字開關元件的操作方法，還包括在讀取已程序化的該可編程且可抹除數(shù)字開關元件時，于該字線施加一第七電壓，于該第一P型摻雜區(qū)施加0伏特的電壓、于該第二N型摻雜區(qū)施加一第八電壓，使該P型通道存儲晶體管維持關閉，而經(jīng)由該N型通道存儲晶體管從該共享位線輸出該第四電壓。
38.如權利要求37所述的可編程且可抹除數(shù)字開關元件的操作方法，其中該第七電壓包括0伏特，該第八電壓包括Vcc。
全文摘要
一種可編程且可抹除數(shù)字開關元件，具備有設置于基底上的N型通道存儲晶體管與P型通道存儲晶體管。N型通道存儲晶體管具備有第一N型摻雜區(qū)、第二N型摻雜區(qū)、第一電荷儲存層與第一控制柵極。P型通道存儲晶體管具備有第一P型摻雜區(qū)、第二P型摻雜區(qū)、第二電荷儲存層與第二控制柵極。共享位線摻雜區(qū)設置于N型通道存儲晶體管與P型通道存儲晶體管之間，且電連接由第一N型摻雜區(qū)與第二P型摻雜區(qū)。字線電連接第一控制柵極與第二控制柵極。
文檔編號H01L27/105GK1917209SQ20051009203
公開日2007年2月21日 申請日期2005年8月16日 優(yōu)先權日2005年8月16日
發(fā)明者楊青松, 翁偉哲 申請人:力晶半導體股份有限公司