專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件。更具體地，本發(fā)明涉及一種具有偽柵極電極的半導(dǎo)體器件以及一種制造所述半導(dǎo)體器件的方法。
背景技術(shù)：
在半導(dǎo)體器件中，存在于耗盡層中和結(jié)附近的晶體缺陷導(dǎo)致漏電流。晶體缺陷易于發(fā)生在形成隔離區(qū)的處理中。例如，在LOCOS(硅的局部氧化)方法中，晶體缺陷由于場氧化的應(yīng)力而產(chǎn)生。在STI(淺溝隔離)方法中，由于硅襯底和隱埋氧化膜之間熱膨脹系數(shù)的差別引起的應(yīng)力，晶體缺陷傾向于發(fā)生在硅襯底中，位于溝的末端。需要消除由于漏電流而引起的電路誤操作，并從而提高半導(dǎo)體器件的可靠性。
日本未審公開專利申請JP-Syo-60-225468中公開的技術(shù)試圖提供一種能夠減小漏電流的高電壓場效應(yīng)半導(dǎo)體器件。所述半導(dǎo)體器件具有半導(dǎo)體襯底、形成在半導(dǎo)體襯底中的器件隔離絕緣膜、直接形成在器件隔離絕緣膜下面的高摻雜層、形成在由器件隔離絕緣膜環(huán)繞的有源區(qū)的表面上的薄柵極絕緣膜、沿器件隔離絕緣膜和柵極絕緣膜之間的邊界設(shè)置在柵極絕緣膜附近的、具有預(yù)定寬度的雜質(zhì)非注入?yún)^(qū)、形成在由雜質(zhì)非注入?yún)^(qū)環(huán)繞的區(qū)域中且彼此分開的源極/漏極區(qū)、以及形成在柵極絕緣膜上、用于從源極區(qū)和漏極區(qū)之間的區(qū)域覆蓋到雜質(zhì)非注入?yún)^(qū)的柵極金屬層。
以及，以下是公知的用于提高半導(dǎo)體器件的可靠性的傳統(tǒng)技術(shù)。
在日本未審公開專利申請JP-Heisei-3-239368中公開的半導(dǎo)體器件具有形成在由設(shè)置在半導(dǎo)體襯底中的隔離絕緣膜環(huán)繞的有源區(qū)上的第一柵極電極、用于從絕緣膜的一部分覆蓋到有源區(qū)而形成的第二柵極電極、形成在第一和第二柵極電極之間的半導(dǎo)體襯底中的漏極區(qū)、以及形成在絕緣膜下方的溝道截?cái)喹h(huán)。形成漏極區(qū)和溝道截?cái)喹h(huán)，從而彼此相分離。第一柵極電極于第二柵極電極電連接。
在日本未審公開專利申請JP-Heisei-4-254381中公開的半導(dǎo)體器件具有位于由形成了隔離區(qū)的場絕緣膜環(huán)繞的器件形成區(qū)中的MIS型半導(dǎo)體器件。形成MIS型半導(dǎo)體器件的柵極電極，使其具有沿隔離區(qū)和器件形成區(qū)之間的邊界延伸的圖案部分。將施加在柵極電極上的電位也施加到圖案部分上。

發(fā)明內(nèi)容
在本發(fā)明的第一方面中，一種半導(dǎo)體器件具有襯底、源極、漏極、第一柵極電極和第二柵極電極。所述襯底具有由隔離區(qū)環(huán)繞的有源區(qū)。所述源極和所述漏極形成在所述有源區(qū)中。所述第一柵極電極通過柵極絕緣膜，形成在所述源極和所述漏極之間的區(qū)域上。所述第二柵極電極形成在所述柵極絕緣膜上，從而使所述第二柵極電極與所述有源區(qū)和所述隔離區(qū)之間的邊界的至少一部分重疊。所述第一柵極電極和所述第二柵極電極彼此分離。
在這樣構(gòu)成的半導(dǎo)體器件中，第一柵極電極和第二柵極電極物理上彼此分離，且彼此電斷開。也就是說，施加在第一柵極電極上的電位與施加在第二柵極電極上的電位無關(guān)。這里，將襯底電位施加到第二柵極電極上。更具體地，當(dāng)源極/漏極的導(dǎo)電類型是N型時，將地電位施加到第二柵極電極上。另一方面，當(dāng)源極/漏極的導(dǎo)電類型是P型時，將電源電位施加到第二柵極電極上。結(jié)果，防止了漏電流。此外，形成源極和漏極，與隔離區(qū)分開。因此，極大地降低了源極/漏極與隔離區(qū)末端的晶體缺陷接觸的概率。因此，可以減小由于晶體缺陷而引起的漏電流。
在本發(fā)明的第二方案中，一種制造半導(dǎo)體器件的方法包括(A)在襯底中，形成環(huán)繞有源區(qū)的隔離區(qū)；(B)在所述襯底上，形成柵極絕緣膜；(C)將多晶硅沉積在所述柵極絕緣膜上；(D)利用預(yù)定的掩膜，刻蝕所述多晶硅，以形成位于所述有源區(qū)上方的第一柵極電極和與所述有源區(qū)和所述隔離區(qū)之間的邊界的至少一部分重疊的第二柵極電極，其中所述第一柵極電極和所述第二柵極電極彼此分離；以及(E)利用所述第一柵極電極和所述第二柵極電極作為掩膜，在所述有源區(qū)中，形成擴(kuò)散區(qū)，從而使所述擴(kuò)散區(qū)與所述第一柵極電極和所述第二柵極電極自對準(zhǔn)。
根據(jù)本發(fā)明的半導(dǎo)體器件及制造所述半導(dǎo)體器件的方法，減小了漏電流。因而，提高了半導(dǎo)體器件的可靠性。


通過以下結(jié)合附圖的描述，本發(fā)明的上述和其他目的、優(yōu)點(diǎn)和特征將更加顯而易見，其中圖1是示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；圖2是示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；圖3A是示出了制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的過程的截面圖；圖3B是示出了制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的過程的截面圖；圖3C是示出了制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的過程的截面圖；圖3D是示出了制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的過程的截面圖；圖3E是示出了制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的過程的截面圖；圖3F是示出了制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的過程的截面圖；圖4是示出了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖；圖5是示出了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；圖6A是示出了制造根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的過程的截面圖；圖6B是示出了制造根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的過程的截面圖；以及圖6C是示出了制造根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的過程的截面圖。
具體實(shí)施例方式
現(xiàn)在，將參照所示實(shí)施例來描述本發(fā)明。本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)意識到可以利用本發(fā)明的教義來實(shí)現(xiàn)多種可選實(shí)施例，而且本發(fā)明并不局限于為了解釋性的目的而示出的實(shí)施例。
(第一實(shí)施例)結(jié)構(gòu)圖1是示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件1a的結(jié)構(gòu)的平面圖。圖2是沿圖1中的線II-II’得到的截面圖。
半導(dǎo)體器件1a的襯底10具有用于隔離器件的隔離區(qū)RX和在其中形成器件的有源區(qū)RY。隔離區(qū)RX環(huán)繞有源區(qū)RY，并將襯底10的表面上、隔離區(qū)RX和有源區(qū)RY之間的邊界以參考符號“B”表示。如圖1所示，形成隔離區(qū)RX，從而是邊界B在襯底10的表面上具有矩形形狀。
隔離區(qū)(器件隔離結(jié)構(gòu))RX的例子包括STI(淺溝隔離)結(jié)構(gòu)。在這種情況下，如圖2所示，將溝絕緣膜21掩埋在形成在襯底10上的溝中。將作為擴(kuò)散區(qū)的源極61和漏極62形成在襯底10的有源區(qū)RY中。如圖2所示，形成源極61和漏極62，從而使其不與溝絕緣膜21相接觸。換句話說，源極61和漏極62遠(yuǎn)離隔離區(qū)RX。
如圖2所示，柵極絕緣膜30形成在襯底10上。柵極電極41通過柵極絕緣膜30，形成在源極61和漏極62之間的溝道區(qū)上。以及，將層間絕緣膜70形成在柵極絕緣膜30和柵極電極41上。形成觸點(diǎn)71和72，穿過層間絕緣膜70和柵極絕緣膜30，并分別與源極61和漏極62相連。
此外，在本實(shí)施例中，在柵極絕緣膜30上形成除了柵極電極41以外的柵極電極。以下，將此柵極電極稱作“偽柵極電極”。如圖1和2所示，形成偽柵極電極42a和42b，與隔離區(qū)RX和有源區(qū)RY之間的邊界B的至少一部分重疊。更具體地，如圖1所示，在襯底10的表面上，邊界B具有矩形形狀，并且沿著矩形的邊形成偽柵極電極42a和42b。如圖2所示，形成偽柵極電極42a和42b，騎跨在隔離區(qū)RX和有源區(qū)RY上。這里，偽柵極電極42a的邊緣實(shí)質(zhì)上與源極61的邊緣對準(zhǔn)，而偽柵極電極42b的邊緣實(shí)質(zhì)上與漏極62的邊緣對準(zhǔn)。
如圖1所示，柵極電極41與邊界B的第一邊緣的一部分和邊界B的第二邊緣的一部分相交。所述第一邊緣和第二邊緣彼此相對。將偽柵極電極42a和42b形成在除相交部分以外的邊界B上。
如上所述，根據(jù)本實(shí)施例的半導(dǎo)體器件1a具有柵極電極41和偽柵極電極42a和42b。如圖1所示，柵極電極41和偽柵極電極42a和42b分別與柵極觸點(diǎn)73相連。在本實(shí)施例中，柵極電極41和偽柵極電極42a和42b物理上彼此分離，并且彼此電斷開。因此，施加到偽柵極電極42a和42b上的電位與施加到柵極電極41上的電位無關(guān)。也就是說，通過柵極觸點(diǎn)73施加到偽柵極電極42a和42b上的電位可以不同于通過柵極觸點(diǎn)73施加到柵極電極41上的電位。
操作根據(jù)本發(fā)明的第一實(shí)施例，獨(dú)立地控制偽柵極電極42a和42b的電位和柵極電極41的電位。施加到偽柵極電極42a和42b上的是施加到襯底10上的襯底電位。例如，當(dāng)源極61和漏極62的導(dǎo)電類型是N型時，即，當(dāng)配置N溝道晶體管時，在N溝道晶體管導(dǎo)通時，將正電位施加到柵極電極41上，而將地電位GND施加到偽柵極電極42a和42b上。另一方面，當(dāng)源極61和漏極62的導(dǎo)電類型是P型時，即，當(dāng)配置P溝道晶體管時，將地電位施加到柵極電極41上，而將電源電位VDD施加到偽柵極電極42a和42b上。
具有上述結(jié)構(gòu)和操作的半導(dǎo)體器件1a的效果如下。
如果柵極電極41和偽柵極電極42(42a、42b)彼此電連接，則柵極電極41的電位與偽柵極電極42的電位相同。在這種情況下，不僅在柵極電極41下形成溝道，在偽柵極電極42下也形成溝道。當(dāng)溝道到達(dá)隔離區(qū)RX的末端(溝絕緣膜21)，并與晶體缺陷接觸時，很可能產(chǎn)生漏電流。但是，根據(jù)本實(shí)施例，柵極電極41和偽柵極電極42彼此分離，并且獨(dú)立地控制其電位。更具體地，在N溝道晶體管的情況下，將地電位GND施加到偽柵極電極42上，以及在P溝道晶體管的情況下，將電源電位VDD施加到偽柵極電極42上。因此，防止了由于直接形成在偽柵極電極42下方的溝道所引起的漏電流。此外，由于柵極電極41與偽柵極電極42分離，抑制了電容的增加，防止了晶體管開關(guān)時間的增加。
此外，如圖2所示，源極61和漏極62遠(yuǎn)離隔離區(qū)RX(溝絕緣膜21)。如圖1所示，這種結(jié)構(gòu)幾乎覆蓋了隔離區(qū)RX和有源區(qū)RY之間的整個邊界B。因此，極大地降低了擴(kuò)散區(qū)(61、62)與隔離區(qū)RX末端的晶體缺陷接觸的概率。結(jié)果，減小了由于晶體缺陷而引起的漏電流。
制造方法圖3A到3F是示出了制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件1a的過程的截面圖。每個截面圖均示出了沿圖1中的線II-II’得到的截面。
首先，如圖3A所示，在襯底10上，在與有源區(qū)RY相對應(yīng)的位置，形成由氮化硅薄膜等制成的掩膜11。然后，利用掩膜11，對襯底10進(jìn)行刻蝕，形成溝20。在與隔離區(qū)RX相對應(yīng)的位置形成溝20。
接下來，通過CVD方法等，將絕緣膜沉積在整個表面上。之后，通過CMP(化學(xué)機(jī)械拋光)處理等，去除多余的絕緣膜和前述掩膜11。結(jié)果，獲得如圖3B所示的STI結(jié)構(gòu)，其中溝絕緣膜21嵌入在溝20內(nèi)。按照這種方式，在襯底10中，形成環(huán)繞有源區(qū)RY的隔離區(qū)(器件隔離結(jié)構(gòu))RX。
接下來，如圖3C所示，在襯底10上，形成柵極絕緣膜30，并將作為柵極電極材料的柵極多晶硅31沉積在柵極絕緣膜30上。
接下來，在柵極多晶硅31上，形成光刻膠。所述光刻膠具有如圖1所示的柵極電極41和偽柵極電極42a和42b的圖案。隨后，利用光刻膠作為掩膜，對柵極多晶硅31進(jìn)行刻蝕，以形成柵極電極41和偽柵極電極42a和42b。柵極電極41形成在有源區(qū)RY上。形成偽柵極電極42a和42b，與隔離區(qū)RX和有源區(qū)RY之間的邊界B的至少一部分重疊。彼此分離地形成柵極電極41和偽柵極電極42a和42b。之后，去除光刻膠，并得到如圖3D所示的結(jié)構(gòu)。
接下來，利用所形成的柵極電極41和偽柵極電極42a和42b作為掩膜，將雜質(zhì)離子注入襯底10。結(jié)果，如圖3E所示，按照自對準(zhǔn)的方式，在襯底10的有源區(qū)RY中，形成擴(kuò)散區(qū)(源極61和漏極62)。即，擴(kuò)散區(qū)與柵極電極41和偽柵極電極42a和42b自對準(zhǔn)。源極61和漏極62分別形成在柵極電極41的兩側(cè)。此外，偽柵極電極42a的邊緣實(shí)質(zhì)上與源極61的邊緣對準(zhǔn)，而偽柵極電極42b的邊緣實(shí)質(zhì)上與漏極62的邊緣對準(zhǔn)。由于形成偽柵極電極42a和42b，以覆蓋上述邊界B，所以形成源極61和漏極62，不與溝絕緣膜21相接觸。結(jié)果，減小了由于晶體缺陷所引起的漏電流。
接下來，如圖3F所示，在整個表面上，形成層間絕緣膜70。隨后，形成觸點(diǎn)71和72，穿過層間絕緣膜70和柵極絕緣膜30，從而使觸點(diǎn)71和72分別與源極61和漏極62相連。按照這種方式，制造出根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件1a。
如上所述，根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件和制造方法，減小了漏電流。因此，提高了半導(dǎo)體器件的可靠性。
(第二實(shí)施例)結(jié)構(gòu)圖4是示出了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件1b的結(jié)構(gòu)的平面圖。圖5是沿圖4中的線V-V’得到的截面圖。在圖4和5中，將與第一實(shí)施例中相同的參考數(shù)字賦予與第一實(shí)施例中相似的組件，并將適當(dāng)?shù)厥÷詫ζ涞拿枋觥?br> 在本實(shí)施例中，形成柵極電極51，具有開口55。開口55位于有源區(qū)RY上方。例如，如圖4所示，柵極電極51具有環(huán)形部分。環(huán)形部分具有環(huán)形形狀并位于有源區(qū)RY上方。在環(huán)形柵極電極51(環(huán)形柵極)的情況下，與如圖1所示的普通柵極電極41的情況相比，減小了柵極電極與擴(kuò)散層末端重疊的面積。環(huán)形柵極電極51有利地能夠抑制由于重疊而導(dǎo)致的不足。此外，在普通線形柵極電極41的情況下，溝道寬度依賴于STI(隔離區(qū)RX)尺寸的變化。但是，在環(huán)形柵極電極51的情況下，溝道寬度與環(huán)形柵極周長一致，并不依賴于STI尺寸的變化。由于晶體管的導(dǎo)通電流與溝道寬度成正比，與線形柵極電極的情況相比，環(huán)形柵極具有導(dǎo)通電流變化較小的優(yōu)點(diǎn)。
在具有開口55的柵極電極51的情況下，在襯底10與開口55相關(guān)聯(lián)的區(qū)域中，形成漏極62。另一方面，源極61形成在襯底10與柵極電極51的外部相關(guān)聯(lián)的區(qū)域中。或者，可以將源極61形成在與開口55相關(guān)聯(lián)的區(qū)域中，而將漏極62形成在與柵極電極51的外部相關(guān)聯(lián)的區(qū)域中。在任何一種情況下，將柵極電極51通過柵極絕緣膜30形成在源極61和漏極62之間的溝道區(qū)上。
如圖5所示，漏極62形成在柵極電極51a和51b之間的有源區(qū)RY中。而且，形成源極61a和61b，從而使其不與溝絕緣膜21相接觸。即，源極61a和61b遠(yuǎn)離隔離區(qū)RX。源極61a和61b分別與觸點(diǎn)71a和71b接觸，形成觸點(diǎn)71a和71b，穿過層間絕緣膜70和柵極絕緣膜30。漏極62與觸點(diǎn)72相連，形成觸點(diǎn)72，穿過層間絕緣膜70和柵極絕緣膜30。
在本實(shí)施例中，在柵極絕緣膜30上形成除了柵極電極51以外的偽柵極電極52。如圖4和5所示，形成偽柵極電極52(52a和52b)，與隔離區(qū)RX和有源區(qū)RY之間的邊界B的至少一部分重疊。更具體地，如圖4所示，沿著邊界B形成偽柵極電極52，環(huán)繞環(huán)形柵極電極51。如圖5所示，形成偽柵極電極52a和52b，騎跨在隔離區(qū)RX和有源區(qū)RY上。這里，偽柵極電極52a的邊緣實(shí)質(zhì)上與源極61a的邊緣對準(zhǔn)，而偽柵極電極52b的邊緣實(shí)質(zhì)上與源極61b的邊緣對準(zhǔn)。
如上所述，根據(jù)本實(shí)施例的半導(dǎo)體器件1b具有柵極電極51和偽柵極電極52。如圖4所示，柵極電極51和偽柵極電極52分別與柵極觸點(diǎn)73相連。在本實(shí)施例中，柵極電極51和偽柵極電極52物理上彼此分離，并且彼此電斷開。因此，施加到偽柵極電極52上的電位與施加到柵極電極51上的電位無關(guān)。也就是說，通過柵極觸點(diǎn)73施加到偽柵極電極52上的電位可以不同于通過柵極觸點(diǎn)73施加到柵極電極51上的電位。
操作根據(jù)本發(fā)明的第二實(shí)施例，獨(dú)立地控制偽柵極電極52的電位和柵極電極51的電位。施加到偽柵極電極52上的是施加到襯底10上的襯底電位。例如，當(dāng)源極61和漏極62的導(dǎo)電類型是N型時，即，當(dāng)配置N溝道晶體管時，在N溝道晶體管導(dǎo)通時，將正電位施加到柵極電極51上，而將地電位GND施加到偽柵極電極52上。另一方面，當(dāng)源極61和漏極62的導(dǎo)電類型是P型時，即，當(dāng)配置P溝道晶體管時，將地電位施加到柵極電極51上，而將電源電位VDD施加到偽柵極電極52上。
具有上述結(jié)構(gòu)和操作的半導(dǎo)體器件1b的效果如下。
如果柵極電極51和偽柵極電極52彼此電連接，則柵極電極51的電位與偽柵極電極52的電位相同。在這種情況下，不僅在柵極電極51下形成溝道，在偽柵極電極52下也形成溝道。當(dāng)溝道到達(dá)隔離區(qū)RX的末端(溝絕緣膜21)，并與晶體缺陷接觸時，很可能產(chǎn)生漏電流。但是，根據(jù)本實(shí)施例，柵極電極51和偽柵極電極52彼此分離，并且獨(dú)立地控制其電位。更具體地，在N溝道晶體管的情況下，將地電位GND施加到偽柵極電極52上，以及在P溝道晶體管的情況下，將電源電位VDD施加到偽柵極電極52上。因此，防止了由于直接形成在偽柵極電極52下方的溝道所引起的漏電流。此外，由于柵極電極51與偽柵極電極52分離，抑制了電容的增加，防止了晶體管開關(guān)時間的增加。
此外，如圖5所示，源極61a、61b和漏極62遠(yuǎn)離隔離區(qū)RX(溝絕緣膜21)。如圖4所示，這種結(jié)構(gòu)幾乎覆蓋了隔離區(qū)RX和有源區(qū)RY之間的整個邊界B。具體地，根據(jù)本實(shí)施例的柵極電極51具有環(huán)形形狀，與第一實(shí)施例相比，能夠減少柵極電極與邊界B的交點(diǎn)。換句話說，與第一實(shí)施例相比，偽柵極電極所覆蓋的邊界B的長度可以更長。因此，進(jìn)一步降低了擴(kuò)散區(qū)(61、62)與隔離區(qū)RX末端的晶體缺陷接觸的概率。結(jié)果，進(jìn)一步減小了由于晶體缺陷而引起的漏電流。
制造方法
圖6A到6C是示出了制造根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件1b的過程的截面圖。每個截面圖均示出了沿圖4中的線V-V’得到的截面。
首先，執(zhí)行與圖3A到3C所示的第一實(shí)施例相類似的處理。
接下來，在柵極多晶硅31上，形成光刻膠。所述光刻膠具有如圖4所示的柵極電極51和偽柵極電極52的圖案。隨后，利用光刻膠作為掩膜，對柵極多晶硅31進(jìn)行刻蝕，以形成柵極電極51(51a、51b)和偽柵極電極52a、52b。在有源區(qū)RY上，按照環(huán)形形狀形成柵極電極51，從而具有開口55。形成偽柵極電極52a和52b，與隔離區(qū)RX和有源區(qū)RY之間的邊界B的至少一部分重疊。彼此分離地形成柵極電極51和偽柵極電極52。之后，去除光刻膠，并得到如圖6A所示的結(jié)構(gòu)。
接下來，利用所形成的柵極電極51和偽柵極電極52作為掩膜，將雜質(zhì)離子注入襯底10。結(jié)果，如圖6B所示，按照自對準(zhǔn)的方式，在襯底10的有源區(qū)RY中，形成擴(kuò)散區(qū)(源極61a、61b和漏極62)。即，擴(kuò)散區(qū)與柵極電極51和偽柵極電極52自對準(zhǔn)。在柵極電極51a和51b之間的襯底10中，形成漏極62。在柵極電極51a和偽柵極電極52a之間的襯底10中，形成源極61a，以及在柵極電極51b和偽柵極電極52b之間的襯底10中，形成源極61b。由于形成偽柵極電極52a和52b，以覆蓋上述邊界B，所以形成源極61a和61b，不與溝絕緣膜21相接觸。結(jié)果，減小了由于晶體缺陷所引起的漏電流。
接下來，如圖6C所示，在整個表面上，形成層間絕緣膜70。隨后，形成觸點(diǎn)71a、71b和72，穿過層間絕緣膜70和柵極絕緣膜30，從而使觸點(diǎn)71a、71b和72分別與源極61a、61b和漏極62相連。按照這種方式，制造出根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件1b。
如上所述，根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件和制造方法，減小了漏電流。因此，提高了半導(dǎo)體器件的可靠性。
應(yīng)當(dāng)注意，本發(fā)明不僅可以應(yīng)用于上述通過STI方法形成隔離區(qū)RX的情況，而且可以應(yīng)用于通過LOCOS方法等形成隔離區(qū)RX的情況。
顯而易見的是，本發(fā)明并不局限于上述實(shí)施例，可以在不偏離本發(fā)明的范圍和精神的前提下，對其進(jìn)行修改和改變。
權(quán)利要求
1.一種半導(dǎo)體器件，包括襯底，具有由隔離區(qū)環(huán)繞的有源區(qū)；第一柵極電極，通過柵極絕緣膜，形成在所述有源區(qū)上；以及第二柵極電極，形成在所述柵極絕緣膜上，與所述有源區(qū)和所述隔離區(qū)之間的邊界的至少一部分重疊，所述第二柵極電極和所述第一柵極電極彼此分離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于還包括形成在所述有源區(qū)中且遠(yuǎn)離所述隔離區(qū)的源極和漏極。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述第一柵極電極具有開口，并且所述開口位于所述有源區(qū)上方。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于所述第一柵極電極具有開口，并且所述開口位于所述有源區(qū)上方。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述第一柵極電極具有環(huán)形部分，并且所述環(huán)形部分位于所述有源區(qū)上方。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于所述第一柵極電極具有環(huán)形部分，并且所述環(huán)形部分位于所述有源區(qū)上方。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述邊界為具有第一邊緣和第二邊緣的矩形形狀，所述第一邊緣與所述第二邊緣相對，所述第一柵極電極與所述第一邊緣的一部分和所述第二邊緣的一部分相交，以及所述第二柵極電極形成在除所述第一邊緣的所述部分和所述第二邊緣的所述部分之外的所述邊界上。
8.根據(jù)權(quán)利要求1到7之一所述的半導(dǎo)體器件，其特征在于將施加到所述襯底上的襯底電位施加到所述第二柵極電極上。
9.根據(jù)權(quán)利要求1到7之一所述的半導(dǎo)體器件，其特征在于施加到所述第一柵極電極上的電位與施加到所述第二柵極電極上的電位無關(guān)。
10.一種制造半導(dǎo)體器件的方法，包括(A)在襯底中，形成環(huán)繞有源區(qū)的隔離區(qū)；(B)在所述襯底上，形成柵極絕緣膜；(C)將多晶硅沉積在所述柵極絕緣膜上；(D)利用預(yù)定的掩膜，刻蝕所述多晶硅，以形成位于所述有源區(qū)上方的第一柵極電極和與所述有源區(qū)和所述隔離區(qū)之間的邊界的至少一部分重疊的第二柵極電極，其中所述第一柵極電極和所述第二柵極電極彼此分離；以及(E)利用所述第一柵極電極和所述第二柵極電極作為掩膜，在所述有源區(qū)中，形成擴(kuò)散區(qū)，從而使所述擴(kuò)散區(qū)與所述第一柵極電極和所述第二柵極電極自對準(zhǔn)。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于在所述(D)步驟中，形成所述第一柵極電極，具有位于所述有源區(qū)上方的環(huán)形部分。
全文摘要
一種半導(dǎo)體器件(1)具有襯底(10)、第一柵極電極(41)和第二柵極電極(42)。所述襯底(10)具有由隔離區(qū)(RX)環(huán)繞的有源區(qū)(RY)。所述第一柵極電極(41)通過柵極絕緣膜(30)，形成在所述有源區(qū)(RY)上。所述第二柵極電極(42)形成在所述柵極絕緣膜(30)上，從而使所述第二柵極電極(42)與所述有源區(qū)(RY)和所述隔離區(qū)(RX)之間的邊界(B)的至少一部分重疊。所述第一柵極電極(41)和所述第二柵極電極(42)彼此分離。
文檔編號H01L21/02GK1738059SQ20051009200
公開日2006年2月22日 申請日期2005年8月16日 優(yōu)先權(quán)日2004年8月17日
發(fā)明者小槻一貴 申請人:恩益禧電子股份有限公司