專利名稱：隔離基板雜訊的集成電路結(jié)構(gòu)和其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種有關(guān)于集成電路的隔離，特別是與一種利用護環(huán)和質(zhì)子轟擊來隔離雜訊有關(guān)的隔離基板雜訊的集成電路結(jié)構(gòu)和其形成方法。
背景技術(shù)：
因為近來在集成電路設(shè)計和制造上的進(jìn)展，使得在同一集成電路芯片上整合數(shù)字電路和類比電路這件事情變成可能。此整合技術(shù)被廣泛的使用在結(jié)合數(shù)字核心和射頻電路的行動通訊系統(tǒng)上。此數(shù)字和類比電路一般是以多種元件的形式形成在晶圓的表面。這些元件彼此之間可能被內(nèi)金屬介電層分隔在不同層上。一般而言，最上面那一層為介電材質(zhì)是作為整體結(jié)構(gòu)的保護層。
數(shù)字電路和類比電路間的整合造成彼此間雜訊的耦合。類比電路特別容易受到數(shù)字電路所產(chǎn)生雜訊的影響。此現(xiàn)象嚴(yán)重的限制了類比信號的處理及數(shù)據(jù)轉(zhuǎn)換電路的性能，像差訊放大器(differential amplifier)對輸入信號的雜訊就相當(dāng)敏感。請參閱圖1所示為數(shù)字電路和類比電路間的雜訊途徑。區(qū)域4為數(shù)字電路。區(qū)域6為類比電路。箭頭8、10和12是象征在基板2上的雜訊路徑。
除了數(shù)字電路和類比電路間的雜訊干擾，雜訊干擾也存在于數(shù)字電路的元件間。
此通過基板的雜訊偶合與以硅為材質(zhì)的基板之間有很強的關(guān)聯(lián)性。所以，許多用來切斷硅基板內(nèi)雜訊途徑的方法被研發(fā)出來。其中一種常用的方法是在基板上形成隔離層。請參閱圖1所示，隔離層14切斷了區(qū)域4和6之間的雜訊傳播途徑。隔離層14為介電材質(zhì)。隔離層14的其中一例子為溝渠隔離。為了形成深的溝渠隔離，在電路間蝕刻具垂直側(cè)壁的溝渠，之后在溝渠內(nèi)填入介電材質(zhì)。
然而，再深的溝渠隔離也無法完全隔離電路間的雜訊。特別是在高速類比電路。
另一已知方法是在基板上需隔離的電路間置入一護環(huán)。請參閱圖2所示，在p型基板2上形成p+護環(huán)20。護環(huán)20與地線22相接，形成一低阻抗的路徑。因而，雜訊會循此低阻抗路徑進(jìn)入護環(huán)20，而不會循其他較高阻抗的路徑到其他電路區(qū)域。
請參閱圖3所示的質(zhì)子轟擊法為又一其他方法。在基板上方需隔離的電路4和6間以質(zhì)子轟擊形成半絕緣區(qū)域24。此半隔離區(qū)域具有高過約105Ω-cm的阻抗。因此，在電路間形成高阻抗路徑以隔離雜訊。為了更完全隔離電路，在基板2的背部轟擊形成背部半絕緣區(qū)域26。當(dāng)基板上方的半絕緣區(qū)域24與基板背部半絕緣區(qū)域26相連接，基板上的雜訊途徑能被高阻抗隔離區(qū)域有效的隔離。
護環(huán)和質(zhì)子轟擊對雜訊隔離相當(dāng)有效。然而，當(dāng)集成電路的尺寸降至0.13微米或更低且頻率增加至超過約1GHz時，雜訊的干擾會更嚴(yán)重且需要更好的隔離技術(shù)。
由此可見，上述現(xiàn)有的集成電路在結(jié)構(gòu)、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決集成電路結(jié)構(gòu)存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的集成電路結(jié)構(gòu)，便成了當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的集成電路結(jié)構(gòu)存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的隔離基板雜訊的集成電路結(jié)構(gòu)和其形成方法，能夠改進(jìn)一般現(xiàn)有的集成電路結(jié)構(gòu)，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的集成電路結(jié)構(gòu)存在的缺陷，所要解決的技術(shù)問題是使其提供隔離基板雜訊的集成電路結(jié)構(gòu)和形成此結(jié)構(gòu)的方法，能有效抑制集成電路上數(shù)字和模擬區(qū)域間的雜訊，從而更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種集成電路結(jié)構(gòu)，其包括一第一電路區(qū)域，在一基板上；一第二電路區(qū)域，在該基板上；一第一半絕緣區(qū)域，在該第一電路區(qū)域和該第二電路區(qū)域間，其中該第一半絕緣區(qū)域從該基板的上表面實質(zhì)延伸到該基板內(nèi)部；一第一護環(huán)，位在該第一半絕緣區(qū)域的一側(cè)，其中該第一護環(huán)從該基板的上表面實質(zhì)延伸到該基板內(nèi)部；以及一第二半絕緣區(qū)域，從該基板的背部實質(zhì)延伸到該基板內(nèi)部。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中所述的第一護環(huán)位在該第一電路區(qū)域與該第一半絕緣區(qū)域之間。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中還包括一第二護環(huán)，位在該第二電路區(qū)域與該第一半絕緣區(qū)域之間。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中所述的第一護環(huán)穿過金屬/接觸/基板結(jié)構(gòu)與電路的地線相連接。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中所述的第一護環(huán)的深度為約0.2微米到0.4微米。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中所述的第一半絕緣區(qū)域的深度為約10微米到50微米。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中所述的第二半絕緣區(qū)域的厚度為約200微米到400微米。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中還包括一護層，自該基板背部延伸至該第二半絕緣區(qū)域之下，且該護層接地。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)，其中所述的護層的厚度為約200微米到1000微米。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種隔離集成電路的雜訊的方法，該方法包括形成一第一電路區(qū)域，在一基板上；形成一第二電路區(qū)域，在該基板上；形成一第一半絕緣區(qū)域，在該第一電路區(qū)域和該第二電路區(qū)域間，其中該第一半絕緣區(qū)域從該基板的上表面實質(zhì)延伸到該基板內(nèi)部，且其中該第一半絕緣區(qū)域是藉由第一質(zhì)子轟擊形成；形成一第一護環(huán)，位在該第一半絕緣區(qū)域的一側(cè)，其中該第一護環(huán)從該基板的上表面實質(zhì)延伸到該基板內(nèi)部；以及第二質(zhì)子轟擊形成一第二半絕緣區(qū)域，該第二半絕緣區(qū)域從該基板的背部實質(zhì)延伸到該基板內(nèi)部。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中所述的第一質(zhì)子轟擊的能量范圍為約1MeV到3MeV。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中還包括形成一質(zhì)子罩來保護該第一電路區(qū)域、該第二電路區(qū)域和該第一護環(huán)區(qū)域。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中所述的質(zhì)子罩包括金屬。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中所述的質(zhì)子罩包括硅。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中還包括形成一第二護環(huán)，位在該第二電路區(qū)域與該第一半絕緣區(qū)域之間。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中所述的第二質(zhì)子轟擊的能量范圍為約10MeV到20MeV。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中還包括封裝集成電路在形成該第一半絕緣區(qū)域和該第二半絕緣區(qū)域的步驟之后，該封裝步驟是在低于350℃的溫度下進(jìn)行。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中還包括將該該第一半絕緣區(qū)域和該第二半絕緣區(qū)域接地。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中還包括將該第一護環(huán)接地。
前述的隔離基板雜訊的集成電路結(jié)構(gòu)的形成方法，其中還包括形成一護層，自該基板背部延伸至該第二半絕緣區(qū)域之下。
借由上述技術(shù)方案，本發(fā)明隔離基板雜訊的集成電路結(jié)構(gòu)和其形成方法至少具有下列優(yōu)點由上述技術(shù)方案可知，當(dāng)集成電路的尺寸降至0.13微米或更低，或是頻率增加至超過約1GHz時，本發(fā)明能有效抑制集成電路上數(shù)位和模擬區(qū)域間的雜訊。
綜上所述，本發(fā)明特殊的隔離基板雜訊的集成電路結(jié)構(gòu)和其形成方法，其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品及制造方法中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、制造方法或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的集成電路結(jié)構(gòu)具有增進(jìn)的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn)步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。


圖1所示為基板上數(shù)字電路區(qū)域和類比電路區(qū)域間的雜訊途徑。
圖2所示為先前技術(shù)用形成護環(huán)的方法隔離數(shù)字電路區(qū)域和類比電路區(qū)域間的雜訊干擾。
圖3所示為先前技術(shù)用質(zhì)子轟擊形成半絕緣區(qū)域的方法隔離數(shù)字電路區(qū)域和類比電路區(qū)域間的雜訊干擾。
圖4所示為數(shù)字電路區(qū)域、類比電路區(qū)域和護環(huán)的形成。
圖5所示為用來形成第一半絕緣區(qū)域的質(zhì)子罩的形成。
圖6所示為質(zhì)子轟擊上部基板形成第一半絕緣區(qū)域。
圖7所示為質(zhì)子轟擊背部基板形成第二半絕緣區(qū)域。
圖8所示為背部接地護層的形成。
圖9所示為被隔離的數(shù)字電路區(qū)域4和類比電路區(qū)域6的俯視圖。
圖10所示為被隔離的數(shù)字電路區(qū)域4和未隔離的類比電路區(qū)域6的俯視圖。
圖11所示為雜訊強度為頻率的函數(shù)圖。
2基板 6第二電路區(qū)域14隔離層 22接地26背部半絕緣區(qū)域 34第二護環(huán)40內(nèi)部層 41質(zhì)子罩50開口 52第一質(zhì)子轟擊54背部護層 4第一電路區(qū)域8、10和12雜訊路徑 20護環(huán)24半絕緣區(qū)域 32第一護環(huán)36第一半絕緣區(qū)域 42粘著層44質(zhì)子罩層 51第二半絕緣區(qū)域53第二質(zhì)子轟擊具體實施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的隔離基板雜訊的集成電路結(jié)構(gòu)和其形成方法其具體實施方式
、結(jié)構(gòu)、制造方法、步驟、特征及其功效，詳細(xì)說明如后。
請參閱圖4所示，基板2具有第一電路區(qū)域4和第二電路區(qū)域6。在本較佳實施例中，第一電路區(qū)域4為數(shù)字電路區(qū)域，第二電路區(qū)域6為類比電路區(qū)域。然而，在其他的實施例中，第一電路區(qū)域4和第二電路區(qū)域6也可以皆為數(shù)字電路區(qū)域、類比電路區(qū)域或兼有數(shù)字與類比的復(fù)合區(qū)域。
在基板2上形成第一護環(huán)32和第二護環(huán)34，在第一護環(huán)32和第二護環(huán)34之間的空間是用來形成第一半絕緣區(qū)域36。在本較佳實施例中，會形成兩個護環(huán)，第一護環(huán)32和第二護環(huán)34。在第一電路區(qū)域4的一側(cè)，沿著第一半絕緣區(qū)域36的邊緣形成第一護環(huán)32。在第二電路區(qū)域6的一側(cè)，沿著第一半絕緣區(qū)域36的邊緣形成第二護環(huán)34。第二護環(huán)34與第一護環(huán)32實質(zhì)上是相同。在其他實施例，只有形成靠近數(shù)字電路區(qū)域4的第一護環(huán)32，或是只有形成靠近類比電路區(qū)域6的第二護環(huán)34。在較佳實施例中，第一護環(huán)32和第二護環(huán)34的形成是藉由在p型基板上植入p型雜質(zhì)以形成p+區(qū)域，或在n型基板上植入n型雜質(zhì)以形成n+區(qū)域。
在較佳實施例中，第一護環(huán)32和第二護環(huán)34是與集成電路的源極和汲極區(qū)域的摻雜步驟和/或金屬硅化步驟同時形成。第一護環(huán)32和第二護環(huán)34也可以藉由其他方法來形成，如先形成凹槽之后再于凹槽中生成高摻雜的硅。此外，源極和汲極區(qū)域也可以用相同方式生成。較佳方式是利用與形成集成電路其他部分相同的方法形成第一護環(huán)32和第二護環(huán)34，如此可以減少制程所需的步驟。
第一護環(huán)32和第二護環(huán)34從基板2的上表面延伸入基板2。第一護環(huán)32和第二護環(huán)34的較佳深度為約0.2微米到約0.4微米，第一護環(huán)32和第二護環(huán)34的較佳寬度高于約0.5微米。在較佳實施例中，第一護環(huán)32和第二護環(huán)34與基板2相連。在較佳實施例中，第一護環(huán)32和第二護環(huán)34穿過金屬/接觸/基板結(jié)構(gòu)與電路的地線相接。
請參閱圖5，示出了質(zhì)子罩41的形成，此質(zhì)子罩41是用來形成第一半絕緣區(qū)域36。質(zhì)子罩41形成于數(shù)字電路區(qū)域4、類比電路區(qū)域6及第一護環(huán)32和第二護環(huán)34之上。值得注意的是在超過約400℃的溫度下維持一段時間時，藉由質(zhì)子轟擊所形成的第一半絕緣區(qū)域36會不穩(wěn)定。因此，在較佳實施例中，質(zhì)子罩41會在形成數(shù)字及類比電路區(qū)域之后及封裝之前形成，故在質(zhì)子罩41與數(shù)字電路區(qū)域4及類比電路區(qū)域6間通常會存在著內(nèi)部層40。在質(zhì)子轟擊形成半絕緣區(qū)域之后的較佳封裝溫度會低于350℃。內(nèi)部層40為多層結(jié)構(gòu)可包括前金屬介電層、接觸蝕刻中止層和/或其他層，但是此內(nèi)部層40的結(jié)構(gòu)與本發(fā)明的了解沒有重要的關(guān)聯(lián)。
在較佳的方式下質(zhì)子罩41是由質(zhì)子罩層44所組成。在較佳實施例中，此質(zhì)子罩層44是位于粘著層42上，其材質(zhì)包括硅或金屬。此粘著層42是用來粘著內(nèi)部層40和質(zhì)子罩層44。在較佳實施例中，此粘著層42為光阻。雖然傳統(tǒng)上質(zhì)子罩層44的材質(zhì)為重金屬，但因金屬會擴散而影響位在質(zhì)子罩層41的下層的特性。所以，依本發(fā)明所揭露的較佳實施例，硅為較佳的質(zhì)子罩層41材質(zhì)。在較佳的方式下，粘著層42是藉由傳統(tǒng)平板印刷涂布形成的，粘著層42的厚度約15微米到約30微米。在較佳的方式下，質(zhì)子罩層44是藉由沉積未加工的晶圓材質(zhì)而形成，沉積的厚度為約200微米到600微米，更佳的厚度為約300微米到400微米。質(zhì)子罩層44的厚度與質(zhì)子轟擊的能量和質(zhì)子流有關(guān)，質(zhì)子罩層44需具備足夠的厚度以避免質(zhì)子穿透到達(dá)其下層。較佳以干蝕刻法在質(zhì)子罩44上形成一開口50，以暴露出需質(zhì)子轟擊的區(qū)域。粘著層42則做為蝕刻中止層。
請參閱圖6，示出了圖解質(zhì)子轟擊，用箭頭52象征質(zhì)子轟擊的方向，其從基板上方開始轟擊。在缺乏硅質(zhì)子罩層44保護的情況下，質(zhì)子穿透粘著層42和內(nèi)部層40到達(dá)轟擊第一半絕緣區(qū)域36。對第一半絕緣區(qū)域36的質(zhì)子轟擊破壞了硅基板的晶格結(jié)構(gòu)以致于形成非晶形硅，故第一半絕緣區(qū)域36的阻抗增加。在標(biāo)準(zhǔn)情況下，第一半絕緣區(qū)域36的阻抗可以從原先10Ω-cm增加到105Ω-cm。
為了避免質(zhì)子穿透質(zhì)子罩層44破壞下層不需轟擊的區(qū)域，在轟擊基板上部時使用較低能量，較佳的能量范圍在約1MeV到3MeV。第一半絕緣區(qū)域36從基板的上表面實質(zhì)延伸入基板內(nèi)。形成的第一半絕緣區(qū)域36的較佳深度低于約50微米，更佳的深度為約10微米到50微米。此半絕緣區(qū)域36的較佳寬度是高于約10微米，更佳的寬度是約30微米到50微米。在較佳的方式下，需低質(zhì)子流，更佳的質(zhì)子流范圍為約5×1014protons/cm2到5×1015protons/cm2。轟擊完之后質(zhì)子罩層41用傳統(tǒng)的光阻剝除法去除。
請參閱圖7所示，之后在基板2的背部形成第二半絕緣層51。用質(zhì)子對基板2背部作全面轟擊。箭頭53用來象征質(zhì)子轟擊的方向。質(zhì)子轟擊的能量較佳范圍為約10MeV到20MeV。較佳的質(zhì)子流范圍為約5×1015protons/cm2到5×1016protons/cm2。第二半絕緣區(qū)域51從基板2的背部實質(zhì)延伸入基板2內(nèi)。使用上述轟擊參數(shù)所產(chǎn)生的第二半絕緣區(qū)域51的標(biāo)準(zhǔn)厚度范圍為約200微米到約400微米。
第一半絕緣區(qū)域36與第二半絕緣區(qū)域51相連接可提供更佳的隔離。所以，可依據(jù)晶圓的厚度藉由調(diào)整轟擊參數(shù)調(diào)整第二半絕緣區(qū)域51的深度，使第二半絕緣區(qū)域51與第一半絕緣區(qū)域36相連接。
請參閱圖8所示為一較佳實施例，在此較佳實施例，在第二半絕緣層51的表面形成背部護層54。在較佳方式下，護層54是接地的。在較佳方式下，護層54材質(zhì)包括金屬如鋁、銅鋁合金、銅、銅合金、金、銀、鐵、錫之類的金屬。背部護層54是藉由全面濺鍍至所需厚度范圍約200微米到400微米。在其他實施例，也可以用物理氣相沉積、電鍍和電漿增益式化學(xué)氣相沉積法來形成背部護層54。在其他的實施例，沒有背部護層54形成。
雖然第一護環(huán)32和第二護環(huán)34及第一半絕緣區(qū)域36可以條紋形式或其他型態(tài)生成，但在較佳的方式下，第一護環(huán)32和第二護環(huán)34及第一半絕緣區(qū)域36是沿著需隔離的區(qū)域形成。請參閱圖9所示為被隔離的數(shù)字電路區(qū)域4和類比電路區(qū)域6的俯視圖。第一護環(huán)32和第二護環(huán)34及第一半絕緣區(qū)域36環(huán)繞著數(shù)字電路區(qū)域4和類比電路區(qū)域6。因為在數(shù)字電路區(qū)域4及類比電路區(qū)域6之下還有第二半絕緣層，故數(shù)字電路區(qū)域4和類比電路區(qū)域6可看做是各自位于一由半絕緣區(qū)域和護環(huán)所形成的槽內(nèi)。
請參閱圖9所示的結(jié)構(gòu)能保護數(shù)字和類比電路不受內(nèi)部或外部雜訊的干擾。然而，此結(jié)構(gòu)會占去基板上部分的空間。在兼有數(shù)字和類比的標(biāo)準(zhǔn)集成電路，可能同時有一個數(shù)字電路區(qū)域和多個類比電路區(qū)域。請參閱圖10是另一個保護類比電路不受數(shù)字電路雜訊干擾的結(jié)構(gòu)。數(shù)字電路4位于一由第一護環(huán)32和第二護環(huán)34、第一半絕緣區(qū)域36及第二絕緣區(qū)域(未標(biāo)示于圖上)所形成的槽內(nèi)，類比電路6則位于槽的外部。因此，數(shù)字電路產(chǎn)生的雜訊4被隔離在槽內(nèi)。
本發(fā)明所揭露的實施例提供一有效隔離雜訊的方法，特別是當(dāng)集成電路的尺寸小至約0.13微米或更小且頻率增加至超過1GHz的時候，因為在這樣的條件下，雜訊的干擾會更嚴(yán)重且需要更好的隔離技術(shù)。請參閱圖11所示，雜訊的強度為頻率的函數(shù)。曲線70為無雜訊隔離下所測量到的電路雜訊強度。所測量到的雜訊強度為-10dB。曲線72為在本發(fā)明所揭露的實施例下所測量到的電路雜訊強度。在0.1GHz，此雜訊約為-70dB，在1GHz，此雜訊約為-50dB，在10GHz，此雜訊約為-40dB。所以，本發(fā)明所揭露的實施例在0.1GHz具有60dB的雜訊抑制效果，在1GHz具有40dB的雜訊抑制效果。與只用護環(huán)作隔離的雜訊抑制結(jié)果相比，在1GHz時，單用護環(huán)隔離能達(dá)到的雜訊抑制為20dB。與只用質(zhì)子轟擊作隔離的雜訊抑制結(jié)果相比，在1GHz時，單用質(zhì)子轟擊作隔離所能達(dá)到的雜訊抑制為25dB。所以，本發(fā)明所揭露的實施例對集成電路上數(shù)字和類比區(qū)域間雜訊的抑制具有極大的改善。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，其特征在于其包括一第一電路區(qū)域，在一基板上；一第二電路區(qū)域，在該基板上；一第一半絕緣區(qū)域，在該第一電路區(qū)域和該第二電路區(qū)域間，其中該第一半絕緣區(qū)域從該基板的上表面實質(zhì)延伸到該基板內(nèi)部；一第一護環(huán)，位在該第一半絕緣區(qū)域的一側(cè)，其中該第一護環(huán)從該基板的上表面實質(zhì)延伸到該基板內(nèi)部；以及一第二半絕緣區(qū)域，從該基板的背部實質(zhì)延伸到該基板內(nèi)部。
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于其中所述的第一護環(huán)位在該第一電路區(qū)域與該第一半絕緣區(qū)域之間。
3.根據(jù)權(quán)利要求2所述的集成電路結(jié)構(gòu)，其特征在于其中還包括一第二護環(huán)，位在該第二電路區(qū)域與該第一半絕緣區(qū)域之間。
4.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于其中所述的第一護環(huán)穿過金屬/接觸/基板結(jié)構(gòu)與電路的地線相連接。
5.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于其中所述的第一護環(huán)的深度為約0.2微米到0.4微米。
6.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于其中所述的第一半絕緣區(qū)域的深度為約10微米到50微米。
7.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于其中所述的第二半絕緣區(qū)域的厚度為約200微米到400微米。
8.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于其中還包括一護層，自該基板背部延伸至該第二半絕緣區(qū)域之下，且該護層接地。
9.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其特征在于其中所述的護層的厚度為約200微米到1000微米。
10.一種隔離集成電路的雜訊的方法，其特征在于該方法包括形成一第一電路區(qū)域，在一基板上；形成一第二電路區(qū)域，在該基板上；形成一第一半絕緣區(qū)域，在該第一電路區(qū)域和該第二電路區(qū)域間，其中該第一半絕緣區(qū)域從該基板的上表面實質(zhì)延伸到該基板內(nèi)部，且其中該第一半絕緣區(qū)域是藉由第一質(zhì)子轟擊形成；形成一第一護環(huán)，位在該第一半絕緣區(qū)域的一側(cè)，其中該第一護環(huán)從該基板的上表面實質(zhì)延伸到該基板內(nèi)部；以及第二質(zhì)子轟擊形成一第二半絕緣區(qū)域，該第二半絕緣區(qū)域從該基板的背部實質(zhì)延伸到該基板內(nèi)部。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于其中所述的第一質(zhì)子轟擊的能量范圍為約1MeV到3MeV。
12.根據(jù)權(quán)利要求10所述的方法，其特征在于其中還包括形成一質(zhì)子罩來保護該第一電路區(qū)域、該第二電路區(qū)域和該第一護環(huán)區(qū)域。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于其中所述的質(zhì)子罩包括金屬。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于其中所述的質(zhì)子罩包括硅。
15.根據(jù)權(quán)利要求10所述的方法，其特征在于其中還包括形成一第二護環(huán)，位在該第二電路區(qū)域與該第一半絕緣區(qū)域之間。
16.根據(jù)權(quán)利要求10所述的方法，其特征在于其中所述的第二質(zhì)子轟擊的能量范圍為約10MeV到20MeV。
17.根據(jù)權(quán)利要求10所述的方法，其特征在于其中還包括封裝集成電路在形成該第一半絕緣區(qū)域和該第二半絕緣區(qū)域的步驟之后，該封裝步驟是在低于350℃的溫度下進(jìn)行。
18.根據(jù)權(quán)利要求10所述的方法，其特征在于其中還包括將該該第一半絕緣區(qū)域和該第二半絕緣區(qū)域接地。
19.根據(jù)權(quán)利要求10所述的方法，其特征在于其中還包括將該第一護環(huán)接地。
20.根據(jù)權(quán)利要求10所述的方法，其特征在于其中還包括形成一護層，自該基板背部延伸至該第二半絕緣區(qū)域之下。
全文摘要
本發(fā)明是有關(guān)于一種隔離基板雜訊的集成電路結(jié)構(gòu)和其形成方法，在本發(fā)明的較佳實施例中，在基板上的第一電路區(qū)域和第二電路區(qū)域間利用質(zhì)子轟擊形成第一半絕緣區(qū)域，沿著第一半絕緣區(qū)域的兩側(cè)形成兩個護環(huán)。從基板的背部利用質(zhì)子轟擊在基板內(nèi)形成第二半絕緣區(qū)域。在一較佳的實施例，此第一半絕緣區(qū)域與第二半絕緣區(qū)域相連接。在一較佳的實施例，在基板底部緊鄰第二半絕緣區(qū)域形成一接地的護層。
文檔編號H01L27/02GK1761059SQ200510098328
公開日2006年4月19日 申請日期2005年9月7日 優(yōu)先權(quán)日2004年9月17日
發(fā)明者連萬益, 鄧端理 申請人:臺灣積體電路制造股份有限公司