專利名稱：高深寬比開口及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制作半導(dǎo)體元件的接觸孔的方法，尤其涉及一種制作高深寬比(aspect ratio＞30)的開口或接觸孔的方法，使開口或接觸孔的底部能夠加寬，藉此降低其接觸阻值。
背景技術(shù)：
隨著半導(dǎo)體工藝的進(jìn)步，微電子元件的微小化已進(jìn)入到深亞微米等級(jí)，而單一芯片上的半導(dǎo)體元件的密度越大表示元件之間的間隔也就越小，這使得接觸孔的制作越來(lái)越困難。目前，要在介電層中順利挖出直徑小于0.1微米的高深寬比(aspect ratio＞30)接觸孔，以暴露出下方足夠面積的導(dǎo)電區(qū)域，仍是業(yè)界努力的方向。
現(xiàn)有制作接觸孔皆是利用光致抗蝕劑層作為蝕刻下方介電層的蝕刻掩模，然而，由于光致抗蝕劑在蝕刻環(huán)境中容易消耗，因此，往往還必須搭配其它蝕刻掩模，才能完成高深寬比接觸孔的蝕刻。而若將光致抗蝕劑層增厚，卻又會(huì)折損曝光時(shí)的解析度，由于是直徑小于0.1微米的接觸孔圖案，其曝光準(zhǔn)確度及精密度的要求更加嚴(yán)格。此外，光致抗蝕劑層與蝕刻等離子體產(chǎn)生的高分子副產(chǎn)物也會(huì)對(duì)接觸孔蝕刻造成影響。
請(qǐng)參閱圖1至圖4，其繪示的是現(xiàn)有技藝在半導(dǎo)體襯底上制作高深寬比接觸孔的剖面示意圖。如圖1所示，在半導(dǎo)體襯底10上形成有MOS晶體管元件20，其包括有漏極/源極區(qū)域12，柵極14以及設(shè)于柵極14側(cè)壁上的間隙壁16。MOS晶體管元件20還以淺溝絕緣區(qū)域24電性隔離。
在MOS晶體管元件20以及半導(dǎo)體襯底10表面上覆蓋有接觸孔蝕刻停止層(contact etch stop layer，CESL)32，如氮化硅；在接觸孔蝕刻停止層32的上覆蓋有層間介電(ILD)層34，其厚度約為2500埃至6000埃左右。在ILD層34上方為抗反射層36，而在抗反射層36上為光致抗蝕劑層40。利用光刻工藝，在光致抗蝕劑層40中形成開口42。
如圖2所示，接著利用光致抗蝕劑層40作為蝕刻掩模，經(jīng)由開口42蝕刻抗反射層36以及ILD層34，直到接觸孔蝕刻停止層32，以形成開口52。前述的ILD層34的蝕刻是利用各向異性干蝕刻工藝。
隨后，如圖3所示，再利用光致抗蝕劑層40以及抗反射層36作為蝕刻掩模，進(jìn)行第二次的各向異性干蝕刻工藝，經(jīng)由開口52蝕刻接觸孔蝕刻停止層32，如此即形成接觸孔62。最后，如圖4所示，將ILD層34上方剩余的蝕刻掩模去除。
上述的現(xiàn)有技藝形成接觸孔的方法仍有諸多缺點(diǎn)待改善。首先，現(xiàn)有技藝蝕刻ILD層34和接觸孔蝕刻停止層32是在未去除光致抗蝕劑層40的狀態(tài)下持續(xù)進(jìn)行，這使得光致抗蝕劑與蝕刻氣體產(chǎn)生的高分子副產(chǎn)物積聚在接觸孔中，使蝕刻后的接觸孔輪廓呈現(xiàn)向下漸縮的態(tài)樣，如此一來(lái)，下方的導(dǎo)電區(qū)域被暴露出來(lái)的面積有可能不足，導(dǎo)致接觸阻值的上升。此外，現(xiàn)有技藝在蝕刻接觸孔蝕刻停止層32的同時(shí)，由于選擇比的不足，會(huì)對(duì)接觸孔內(nèi)的ILD層造成損害，造成接觸孔輪廓變形。
由此可知，現(xiàn)有技藝形成高深寬比接觸孔的方法仍有諸多缺點(diǎn)待改善，特別是需要一種可以降低接觸孔接觸阻值的制作方法，同時(shí)又不會(huì)影響到形成在ILD層部分的接觸孔輪廓。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種改良的接觸孔制作方法，以于半導(dǎo)體襯底上形成倒T字型、高深寬比接觸孔，并降低接觸阻值。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，本發(fā)明披露一種制作高深寬比開口或接觸孔的方法，包括提供一半導(dǎo)體襯底，其上具有導(dǎo)電區(qū)域，覆蓋于該半導(dǎo)體襯底以及該導(dǎo)電區(qū)域上的接觸孔蝕刻停止層，以及覆蓋于該接觸孔蝕刻停止層上的層間介電層；于該層間介電層上形成一光致抗蝕劑圖案，且該光致抗蝕劑圖案包括一開口，其位于該導(dǎo)電區(qū)域的正上方；利用該光致抗蝕劑圖案作為蝕刻硬掩模，并利用該接觸孔蝕刻停止層為干蝕刻停止層，進(jìn)行各向異性干蝕刻工藝，經(jīng)由該開口蝕刻該層間介電層，形成接觸孔上半部部位；去除該光致抗蝕劑圖案；以及進(jìn)行各向同性干蝕刻工藝，經(jīng)由該接觸孔上半部部位各向同性干蝕刻該接觸孔蝕刻停止層，并形成加寬的接觸孔底部，暴露出較大面積的該導(dǎo)電區(qū)域，其中該接觸孔上半部部位與該加寬的接觸孔底部構(gòu)成該高深寬比接觸孔。
為了使本領(lǐng)域技術(shù)人員能更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明與附圖。然而附圖僅供參考與輔助說(shuō)明用，并非用來(lái)對(duì)本發(fā)明加以限制。


圖1至圖4繪示的是現(xiàn)有技藝在半導(dǎo)體襯底上制作高深寬比接觸孔的剖面示意圖；圖5至圖8繪示的是本發(fā)明在半導(dǎo)體襯底上制作高深寬比接觸孔的剖面示意圖；圖9繪示的是圖8中虛線區(qū)域所示的接觸孔底部在完成金屬插塞填入后的放大示意圖。
主要元件符號(hào)說(shuō)明10半導(dǎo)體襯底 12漏極/源極區(qū)域14柵極16間隙壁20MOS晶體管元件 24淺溝絕緣區(qū)域32接觸孔蝕刻停止層34層間介電層36抗反射層40光致抗蝕劑層42開口52開口62接觸孔 66接觸孔80虛線區(qū)域92阻障層94金屬層具體實(shí)施方式
請(qǐng)參閱圖5至圖8，其繪示的是本發(fā)明在半導(dǎo)體襯底上制作高深寬比開口的剖面示意圖。以下，所謂的“深寬比”是指接觸孔深度與接觸孔直徑的比值，而本文中所稱“高深寬比”泛指深寬比大于30者。開口可以指的是接觸孔、介層孔或者溝槽。下文中，本發(fā)明在半導(dǎo)體襯底上制作高深寬比開口的實(shí)施例以接觸孔作說(shuō)明。
需強(qiáng)調(diào)的是，本文所舉的優(yōu)選實(shí)施例乃是以MOS晶體管元件作為范例進(jìn)行說(shuō)明，然而，本領(lǐng)域技術(shù)人員應(yīng)理解本發(fā)明也可以被應(yīng)用在其它需要高深寬比接觸孔的實(shí)施環(huán)境中，例如在字線上或者在金屬內(nèi)連線上需形成的高深寬比接觸孔。
如圖5所示，在半導(dǎo)體襯底10上形成有MOS晶體管元件20，其包括有漏極/源極區(qū)域12，柵極14以及設(shè)于柵極14側(cè)壁上的間隙壁16。MOS晶體管元件20還以淺溝絕緣區(qū)域24電性隔離。在漏極/源極區(qū)域12還可包括表面的硅化金屬層，例如硅化鎳層(未示出)。在MOS晶體管元件20以及半導(dǎo)體襯底10表面上覆蓋有接觸孔蝕刻停止層(contact etch stop layer，CESL)32，如氮化硅，其厚度約為200埃至1000埃左右；在接觸孔蝕刻停止層32之上覆蓋有層間介電(ILD)層34，其厚度約為2500埃至6000埃左右。
前述的ILD層34可以包括未摻雜硅氧層、摻雜硅氧層，如TEOS硅氧層、或硼磷硅玻璃、氟硅氧層、磷硅氧層或硼硅氧層等，而形成ILD層34的方法可利用等離子體增強(qiáng)化學(xué)氣相沉積工藝等薄膜沉積技術(shù)。
在ILD層34上方為抗反射層36，例如氮氧化硅(silicon oxy-nitride)，其厚度約為200埃至600埃左右，優(yōu)選為300埃；而在抗反射層36上為光致抗蝕劑層40。同樣利用光刻工藝，在光致抗蝕劑層40中形成開口42，其直徑D約為0.1微米左右。
如圖6所示，接著利用光致抗蝕劑層40作為蝕刻掩模，經(jīng)由開口42蝕刻抗反射層36以及ILD層34，直到接觸孔蝕刻停止層32，以形成開口52。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，前述的ILD層34的蝕刻是利用各向異性干蝕刻工藝，并以C4F6/O2/Ar或C5F8/CO/O2/Ar作為蝕刻氣體。由于蝕刻ILD層34時(shí)，光致抗蝕劑與蝕刻氣體產(chǎn)生的高分子副產(chǎn)物會(huì)積聚在接觸孔中，使蝕刻后開口52輪廓呈現(xiàn)稍微漸縮。
如圖7所示，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，接著先將剩余的光致抗蝕劑層40剝除。在另一實(shí)施例中，連抗反射層36也一并去除。其中，剝除光致抗蝕劑層40可利用氧氣等離子體灰化方法，然后以現(xiàn)有的濕式清洗工藝清洗晶片表面。
如圖8所示，在去除光致抗蝕劑后，接著進(jìn)行各向同性(isotropic)干蝕刻工藝，以CH2F2/O2/Ar或CHF3/O2/Ar作為蝕刻氣體，并將反應(yīng)艙壓力控制在30mTorr以上的條件下，經(jīng)由開口52各向同性蝕刻接觸孔蝕刻停止層32，如此形成具有加寬的接觸孔底部的接觸孔66。
值得注意的是，干蝕刻工藝的各向異性主要是與反應(yīng)艙壓力有關(guān)，若降低反應(yīng)艙壓力，可以使干蝕刻工藝較具各向異性特性，反之，若提高反應(yīng)艙壓力，可以使干蝕刻工藝較具各向同性特性。為了經(jīng)由開口52以各向同性蝕刻出加寬的接觸孔底部，本發(fā)明的主要特征在于以CH2F2/O2/Ar作為蝕刻氣體，并將反應(yīng)艙壓力控制在30mTorr以上的條件下進(jìn)行。由于接觸孔的底部加寬，也使得下方漏極/源極區(qū)域12表面暴露出來(lái)的面積增加，藉此降低接觸阻值。
請(qǐng)參閱圖9，其繪示的是圖8中虛線區(qū)域80的接觸孔底部在完成金屬插塞填入后的放大示意圖。如圖9所示，在完成金屬插塞填入后，接觸孔底部呈現(xiàn)倒T字型輪廓。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，前述的金屬插塞填入是先進(jìn)行原子層沉積(atomic layer deposition，ALD)技術(shù)，在接觸孔66內(nèi)壁沉積薄阻障層92，例如鈦/氮化鈦，接著，沉積金屬層94，填滿接觸孔66。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種高深寬比開口，包括一半導(dǎo)體襯底，其上具有一導(dǎo)電區(qū)域；一接觸孔蝕刻停止層，覆蓋在該導(dǎo)電區(qū)域上；一層間介電層，覆蓋在該接觸孔蝕刻停止層上；一接觸孔上半部，設(shè)于該層間介電層中，其中該接觸孔上半部具有一微漸縮輪廓；以及一加寬的接觸孔底部，設(shè)于該接觸孔蝕刻停止層中，并暴露出該導(dǎo)電區(qū)域，其中該接觸孔上半部與該加寬的接觸孔底部相連通，并構(gòu)成一倒T字型的接觸孔。
2.如權(quán)利要求1所述的高深寬比開口，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一漏極/源極區(qū)域。
3.如權(quán)利要求2所述的高深寬比開口，其中該漏極/源極區(qū)域上具有一硅化金屬層。
4.如權(quán)利要求1所述的高深寬比開口，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一柵極區(qū)域。
5.如權(quán)利要求1所述的高深寬比開口，其中在該層間介電層上還有一抗反射層。
6.如權(quán)利要求5所述的高深寬比開口，其中該抗反射層的厚度約為200埃至600埃。
7.如權(quán)利要求5所述的高深寬比開口，其中該抗反射層包括氮氧化硅。
8.如權(quán)利要求1所述的高深寬比開口，其中該蝕刻停止層包括氮化硅。
9.如權(quán)利要求1所述的高深寬比開口，其中該層間介電層包括未摻雜硅氧層或摻雜硅氧層。
10.一種制作高深寬比開口的方法，包括提供一半導(dǎo)體襯底，其上具有一導(dǎo)電區(qū)域，覆蓋于該半導(dǎo)體襯底以及該導(dǎo)電區(qū)域上的一蝕刻停止層，以及覆蓋于該蝕刻停止層上的一層間介電層；于該層間介電層上形成一光致抗蝕劑圖案，且該光致抗蝕劑圖案包括一開孔，其位于該導(dǎo)電區(qū)域的正上方；利用該光致抗蝕劑圖案作為一蝕刻硬掩模，開利用該蝕刻停止層為一干蝕刻停止層，進(jìn)行一各向異性干蝕刻工藝，經(jīng)由該開孔蝕刻該層間介電層，形成一開口上半部；去除該光致抗蝕劑圖案；以及進(jìn)行一各向同性干蝕刻工藝，經(jīng)由該開口上半部蝕刻該蝕刻停止層，并形成一加寬的開口底部，暴露出較大面積的該導(dǎo)電區(qū)域，其中該開口上半部與該加寬的開口底部構(gòu)成該高深寬比開口。
11.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一漏極/源極區(qū)域。
12.如權(quán)利要求11所述的制作高深寬比開口的方法，其中該漏極/源極區(qū)域上具有一硅化金屬層。
13.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一柵極區(qū)域。
14.如權(quán)利要求10所述的制作高深寬比開口的方法，其中在該層間介電層上還有一抗反射層。
15.如權(quán)利要求14所述的制作高深寬比開口的方法，其中該抗反射層的厚度約為200埃至600埃。
16.如權(quán)利要求14所述的制作高深寬比開口的方法，其中該抗反射層包括氮氧化硅。
17.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該各向異性干蝕刻工藝是利用C4F6/O2/Ar或C5F8/CO/O2/Ar作為一蝕刻氣體。
18.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該各向同性干蝕刻工藝是利用CH2F2/O2/Ar或CHF3/O2/Ar作為一蝕刻氣體，并將其反應(yīng)艙壓力控制在30mTorr以上。
19.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該蝕刻停止層包括氮化硅。
20.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該層間介電層包括未摻雜硅氧層或摻雜硅氧層。
21.如權(quán)利要求10所述的制作高深寬比開口的方法，其中在去除該光致抗蝕劑圖案之后，另有進(jìn)行一濕式清洗工藝。
22.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該層間介電層的厚度約為2500埃至6000埃。
23.如權(quán)利要求10所述的制作高深寬比開口的方法，其中該蝕刻停止層的厚度約為200埃至600埃。
24.一種倒T字型接觸元件，包括一半導(dǎo)體襯底，其上具有一導(dǎo)電區(qū)域、覆蓋于該半導(dǎo)體襯底以及該導(dǎo)電區(qū)域上的一接觸孔蝕刻停止層，以及覆蓋于該接觸孔蝕刻停止層上的一層間介電層；一具有一微漸縮輪廓的接觸孔上半部，形成于該層間介電層中；一加寬的接觸孔底部，形成于該接觸孔蝕刻停止層中，并暴露出該導(dǎo)電區(qū)域，其中該接觸孔上半部與該加寬的接觸孔底部構(gòu)成一倒T字型接觸孔；一原子層沉積薄阻障層，覆蓋在該倒T字型接觸孔的一內(nèi)壁上；以及一金屬層，填滿該接觸孔。
25.如權(quán)利要求24所述的倒T字型接觸元件，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一漏極/源極區(qū)域。
26.如權(quán)利要求25所述的倒T字型接觸元件，其中該漏極/源極區(qū)域上具有一硅化金屬層。
27.如權(quán)利要求24所述的倒T字型接觸元件，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一柵極區(qū)域。
28.如權(quán)利要求24所述的倒T字型接觸元件，其中該接觸孔蝕刻停止層包括氮化硅。
29.如權(quán)利要求24所述的倒T字型接觸元件，其中該接觸孔蝕刻停止層的厚度約為200埃至600埃。
30.如權(quán)利要求24所述的倒T字型接觸元件，其中該層間介電層的厚度約為2500埃至6000埃。
31.一種形成倒T字型接觸元件的方法，包括提供一半導(dǎo)體襯底，其上具有一導(dǎo)電區(qū)域，一接觸孔蝕刻停止層，覆蓋于該導(dǎo)電區(qū)域上，及一層間介電層覆蓋于該接觸孔蝕刻停止層上；于該層間介電層上形成一光致抗蝕劑圖案，且該光致抗蝕劑圖案包括一開口，其位于該導(dǎo)電區(qū)域的正上方；利用該光致抗蝕劑圖案作為一蝕刻硬掩模，并利用該接觸孔蝕刻停止層為一干蝕刻停止層，進(jìn)行一各向異性干蝕刻工藝，經(jīng)由該開口蝕刻該層間介電層，形成一具有一微漸縮輪廓的接觸孔上半部；進(jìn)行一各向同性干蝕刻工藝，經(jīng)由該接觸孔上半部蝕刻該接觸孔蝕刻停止層，并形成一加寬的接觸孔底部，暴露出較大面積的該導(dǎo)電區(qū)域，其中該接觸孔上半部與該加寬的接觸孔底部構(gòu)成一倒T字型接觸孔；進(jìn)行一原子層沉積技術(shù)，在該倒T字型接觸孔的一內(nèi)壁上沉積一薄阻障層；以及于該倒T字型接觸孔內(nèi)填滿一金屬層。
32.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中在進(jìn)行該各向同性干蝕刻工藝之前，去除該光致抗蝕劑圖案。
33.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一漏極/源極區(qū)域。
34.如權(quán)利要求33所述的形成倒T字型接觸元件的方法，其中該漏極/源極區(qū)域上具有一硅化金屬層。
35.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中該導(dǎo)電區(qū)域?yàn)镸OS晶體管元件的一柵極區(qū)域。
36.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中該各向異性干蝕刻工藝是利用C4F6/O2/Ar或C5F8/CO/O2/Ar作為一蝕刻氣體。
37.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中該各向同性干蝕刻工藝是利用CH2F2/O2/Ar或CHF3/O2/Ar作為一蝕刻氣體，其反應(yīng)艙壓力控制在30mTorr以上。
38.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中該接觸孔蝕刻停止層包括氮化硅。
39.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中該接觸孔蝕刻停止層的厚度約為200埃至600埃。
40.如權(quán)利要求31所述的形成倒T字型接觸元件的方法，其中該層間介電層的厚度約為2500埃至6000埃。
全文摘要
一種制作高深寬比接觸孔的方法，包括提供半導(dǎo)體襯底，其具有導(dǎo)電區(qū)域、接觸孔蝕刻停止層，及層間介電層；于該層間介電層上形成一光致抗蝕劑圖案，包括一開口，其位于該導(dǎo)電區(qū)域的正上方；利用該光致抗蝕劑圖案作為蝕刻硬掩模，并利用該接觸孔蝕刻停止層為干蝕刻停止層，經(jīng)由該開口各向異性干蝕刻該層間介電層，形成接觸孔上半部部位；去除該光致抗蝕劑圖案；以及經(jīng)由該接觸孔上半部部位各向同性干蝕刻該接觸孔蝕刻停止層，并形成加寬的接觸孔底部，暴露出較大面積的該導(dǎo)電區(qū)域。
文檔編號(hào)H01L21/311GK1956184SQ20051011841
公開日2007年5月2日 申請(qǐng)日期2005年10月28日 優(yōu)先權(quán)日2005年10月28日
發(fā)明者周珮玉, 廖俊雄 申請(qǐng)人:聯(lián)華電子股份有限公司