專利名稱：內(nèi)連線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種集成電路結(jié)構(gòu)，尤其涉及一種內(nèi)連線結(jié)構(gòu)。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)的蓬勃發(fā)展，為了能夠在一塊芯片上制作更多的元件，亦即提高元件的集成度，元件的線寬也必須愈益縮減。如此一來，會使得半導體后段工藝的金屬內(nèi)連線的工藝裕度(Process Window)大幅縮減。尤其是在形成接觸窗/介層窗開口的時候，由于開口的深寬比(Aspect Ratio)相當高，往往會使得內(nèi)連線的工藝產(chǎn)生許多問題。
請參考圖1的現(xiàn)有MOS晶體管接觸窗的剖面示意圖。此接觸窗150位于兩MOS晶體管110與120之間，且電性連接二者所共用的源/漏極區(qū)130，其中MOS晶體管110與120被介電層140所覆蓋，而接觸窗插塞150位于介電層140中。當工藝的線寬愈小時，接觸窗開口145的寬度會愈小，但介電層140卻必須有一定的厚度，所以接觸窗開口145的深寬比(AspectRatio)會愈高。如此一來，在蝕刻接觸窗開口145時，往往會發(fā)生接觸窗開口145底部的介電層140蝕刻不完全的現(xiàn)象，而可能會導致斷路(Open)的問題。此外，高深寬比還會導致導電材料溝填(Gap-Filling)的過程中產(chǎn)生孔洞(Void)。這些問題都會造成元件的可靠度下降，而降低產(chǎn)品的良率。
實用新型內(nèi)容有鑒于此，本實用新型的目的是提供一種內(nèi)連線結(jié)構(gòu)，可以有效解決接觸窗/介層窗開口的高深寬比的問題，使得元件的可靠度及產(chǎn)品良率得以提升。
本實用新型的內(nèi)連線結(jié)構(gòu)位于襯底上，此襯底上包括一導電部。此內(nèi)連線結(jié)構(gòu)至少包括介電層、復合插塞與導線。其中，介電層配置于襯底上，且覆蓋住導電部。復合插塞配置于介電層中以電性連接導電部，且由下而上包括第一插塞與第二插塞，此第二插塞與第一插塞的材質(zhì)不同或關(guān)鍵尺寸不同。導線配置于介電層上，且電性連接復合插塞。
依照本實用新型的實施例所述的內(nèi)連線結(jié)構(gòu)，上述第一插塞的深寬比例如小于等于3，其材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金。上述第二插塞的材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金。
依照本實用新型的實施例所述的內(nèi)連線結(jié)構(gòu)，上述介電層例如是由襯底起包括下介電層與上介電層，且第一插塞位于下介電層中，第二插塞位于上介電層中，其中上介電層的材質(zhì)例如是低介電材料。此時上述內(nèi)連線結(jié)構(gòu)可還包括一層保護層，配置于下介電層與上介電層之間。此保護層的材質(zhì)例如是氮化硅、碳化硅、氮氧化硅或碳氮化硅。
依照本實用新型的實施例所述的內(nèi)連線結(jié)構(gòu)，上述復合插塞與介電層、導電部之間還可包括一阻障層，其材質(zhì)例如是鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或鈦鎢合金。
依照本實用新型的實施例所述的內(nèi)連線結(jié)構(gòu)，上述導電部例如是摻雜區(qū)、柵極、摻雜區(qū)與柵極的組合，或是導線。
由于本實用新型提出的內(nèi)連線結(jié)構(gòu)中的復合插塞分成上下的第一插塞與第二插塞兩個部分，因此插塞的深寬比得以大幅降低，形成此種復合插塞的工藝裕度也能夠提高，而降低斷路發(fā)生的機率。因此，本實用新型可以增加元件可靠度，達成提升產(chǎn)品良率的效果。
為讓本實用新型的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖詳細說明如下。


圖1是現(xiàn)有MOS晶體管接觸窗的剖面示意圖；圖2是本實用新型實施例的內(nèi)連線結(jié)構(gòu)的剖面示意圖。
主要元件符號說明100、200襯底110、120MOS晶體管130、215源/漏極區(qū)140、221、240介電層145接觸窗開口150接觸窗插塞
201隔離結(jié)構(gòu)210半導體元件211柵介電層213柵極217金屬硅化物層219間隙壁220蝕刻終止層222下介電層223保護層225上介電層230復合插塞231第一插塞235第二插塞237、239阻障層250導線具體實施方式
圖2是本實用新型實施例的內(nèi)連線結(jié)構(gòu)的剖面示意圖。此內(nèi)連線結(jié)構(gòu)位于具有隔離結(jié)構(gòu)201與多個半導體元件210的襯底200上，其中每一個半導體元件210例如是包括柵介電層211、柵極213與源/漏極區(qū)215的MOS晶體管。柵介電層211與柵極213依序配置于襯底200上，其中柵介電層211的材質(zhì)例如是氧化硅，柵極213的材質(zhì)例如是摻雜多晶硅或金屬等導體材料。源/漏極區(qū)215配置于柵極213兩側(cè)下方的襯底200中，且摻雜有P或N型摻雜劑。柵極213上例如還設(shè)有金屬硅化物層217，其材質(zhì)例如是硅化鈦、硅化鈷、硅化鎳或硅化鉑等。柵極213側(cè)壁例如還設(shè)有間隙壁219，其材質(zhì)例如是氧化硅等絕緣材料。半導體元件210上還可包括蝕刻中止層220，例如是氮化硅層。
上述結(jié)構(gòu)上設(shè)置有一層介電層221，其覆蓋住半導體元件210，且其中設(shè)置有復合插塞230，與半導體元件210的導電部電性連接。此處所謂導電部包括源/漏極215與柵極213，而復合插塞230例如是同時連接一源/漏極區(qū)215與一柵極213的共享接觸窗插塞(Share Contact Plug)，如圖2所示，或是僅連接源/漏極區(qū)215或柵極213的接觸窗。
介電層221可以分為下介電層222與上介電層225；同時，復合插塞230例如是分為上下兩部分。其中，下層的第一插塞231位于下介電層222中，上層的第二插塞235位于上介電層225中，且第一插塞231與第二插塞235的材質(zhì)不同或關(guān)鍵尺寸不同。在某些實施例中，第二插塞235的關(guān)鍵尺寸小于第一插塞231的關(guān)鍵尺寸。
另外，第一插塞231、第二插塞235的材質(zhì)例如是鋁、銅、鎢、鉬、金、鉑或其合金。其中，合金除了可以是前述任兩種或更多種金屬的合金(如鋁銅合金)之外，也可以是金屬與非金屬的合金，如摻雜硅的鋁合金、銅合金或銅鋁合金等。第一插塞231與第二插塞235可以具有相同的材質(zhì)，也可以具有不同的材質(zhì)。另外，第一插塞231與下介電層222、源/漏極區(qū)215、間隙壁219之間例如還設(shè)置有阻障層237，且第二插塞235與上介電層225、第一插塞231之間例如還設(shè)置有另一阻障層239。阻障層237、239的材質(zhì)例如是鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或鈦鎢合金等。
下介電層222的材質(zhì)例如是氧化硅、硼磷硅玻璃等絕緣材料。上介電層225的材質(zhì)例如是氧化硅或介電常數(shù)小于4的低介電材料，如HSQ、FSG、Flare、SILK、碳摻雜氧化硅(Carbon Doped Oxide，CDO)、氫化非晶碳(Hydrogenated Amorphous Carbon)、氟化非晶碳(Fluorinated AmorphousCarbon)、Parylene、PAE(Poly(arylene ethers))、Cyclotene、SiO2氣凝膠(Aerogel)、SiO2干凝膠(Xerogel)或是前述介電材料的組合等，而下介電層222的材質(zhì)也可以選自部分的前述低介電材料。上下介電層222與225間例如還設(shè)有保護層223，其材質(zhì)可為氮化硅、碳化硅(SiC)、氮氧化硅(SiON)或碳氮化硅(SiCN)。
上介電層225與復合插塞230上還設(shè)有介電層240，其中設(shè)有與復合插塞230電性連接的導線250。介電層240的材質(zhì)例如是氧化硅、硼磷硅玻璃或前述低介電材料，而導線250的材質(zhì)例如是銅、鎢、鋁、鉬、金、鉑或其合金。
上述實施例中的復合插塞雖是以連接MOS晶體管的源/漏極區(qū)、柵極的共享接觸窗插塞為例作說明，然而，本實用新型的復合插塞并不限于是接觸窗插塞，也可以是電性連接至導線的介層窗插塞。
由于本實用新型提出的內(nèi)連線結(jié)構(gòu)中的復合插塞230分為上下兩個部分形成，故可以降低第一插塞231與第二插塞235各自所對應(yīng)的開口的深寬比。如此即可提高工藝裕度以利于插塞形成，而能防止斷路發(fā)生，增加元件的可靠度。
綜上所述，由于本實用新型將插塞分成上下兩個部分，第一插塞與第二插塞的深寬比皆大幅降低，故可防止介電層蝕刻不完全的情形，同時可避免溝填(Gap Fill)的過程中產(chǎn)生孔洞(Void)缺陷，而得以預防斷路等問題，達到提高元件的可靠度與產(chǎn)品良率的功效。
雖然本實用新型已以實施例揭露如上，然其并非用以限定本實用新型，任何本領(lǐng)域技術(shù)人員，在不脫離本實用新型的精神和范圍的前提下，可作些許的更動與潤飾，因此本實用新型的保護范圍當視所附權(quán)利要求所界定者為準。
權(quán)利要求1.一種內(nèi)連線結(jié)構(gòu)，其特征在于，該內(nèi)連線結(jié)構(gòu)位于一襯底上，該襯底上包括一導電部，且該內(nèi)連線結(jié)構(gòu)包括一介電層，配置于該襯底上，并覆蓋住該導電部；一復合插塞，配置于該介電層中，且電性連接該導電部，該復合插塞由下而上包括一第一插塞與一第二插塞，且該第二插塞與該第一插塞的材質(zhì)不同或關(guān)鍵尺寸不同；以及一導線，配置于該介電層上，且電性連接該復合插塞。
2.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該第一插塞的深寬比小于等于3。
3.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該第一插塞的材質(zhì)選自銅、鎢、鋁、鉬、金、鉑及其合金。
4.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該第二插塞的材質(zhì)選自銅、鎢、鋁、鉬、金、鉑及其合金。
5.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該介電層由該襯底起包括一下介電層與一上介電層，且該第一插塞位于該下介電層中，該第二插塞位于該上介電層中。
6.如權(quán)利要求5所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該上介電層的材質(zhì)包括低介電材料。
7.如權(quán)利要求5所述的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括一保護層，配置于該下介電層與該上介電層之間。
8.如權(quán)利要求7所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該保護層的材質(zhì)選自氮化硅、碳化硅、氮氧化硅與碳氮化硅。
9.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其特征在于，還包括一阻障層，位于該復合插塞與該介電層、該導電部之間。
10.如權(quán)利要求9所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該阻障層的材質(zhì)選自鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢及鈦鎢合金。
11.如權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)，其特征在于，該導電部為一摻雜區(qū)、一柵極、一摻雜區(qū)與一柵極的組合，或是一導線。
專利摘要一種內(nèi)連線結(jié)構(gòu)，配置于包括一導電部的襯底上。此內(nèi)連線結(jié)構(gòu)包括介電層、復合插塞與導線。其中，介電層配置于襯底上，且覆蓋住導電部。復合插塞配置于介電層中，且電性連接導電部，并且由下而上包括第一插塞與第二插塞，此第二插塞與第一插塞的材質(zhì)不同或關(guān)鍵尺寸不同。導線配置于介電層上，且電性連接復合插塞。
文檔編號H01L23/52GK2854811SQ20052013215
公開日2007年1月3日 申請日期2005年12月9日 優(yōu)先權(quán)日2005年12月9日
發(fā)明者許育豪, 陳銘聰 申請人:聯(lián)華電子股份有限公司