專利名稱：內(nèi)連線制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體技術(shù)領(lǐng)域，且特別涉及一種內(nèi)連線制作方法。
背景技術(shù)：
隨著集成電路(Integrated Circuit, IC )的元件尺寸縮小，內(nèi)連線制作方 法中介電層的接觸窗(contact hole )深寬比(aspect ration )也隨之日趨提高， 并造成維持局部連線品質(zhì)的許多困難。
以使用鎢金屬作局部連線且接觸窗開口尺寸大于0.2微米(um)的內(nèi)連 線制作方法為例， 一般是以物理氣相沉積技術(shù)(PVD)形成含鈦/氮化鈦 (Ti/TiN)的堆疊層，作為后續(xù)形成的導(dǎo)電層(鴒)的阻障層(barrier layer) 及黏著層(adhesion layer )。但隨接觸窗開口縮減(深寬比提高)，PVD技術(shù) 的斷路(open)問題也變得非常明顯。此外，使用金屬有機(jī)物化學(xué)氣相沉積 法(MOCVD )以及離子化金屬等離子體(Ionized Metal Plasma, IMP )技術(shù) 雖然可增加接觸窗底部的覆蓋率，但仍有MOCVD氮化鈦膜含太多碳、氫及 氧等雜質(zhì)及懸突現(xiàn)象(overhang)的問題。
目前以利用搭配TiCU的Ti以等離子體輔助化學(xué)氣相沉積(PECVD )技 術(shù)，以及搭配TiCl4的TiN以化學(xué)氣相沉積4支術(shù)(CVD )進(jìn)行沉積的內(nèi)連線 制作方法，能獲得較高的整體工藝品質(zhì)，除了覆蓋順形性(conformality)較 佳外，堆疊層的成膜阻值也在可接受范圍內(nèi)且成本也較便宜；然而，搭配 TiCU以PECVD進(jìn)行Ti沉積卻仍有堆疊層與硅基材反應(yīng)生成的鈦硅化合物 不夠均勻的問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種內(nèi)連線制作方法，在沉積導(dǎo)電層之前對半導(dǎo) 體基材進(jìn)行一次熱處理，以獲得較佳的接觸窗條件。
根據(jù)本發(fā)明，提出一種內(nèi)連線制作方法。首先，提供具有導(dǎo)電區(qū)域的半 導(dǎo)體基材。然后，形成具有接觸窗的介電層以覆蓋此半導(dǎo)體基材，且接觸窗暴露部分的導(dǎo)電區(qū)域。接著，對覆蓋有介電層的半導(dǎo)體基材進(jìn)行熱處理。最 后，形成導(dǎo)電層于介電層上。
根據(jù)本發(fā)明，另提出一種內(nèi)連線制作方法。首先，提供具有導(dǎo)電區(qū)域的 半導(dǎo)體基材。其次，形成具有接觸窗的介電層以覆蓋半導(dǎo)體基材，且接觸窗 暴露部分的導(dǎo)電區(qū)域。接著，對覆蓋有介電層的半導(dǎo)體基材進(jìn)行熱處理，用 以修復(fù)導(dǎo)電區(qū)域。再來，使用包含四氯化鈦的反應(yīng)氣體來形成含鈦的第一層 及含氮化鈦的第二層，第一層覆蓋接觸窗表面及導(dǎo)電區(qū)域，第二層覆蓋第一 層。然后，形成導(dǎo)電層覆蓋第二層。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附
圖，作詳細(xì)i^i明如下。


圖1為依照本發(fā)明的內(nèi)連線制作方法的流程圖；以及 圖2A 工藝剖面圖。
附圖標(biāo)記i兌明
200 210 221 223
半導(dǎo)體基材
介電層
阻障層
鈦硅化合物層
200A:導(dǎo)電區(qū)域 210C:接觸窗 222:黏著層 230:導(dǎo)電層
具體實(shí)施例方式
請參照圖1，為依照本發(fā)明的內(nèi)連線制作方法的流程圖。首先，在步驟 110中，提供具有導(dǎo)電區(qū)域的半導(dǎo)體基材。然后，在步驟120中，形成具有 接觸窗的介電層以覆蓋此半導(dǎo)體基材，且接觸窗暴露部分的導(dǎo)電區(qū)域。接著， 在步驟130中，對覆蓋有介電層的半導(dǎo)體基材進(jìn)行熱處理。最后，在步驟140 中，形成導(dǎo)電層于介電層上，導(dǎo)電層并透過接觸窗電性連接導(dǎo)電區(qū)域。
以下將以應(yīng)用于目前使用TiCl4的鴒局部內(nèi)連線制作方法為例進(jìn)一步具 體說明本發(fā)明的內(nèi)連線制作方法，但本領(lǐng)域技術(shù)人員當(dāng)可理解本發(fā)明可應(yīng)用 于任何集成電路中來改善接觸窗條件，以提升集成電路整體效能，也使得IC 工藝設(shè)計(jì)更具有彈性。請依序參解、圖2A 2D,分別為依照本發(fā)明優(yōu)選實(shí)施例的鎢局部內(nèi)連線 制作方法的工藝剖面圖。如圖2A所示，為步驟110中提供的具有導(dǎo)電區(qū)域 200A的半導(dǎo)體基材200。導(dǎo)電區(qū)域200A (以斜線部分表示)例如是對應(yīng)晶 體管元件的漏極或源極等摻雜區(qū)。半導(dǎo)體基材200例如包括多個(gè)晶體管元件 (未繪示)。
如圖2B所示，在步驟120中，形成具有接觸窗210C的介電層210以 覆蓋半導(dǎo)體基材200,且接觸窗210C暴露部分的導(dǎo)電區(qū)域200A。然而，此 時(shí)接觸窗210C內(nèi)可能留有一些無機(jī)或有機(jī)污染物，如工藝環(huán)境中的雜質(zhì)粒 子或光致抗蝕劑、蝕刻及圖案化過程中的殘余物或副產(chǎn)品(如聚合物)，甚 或基材的原生氧化物等等，且暴露的導(dǎo)電區(qū)域200A的表面結(jié)構(gòu)亦可能留有 蝕刻出接觸窗210C時(shí)所造成的不平整現(xiàn)象。而后續(xù)鈦硅化合物的成膜品質(zhì) 即相當(dāng)取決于導(dǎo)電區(qū)域200A的表面干凈平滑與否。
如圖2C所示，在步驟130中，對覆蓋有介電層210的半導(dǎo)體基材200 進(jìn)行熱處理。本實(shí)施例所使用的熱處理是以一般使用高溫爐管的退火處理 (annealing )為例作說明，使覆蓋有介電層210的半導(dǎo)體基材200在溫度450 至700。C之間的氮?dú)猸h(huán)境(流量約1至10 slm,壓力約1 atm)中進(jìn)行約20 分鐘至3小時(shí)左右的退火處理。在其他實(shí)施例中，熱處理也能使用溫度設(shè)定 較高的快速退火處理(Rapid Thermal Processing, RTP )。通過步驟130所進(jìn) 行的熱處理，即能有效除去前述"^妻觸窗210C內(nèi)對后續(xù)內(nèi)連線制作方法不利 的物質(zhì)，同時(shí)修復(fù)半導(dǎo)體基材200的表面結(jié)構(gòu)，使導(dǎo)電區(qū)域200A更干凈平 滑。
傳統(tǒng)的金屬化工藝在進(jìn)行導(dǎo)電層沉積步驟前，是利用氟化氫 (hydrogen-fluoride )或?qū)?yīng)的混合溶液去除半導(dǎo)體基材200表面的氧污染等 的預(yù)洗(pre-clean)步驟來使接觸窗210C盡可能達(dá)到適當(dāng)?shù)某练e環(huán)境條件。 然而，預(yù)洗步驟對于前述的不利物質(zhì)的清除作用相當(dāng)有限，且無法對導(dǎo)電區(qū) 域200A的表面結(jié)構(gòu)有所改善。因此，本發(fā)明是以一道熱處理步驟來達(dá)到更 佳的接觸窗條件。當(dāng)然，在進(jìn)行步驟140之前，也可再進(jìn)行一次預(yù)洗步驟。
如圖2D所示，在步驟140中，由步驟130獲得適當(dāng)?shù)慕佑|窗條件后， 能以濺射沉積方式形成所需的導(dǎo)電層230。于本實(shí)施例中，導(dǎo)電層230如前 述以包含鴒(tungsten, W)為例作說明。此外，如先前技術(shù)所述， 一般在導(dǎo) 電層230與接觸窗210C表面及導(dǎo)電區(qū)域200A之間，會先形成堆疊層，堆疊層包括含鈦的阻障層221及含氮化鈦的黏著層222,如圖2D所示。阻障 層221能利用包含TiCU與氫氣(H2)、氬氣(Ar)或氦氣(He)的反應(yīng)氣體 以等離子體輔助化學(xué)氣相沉積(PECVD)技術(shù)沉積而得，且形成阻障層221 的同時(shí)，反應(yīng)溫度可為450至650。C之間，4吏得沉積的Ti可同時(shí)與導(dǎo)電區(qū)域 200A反應(yīng)形成鈦硅化合物層223 (即TiSix),由此進(jìn)一步降低接觸電阻。都 著層222除了防止含鵠的導(dǎo)電層230剝落外，也保護(hù)底下阻障層221及鈦硅 化合物的結(jié)構(gòu)，避免Ti與導(dǎo)電層230反應(yīng)而劣化(poisoning )，并形成火山 狀突起物(volcano )。形成導(dǎo)電層230之后，可再進(jìn)行一般平坦化的研磨步 驟，此為本領(lǐng)域技術(shù)人員所能充分理解及運(yùn)用，在此遂不贅述。
其中，因上述鈦硅化合物的形成相當(dāng)快速，若接觸窗210C的開口尺寸 越小，接觸窗210C內(nèi)的不利物質(zhì)及導(dǎo)電區(qū)域200A的表面因素將對鈦硅化 合物的成膜品質(zhì)有越大影響，而半導(dǎo)體基材200的其他導(dǎo)電區(qū)域上所形成的 鈦硅化合物彼此之間的均勻度可能因而差異越大，使得半導(dǎo)體基材的元件特 性不穩(wěn)定(如接觸電阻值)，晶片成品率也大幅降低。然而，通過步驟130 中的熱處理，可使得半導(dǎo)體基材200上的所有接觸窗都能得到較佳的接觸窗 條件，并得到一致較佳的鈦硅化合物均勻度，而大幅提高晶體管元件的運(yùn)作 性能及產(chǎn)品成品率。由此，接觸窗尺寸能縮小至0.1um的層級而維持一定的 內(nèi)連線工藝品質(zhì)。
本發(fā)明上述實(shí)施例所披露的內(nèi)連線制作方法，是在沉積導(dǎo)電層之前對半 導(dǎo)體基材進(jìn)行一次熱處理，以獲得較佳的接觸窗條件。當(dāng)然，如前述，本發(fā) 明的內(nèi)連線制作方法可應(yīng)用于任何集成電路中來改善接觸窗條件，以提升集 成電路整體效能，也使得IC工藝裕度(process window)更有彈性。
綜上所述，雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然其并非用以限定本 發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)， 當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所 界定的為準(zhǔn)。
權(quán)利要求
1.一種內(nèi)連線制作方法，包括(a)提供具有導(dǎo)電區(qū)域的半導(dǎo)體基材；(b)形成具有接觸窗的介電層以覆蓋該半導(dǎo)體基材，且該接觸窗暴露部分的該導(dǎo)電區(qū)域；(c)對覆蓋有該介電層的該半導(dǎo)體基材進(jìn)行熱處理；以及(d)形成導(dǎo)電層于該介電層上。
2. 如權(quán)利要求1所述的內(nèi)連線制作方法，其中在步驟(b)及步驟(d)之間 還包括對該半導(dǎo)體基材進(jìn)行預(yù)洗步驟。
3. 如權(quán)利要求1所述的內(nèi)連線制作方法，其中在步驟(c)中，該熱處理 為退火處理或快速退火處理。
4. 如權(quán)利要求1所述的內(nèi)連線制作方法，其中在步驟(d)中，該導(dǎo)電層 的材料包含鴒。
5. 如權(quán)利要求1所述的內(nèi)連線制作方法，其中在步驟(c)及步驟(d)之間 還包括(cl)形成堆疊層以覆蓋該接觸窗表面及該導(dǎo)電區(qū)域。
6. 如權(quán)利要求5所述的內(nèi)連線制作方法，其中在步驟(d)中，該導(dǎo)電層 的材料包含鎢，該堆疊層包括含鈦的第一層及含氮化鈦的第二層，該第一層 位于該導(dǎo)電區(qū)域及該第二層之間。
7. 如權(quán)利要求6所述的內(nèi)連線制作方法，其中該制作方法還包括 形成鈦硅化合物層于該第 一層及該導(dǎo)電區(qū)域之間。
8. 如權(quán)利要求6所述的內(nèi)連線制作方法，其中在步驟(cl)中，使用包含 四氯化鈦的反應(yīng)氣體來形成該第 一層及該第二層。
9. 如權(quán)利要求8所述的內(nèi)連線制作方法，其中在步驟(cl)中，使用等離 子體輔助化學(xué)氣相沉積技術(shù)來形成該第 一層。
10. 如權(quán)利要求9所述的內(nèi)連線制作方法，其中形成該第一層的反應(yīng)氣 體還包含氫氣、氬氣或氦氣。
11. 如權(quán)利要求9所述的內(nèi)連線制作方法，其中形成該第一層的反應(yīng)溫 度約為450至650。C。
12. 如權(quán)利要求8所述的內(nèi)連線制作方法，其中在步驟(cl)中，使用化 學(xué)氣相沉積技術(shù)來形成該第二層。
13. 如權(quán)利要求1所述的內(nèi)連線制作方法，其中在步驟(d)中，該導(dǎo)電層通過該接觸窗電性連接該導(dǎo)電區(qū)域。
14. 如權(quán)利要求1所述的內(nèi)連線制作方法，其中在步驟(d)之后還包括 進(jìn)行研磨步驟。
15. —種內(nèi)連線制作方法，包括(a) 提供具有導(dǎo)電區(qū)域的半導(dǎo)體基材；(b) 形成具有接觸窗的介電層以覆蓋該半導(dǎo)體基材，且該接觸窗暴露部分 的該導(dǎo)電區(qū)域；(c) 對覆蓋有該介電層的該半導(dǎo)體基材進(jìn)行熱處理，用以修復(fù)該導(dǎo)電區(qū)域；(d) 使用包含四氯化鈦的反應(yīng)氣體來形成含鈦的第一層及含氮化鈦的第 二層，該第一層覆蓋該接觸窗表面及該導(dǎo)電區(qū)域，該第二層覆蓋該第一層； 以及(e) 形成導(dǎo)電層覆蓋該第二層。
16. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中在步驟(d)中，使用等 離子體輔助化學(xué)氣相沉積技術(shù)來形成該第 一層。
17. 如權(quán)利要求16所述的內(nèi)連線制作方法，其中形成該第一層的該反應(yīng) 氣體還包含氫氣、氬氣或氦氣。
18. 如權(quán)利要求16所述的內(nèi)連線制作方法，其中形成該第一層的反應(yīng)溫 度約為450至650°C。
19. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中在步驟(d)中，使用化 學(xué)氣相沉積技術(shù)來形成該第二層。
20. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中該制作方法還包括 形成鈦硅化合物層于該第一層及該導(dǎo)電區(qū)域之間。
21. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中在步驟(b)及步驟(d)之 間還包括對該半導(dǎo)體基材進(jìn)行預(yù)洗步驟。
22. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中在步驟(c)中，該熱處 理為退火處理或快速退火處理。
23. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中在步驟(e)中，該導(dǎo)電 層的材料包含鴒。
24. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中在步驟(e)中，該導(dǎo)電 層通過該接觸窗電性連接該導(dǎo)電區(qū)域。
25. 如權(quán)利要求15所述的內(nèi)連線制作方法，其中在步驟(e)之后還包括 進(jìn)行研磨步驟。
全文摘要
一種內(nèi)連線制作方法。首先，提供具有導(dǎo)電區(qū)域的半導(dǎo)體基材。然后，形成具有接觸窗的介電層以覆蓋此半導(dǎo)體基材，且接觸窗暴露部分的導(dǎo)電區(qū)域。接著，對覆蓋有介電層的半導(dǎo)體基材進(jìn)行熱處理。最后，形成導(dǎo)電層于介電層上。
文檔編號H01L21/768GK101315902SQ20081010880
公開日2008年12月3日 申請日期2008年5月26日 優(yōu)先權(quán)日2007年6月1日
發(fā)明者楊令武, 楊大弘, 蘇金達(dá), 陳光釗, 統(tǒng) 駱 申請人:旺宏電子股份有限公司