專利名稱：用于金屬柵極集成的柵極堆疊及柵極堆疊蝕刻順序的制作方法
技術領域：
本發(fā)明大體而言涉及半導體裝置及半導體裝置的制造，且更具體而言，涉及半導體裝置的金屬柵極堆疊結構的制造。
背景技術：
長期以來，人們一直在制造金屬氧化物硅(MOS)晶體管中使用由經(jīng)摻雜的多晶硅制成的晶體管柵電極。然而，隨著柵極及柵極介電質的尺寸的減小，使用經(jīng)摻雜的多晶硅柵極開始出現(xiàn)問題。多晶硅柵極只能容納有限量的摻雜劑。當裝置的柵電極承受偏壓從而使溝道反相時，此種限制可導致柵極與柵極介電質之間界面處的柵極載荷子耗盡。結果，柵極介電質的電氣厚度會顯著增大，從而使晶體管的性能特性變差，例如使驅動電流及開關速度降低。例如，在某些pMOS晶體管中，柵極介電質的電氣厚度可從積聚模式期間的約1.0納米增大至在反相模式期間的約1.8納米。多晶硅柵極的耗盡是一限制進一步按比例縮放MOS裝置的基本問題。
金屬柵極堆疊是一種用于替代多晶硅柵極的頗具吸引力的方式，這是因為其具有比經(jīng)摻雜的多晶硅柵極更大的載荷子供應源。金屬柵極堆疊具有一下部金屬層及一上部多晶硅層。當使金屬柵極堆疊反相時，在金屬柵極層與柵極介電質之間的界面處不存在明顯的載荷子耗盡。相應地，由于柵極堆疊的電氣厚度不會增大，因而晶體管性能不會變差。然而，用于在現(xiàn)有的半導體晶體管內(nèi)制作金屬柵極堆疊的制造工藝的集成一直非常麻煩。例如，考慮傳統(tǒng)的柵極制造工藝。此種工藝通常涉及到使用光刻技術將多晶硅層圖案化來形成一多晶硅柵極。
在多晶硅層上沉積一光阻劑層及下伏的無機減反射涂層(IARC)。將光阻劑層圖案化以界定柵極的周界，并隨后移除光阻劑，從而在多晶硅層上留下IARC。然后使用IARC作為一蝕刻掩模將多晶硅層圖案化以形成多晶硅柵極。然后，使用一濕蝕刻工藝(例如含有金屬移除劑的熱的磷酸溶液)來剝除IARC。如果使用相同的工藝來制作金屬柵極堆疊，會遇到非常大的問題。當然，可仍舊使用IARC作為蝕刻掩模來將多晶硅及金屬層圖案化以形成金屬柵極堆疊。然而，用于移除IARC的濕蝕刻工藝對金屬柵極堆疊中的金屬具有非常強的腐蝕性，從而會對柵極中的金屬部分造成明顯的底切。受到底切的金屬柵極層又會造成多種問題，包括柵極長度發(fā)生改變，對源極/漏極及淺結結構的界定較差、及在后續(xù)處理步驟過程中金屬柵極堆疊剝落的趨勢增大。相應地，在所屬領域中需要一種不會出現(xiàn)與傳統(tǒng)的柵極制作工藝相同的問題且仍易于并入一種半導體裝置制造方法中的工藝。

發(fā)明內(nèi)容
為解決現(xiàn)有技術的上述缺陷，本發(fā)明的一個實施例涉及一種用于為半導體裝置制作一金屬柵極堆疊的方法。所述方法包括在一位于一半導體襯底上的柵極介電層上沉積一金屬層。所述方法進一步包括在所述金屬層上形成一多晶硅層并在所述多晶硅層上形成一保護層。所述方法還包括在所述保護層上施加一無機減反射涂層。
另一實施例涉及一種金屬柵極堆疊前驅體結構。所述金屬柵極堆疊前驅體結構包括一上面具有一柵極介電層的襯底及一位于所述柵極介電層上的金屬層。所述金屬柵極堆疊前驅體結構還具有一位于所述金屬層上的多晶硅層。一保護層位于所述多晶硅層上且一無機減反射涂層位于所述保護層上。
又一實施例涉及一種制造一集成電路的方法。所述方法包括如上文所述在一有源裝置中形成一金屬柵極堆疊。所述集成電路的制造進一步包括將所述有源裝置連接至一條位于一個或多個位于所述有源裝置上的絕緣層上的互連金屬線，以形成一有效的集成電路。
上面概述了本發(fā)明的較佳的及替代的特征，以使所屬領域中的技術人員可更好地理解下文對本發(fā)明的詳細說明。下文所述的本發(fā)明的其他特征也可形成本發(fā)明權利要求書的標的物。所屬領域中的技術人員應了解，其可很容易地使用所揭示的概念及具體實施例作為基礎來設計或修改其他用于實現(xiàn)本發(fā)明相同目的的結構。所屬領域中的技術人員還應認識到，這些等價的構造并不背離本發(fā)明的范疇。


圖1顯示一根據(jù)本發(fā)明原理制成的金屬柵極堆疊前驅體結構；圖2A至2J顯示在一種根據(jù)本發(fā)明原理來形成半導體裝置的金屬柵極堆疊結構的方法中所選步驟的剖面圖；圖3A至3C顯示一種用于根據(jù)本發(fā)明原理制造集成電路的方法的剖面圖。
具體實施例方式
本發(fā)明提出使用一種非傳統(tǒng)工藝來形成半導體裝置中的金屬柵極堆疊結構。所述非傳統(tǒng)工藝的特征是提前剝除IARC、使用干化學蝕刻來剝除IARC、及在多晶硅層上形成一保護層。這些特征一同形成所述金屬柵極堆疊，同時避免了對柵極中金屬部分、以及對半導體裝置中其他組件的破壞。在將金屬層圖案化以形成金屬柵極堆疊中的金屬柵極層之前剝除IARC。在工藝流程中提前剝除IARC及使用干化學蝕刻來剝除IARC均有助于防止金屬柵極層受到底切。在所述工藝中將剝除步驟提前還有助于避免半導體襯底出現(xiàn)原本與干化學蝕刻方法相關聯(lián)的明顯的凹陷。位于多晶硅層與IARC之間的保護層用作一蝕刻掩模，從而防止在金屬層圖案化期間移除多晶硅層。
圖1中所示的本發(fā)明一實施例是一金屬柵極堆疊前驅體結構100。前驅體結構100可如下文所述經(jīng)過進一步處理來形成傳統(tǒng)半導體裝置101(包括例如pMOS及nMOS晶體管等MOS晶體管)中的金屬柵極堆疊。前驅體結構100包括一上面具有一柵極介電層110的襯底105。襯底105較佳為單晶硅，盡管也可使用其他半導體襯底。前驅體結構100進一步包括一位于柵極介電層110上的金屬層115、及一位于金屬層115上的多晶硅層120。如在圖1中所進一步顯示，前驅體結構100還具有一位于多晶硅層120上的保護層125、及一位于保護層125上的IARC 130。
可使用任何傳統(tǒng)的柵極絕緣材料作為柵極介電層110。在某些實例中，例如，柵極介電層110為二氧化硅。在其他實例中，柵極介電層110為高k介電材料，例如氧氮化鉿硅或二氧化鉿。更佳地，柵極介電質由氧氮化硅(SiON)制成。
出于多種原因，氧氮化硅柵極介電層110較佳位于二氧化硅柵極介電層上。氧氮化硅會阻止摻雜劑從金屬柵極堆疊的多晶硅部分向所述柵極介電層內(nèi)滲透。氧氮化硅柵極介電質的泄漏電流低于二氧化硅柵極介電質。此外，與二氧化硅柵極介電質相比，氧氮化硅柵極介電質具有更高的柵極電容，從而使等效的柵極氧化物厚度較小。
如所屬技術領域中的技術人員眾所周知，薄的柵極介電層110有益于改善半導體裝置的性能特性。例如，在某些較佳實施例中，柵極介電層110的厚度小于約2.0納米，且更佳地介于約0.8納米與約2.0納米之間。然而，薄的柵極介電層110也更易于在裝置制造過程中被無意間移除或受到破壞。作為一實例，用于剝除IARC 130的工藝也可顯著地移除柵極介電質、以及襯底105中的某些部分，結果造成凹陷。襯底105在金屬柵極堆疊100附近的凹陷將使裝置性能變差，這是由于半導體裝置的淺結與溝道區(qū)域之間的距離增大，致使驅動電流降低。在本發(fā)明中，如下文所進一步說明，通過在金屬柵極堆疊制作工藝中使IARC剝除比迄今所實施的工藝提前來避免出現(xiàn)這些不利的影響。
在某些較佳實施例中，多晶硅層120的厚度介于約50與約200納米之間，且金屬層的厚度介于約1與10納米之間。金屬層115較佳包含一種難熔金屬。對本發(fā)明而言，將難熔金屬定義為元素周期表中第4-6族及第4-6周期中的任何元素、以及鑭系及錒系中的元素。更佳地，所述金屬層是一種難熔金屬的氮化物或硅化物，例如氮化鈦。保護層125可為任一種比IARC 130更能耐受IARC剝除程序的移除的材料。當IARC 130是由例如氧氮化硅制成時，較佳使保護層125基本上不含氮。由于不含氮的保護層125可具有明顯低于氧氮化硅的蝕刻速率，因而用于進行IARC剝除的干化學蝕刻可選擇性地移除IARC 130，而使保護層125基本上完好無損。適用于保護層125的材料的實例包括碳化硅、且更佳地包括二氧化硅。二氧化硅保護層125具有易于通過傳統(tǒng)的濕蝕刻工藝(例如HF水溶液浴，其不會影響金屬柵極堆疊中所剩余的金屬層115)來移除的額外優(yōu)點。較佳地，保護層125的厚度足以在金屬層115的蝕刻過程中用作一蝕刻掩模并保護多晶硅層120免遭破壞。在某些較佳的實施例中，保護層的厚度介于約10與20納米之間，盡管其他厚度值也歸屬于本發(fā)明的范疇內(nèi)。此外，所屬技術領域的技術人員將了解如何調(diào)整保護層125的厚度以便在半導體裝置制造工藝過程期間仍可容易地移除保護層125、或者避免影響IARC 130的光學特性。
較佳地，IARC 130是由氧氮化硅制成。如所屬技術領域中的技術人員眾所周知，氧氮化硅是一種較佳的減反射性材料。例如，可通過調(diào)整IARC 130中硅、氧及氮的比例來調(diào)整氧氮化硅的光學特性以適合于不同的光刻工藝。在某些較佳實施例中，IARC 130的厚度介于約10與約50納米之間。
圖2A至2J顯示本發(fā)明的另一實施例，一種用于為半導體裝置205制作金屬柵極堆疊200的方法。圖2A至2J顯示一種根據(jù)本發(fā)明的原理的實例性方法中所選步驟的剖面圖。上文結合圖1所述的任一金屬柵極前驅體結構實施例均可用于圖2A至2J中所示的方法中，或者用于該方法的其他實施例中。
參見圖2A，其顯示在位于一半導體襯底220上的柵極介電層215上沉積一金屬層210之后所局部制成的金屬柵極堆疊200。在繼續(xù)參見圖2A的同時，圖2B繪示在金屬層210上形成一多晶硅層225、在多晶硅層225上形成一保護層230并在保護層230上施加IARC 235之后所局部制成的金屬柵極堆疊200?？墒褂萌我环N傳統(tǒng)方法來沉積金屬層210、柵極介電層215、及多晶硅層225、保護層230以及IARC 235。此種方法包括原子層沉積(ALD)、物理氣相沉積(PVD)、化學氣相沉積(CVD)、及旋涂、或者所屬技術領域中的技術人員眾所周知的其他程序。
例如，在其中柵極介電層215與IARC 235二者均由氧氮化硅制成的某些實施例中，可熱生長二氧化硅并隨后通過NH3退火或等離子體氮化工藝來進行氮化。當然，柵極介電層215與IARC 235中硅、氧及氮的比例可彼此迥異，以便適應柵極介電層215及IARC 235的不同功能。此外，可使用兩種完全不同的程序來形成柵極介電層215及IARC 235。
在繼續(xù)參見圖2B的同時，圖2C顯示在IARC 235上沉積一抗蝕劑層240之后所局部制成的金屬柵極堆疊200。在繼續(xù)參見圖2C的同時，圖2D顯示在將抗蝕劑層240圖案化以形成金屬柵極堆疊200的經(jīng)圖案化結構245之后所局部制成的金屬柵極堆疊200。所屬技術領域的技術人員將了解，可使用任意數(shù)量的傳統(tǒng)技術來進行圖案化。這些技術包括通常用于制作例如集成電路裝置、光學裝置、微機電(MEMS)裝置等等的微影工藝。在一種典型的微影工藝中，是界定一經(jīng)圖案化的結構并在一種也稱作抗蝕劑的能量敏感性材料中對其進行顯影。然后，使用所述經(jīng)圖案化結構作為一蝕刻掩模來將圖案轉移至抗蝕劑下面的一層材料上?？墒褂萌我鈹?shù)量的輻射源(例如可見光或紫外光)來實現(xiàn)圖案轉移。
現(xiàn)在參見圖2E，其顯示一使用經(jīng)圖案化結構245作為一掩模以提供IARC掩模250來蝕刻IARC 235之后所局部制成的金屬柵極堆疊200?？墒褂萌魏蝹鹘y(tǒng)工藝來移除IARC 235中不處于經(jīng)圖案化結構245下面的那些部分。在某些實施例中，較佳使用一種各向異性干化學蝕刻工藝(例如下文所進一步說明的工藝)來蝕刻IARC 235。
在繼續(xù)參見圖2E的同時，圖2F繪示在進行如下作業(yè)之后所局部制成的金屬柵極堆疊200移除經(jīng)圖案化結構245并使用IARC掩模250作為掩模來將保護層230及多晶硅層225圖案化以提供一在上面具有保護層掩模260的多晶硅柵極層255。在某些較佳實施例中，在一個步驟中，使用IARC掩模250作為一掩模來僅將保護層230圖案化，且在另一步驟中，使用IARC掩模250及經(jīng)圖案化的保護層掩模260作為掩模來將多晶硅層225圖案化。此種兩步驟式移除工藝可有利地避免在對保護層230進行圖案化期間使IARC掩模250受到侵蝕。
可使用任何傳統(tǒng)工藝來移除保護層230及多晶硅層225中未被IARC掩模250覆蓋的部分。如上文所述，保護層230及多晶硅層225既可在一個步驟中一同移除也可在單獨的步驟中分別移除。在某些其中保護層230包含二氧化硅的情形中，可使用濕HF蝕刻來實現(xiàn)對保護層230的圖案化。然而，更佳地，使用一種各向異性等離子體蝕刻工藝來實現(xiàn)對保護層230的圖案化，因為這有益于保持保護層掩模260的尺寸以由此界定所制成的金屬柵極堆疊200的尺寸。
在某些實施例中，也可使用一種等離子體蝕刻工藝將多晶硅層225圖案化。如所屬技術領域中的技術人員所熟知，使多晶硅的等離子體蝕刻工藝包含HBr、氧或其他元素可能較佳。在某些較佳實施例中，多晶硅層225的等離子體蝕刻工藝為一種多步驟式工藝，例如一有利于大塊地移除多晶硅的快速移除步驟、后隨一個或多個較慢的移除步驟。
在繼續(xù)參見圖2F的同時，圖2G顯示在剝除IARC掩模250以由此暴露出保護層掩模260之后所局部制成的金屬柵極堆疊200。較佳在使金屬層210基本上保持完好無損的同時剝除IARC掩模250，這是因為金屬層可保護下面的柵極介電層215及襯底不會因IARC剝除程序而出現(xiàn)凹陷。如上文所述，較佳使進行剝除所用的程序選擇性地移除IARC掩模250而不移除保護層掩模260，以使保護層掩模260基本上保持完好無損。
在某些實施例中，使用一種干化學蝕刻工藝來實施移除。作為一實例，所述干化學蝕刻工藝可包括在微波等離子體中混合氟碳化合物(例如四氟甲烷)、氧氣及氮氣。所屬技術領域中的技術人員將知道如何調(diào)整干化學蝕刻工藝的選擇性，以與對保護層掩模260的蝕刻速率相比，使對IARC掩模250的蝕刻速率更高。例如，在某些較佳實施例中，干化學蝕刻工藝具有一使IARC掩模250的蝕刻速率對保護層掩模260的蝕刻速率之比至少約為2∶1且更佳至少約為10∶1的選擇性蝕刻速率。盡管是根據(jù)選擇性地移除IARC掩模250來進行說明，然而應了解，也可使用基本相同的干化學蝕刻工藝來將圖2E中所示的IARC 235圖案化。
在繼續(xù)參見圖2G的同時，圖2H顯示在使用保護性掩模260作為蝕刻掩模將金屬層210圖案化從而提供一金屬柵極層265之后所局部制成的金屬柵極堆疊200。可使用任何傳統(tǒng)的蝕刻工藝來進行金屬圖案化。在某些較佳實施例中，使用一種等離子體蝕刻工藝，其包括一第一氬氣等離子體蝕刻并隨后使用鹵素干蝕刻化學品(例如HBr)來進行一第二等離子體蝕刻。當然，所屬技術領域中的技術人員將知道如何將金屬層蝕刻工藝調(diào)整成對金屬層210而不對柵極介電層215及襯底220具有足夠的選擇性，從而使襯底220不會出現(xiàn)明顯的凹陷。
在繼續(xù)參見圖2H的同時，圖2I顯示在使用一種對半導體襯底220、柵極介電層215及金屬柵極層265基本不具有腐蝕性的移除劑來移除保護層掩模260之后所局部制成的金屬柵極堆疊200。例如，在某些實例中，所述移除劑為一種濕蝕刻，例如HF浴。在某些其中保護層掩模260為二氧化硅的較佳實施例中，則稍后在半導體裝置制造中與一移除其他含二氧化硅的結構的步驟(例如使用濕蝕刻HF浴來移除覆蓋氧化層)一起實施對保護層掩模260的移除。
現(xiàn)在參見圖2J，其顯示在實施為完成半導體裝置205的制造所需的其他傳統(tǒng)處理步驟之后所局部制成的金屬柵極堆疊200。這些步驟包括將金屬柵極堆疊200用作一植入掩模來植入摻雜劑以利于形成源極結構265及漏極結構270、形成柵極側壁275、淺結280及淺溝道隔離結構285，以形成一有源裝置205。
本發(fā)明的又一實施例是一種制造集成電路的方法。圖3A至3C顯示一種根據(jù)本發(fā)明的原理制造一集成電路300的實例性方法的剖面圖。參見圖3A，此種制造方法包括在一位于一半導體襯底315上或半導體襯底315中的有源裝置310中形成一金屬柵極堆疊305?？墒褂蒙衔乃龅娜我环N工藝及結構來形成金屬柵極堆疊305。圖3B繪示在實施其他步驟以制成有源裝置310之后的集成電路300，所述其他步驟包括形成側壁320、淺結325、源極/漏極結構330、332、及淺溝道隔離結構335。
現(xiàn)在參見圖3C，其顯示在一個或多個位于有源裝置310上的絕緣層350中或絕緣層350上形成互連金屬線340之后的集成電路300。所屬技術領域中的一般技術人員將了解，該方法可進一步擴展至形成任意數(shù)量的額外互連線340，且還將了解如何將這些互連線340與有源裝置310相連以形成一有效的集成電路300。
盡管上文已對本發(fā)明進行了詳細說明，然而所屬技術領域中的一般技術人員應了解，可對其作出各種修改、替換及改動。
權利要求
1.一種為一半導體裝置制作一金屬柵極堆疊的方法，其包括在一位于一半導體襯底上的柵極介電層上沉積一金屬層；在所述金屬層上形成一多晶硅層；在所述多晶硅層上形成一保護層；及在所述保護層上施加一無機減反射涂層。
2.如權利要求1所述的方法，其中所述無機減反射涂層是氧氮化硅且所述保護層基本上不含氮。
3.如權利要求1所述的方法，其中所述保護層是二氧化硅。
4.如權利要求1所述的方法，其進一步包括使用所述無機減反射涂層作為一多晶硅蝕刻掩模對所述多晶硅層進行圖案化；及剝除所述無機減反射涂層以便暴露出所述保護層。
5.如權利要求4所述的方法，其中所述剝除包括一干化學蝕刻工藝。
6.如權利要求5所述的方法，其中所述干化學蝕刻工藝包括在一微波等離子體中混合氟碳化合物、氧氣及氮氣。
7.如權利要求5所述的方法，其中所述干化學蝕刻工藝具有一使所述無機減反射涂層相對于所述保護層至少約為2∶1的選擇性蝕刻速率。
8.如權利要求4所述的方法，其中所述保護層在所述無機減反射涂層剝除期間保持基本上完好無損。
9.如權利要求4所述的方法，其進一步包括使用所述保護層作為一金屬蝕刻掩模對所述金屬層進行圖案化。
10.如權利要求9所述的方法，其進一步包括使用一種對所述半導體襯底、所述柵極介電層、及所述金屬層基本上不具有腐蝕性的移除劑來移除所述保護層。
11.一種金屬柵極堆疊前驅體結構，其包括一上面具有一柵極介電層的襯底；一位于所述柵極介電層上的金屬層；一位于所述柵極介電層上的多晶硅層；一位于所述多晶硅層上的保護層；及一位于所述保護層上的無機減反射涂層。
12.如權利要求11所述的金屬柵極堆疊前驅體結構，其中所述保護層基本上不含氮。
13.如權利要求11所述的金屬柵極堆疊前驅體結構，其中所述保護層是二氧化硅。
14.如權利要求11所述的金屬柵極堆疊前驅體結構，其中所述保護層是碳化硅。
15.如權利要求11所述的金屬柵極堆疊前驅體結構，其中所述保護層為約10至20納米厚。
16.如權利要求11所述的金屬柵極堆疊前驅體結構，其中所述無機減反射涂層是氧氮化硅，所述柵極介電質是氧氮化硅，且所述金屬層包含一種難熔金屬。
17.如權利要求16所述的金屬柵極堆疊前驅體結構，其中所述金屬層是所述難熔金屬的一種硅化物或氮化物。
18.一種制造一集成電路的方法，其包括在一有源裝置中形成一金屬柵極堆疊，包括在一位于一半導體襯底上的柵極介電層上沉積一金屬層；在所述金屬層上形成一多晶硅層；在所述多晶硅層上形成一保護層；在所述保護層上施加一無機減反射涂層；及將所述有源裝置連接至一位于一個或多個絕緣層上的互連金屬線以形成一有效的集成電路，所述一個或多個絕緣層位于所述有源裝置上。
19.如權利要求18所述的方法，其中所述保護層在所述無機減反射涂層剝除期間保持基本上完好無損。
20.如權利要求18所述的方法，其中所述保護層是二氧化硅，所述減反射涂層是氧氮化硅，所述金屬層是TiN且所述柵極介電層是具有一介于約0.8與約2.0納米之間的厚度的氧氮化硅。
全文摘要
本發(fā)明在一實施例中提供一種為一半導體裝置(205)制作一金屬柵極堆疊(200)的方法。所述方法包括在一位于一半導體襯底(220)上的柵極介電層(215)上沉積一金屬層(210)。所述方法進一步包括在所述金屬層(210)上形成一多晶硅層(225)并在所述多晶硅層(225)上形成一保護層(230)。所述方法還包括在所述保護層(230)上施加一無機減反射涂層(235)。其他實施例包括一種金屬柵極堆疊前驅體結構及一種制造一集成電路的方法。
文檔編號H01L21/467GK1961429SQ200580017509
公開日2007年5月9日 申請日期2005年5月23日 優(yōu)先權日2004年6月2日
發(fā)明者馬克·R·維索凱 申請人:德州儀器公司