具有金屬柵極的半導(dǎo)體集成電路的制作方法
【專利摘要】本發(fā)明公開了一種制造半導(dǎo)體集成電路(IC)的方法。該方法包括：提供半導(dǎo)體襯底并在其中形成柵極溝槽。該方法還包括：用功函數(shù)(WF)金屬堆疊件部分地填充該柵極溝槽，并用偽填充材料(DFM)在該WF金屬堆疊件上方填充剩余的柵極溝槽。子?xùn)艠O溝槽通過在該柵極溝槽中回蝕該WF金屬堆疊件形成，并用絕緣保護(hù)層填充，從而在該柵極溝槽中形成絕緣區(qū)。DFM被完全去除，從而在該柵極溝槽中形成MG中心溝槽(MGCT)，其用填充金屬填充。本發(fā)明提供具有金屬柵極的半導(dǎo)體集成電路。
【專利說明】具有金屬柵極的半導(dǎo)體集成電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路，具體而言，涉及具有金屬柵極的半導(dǎo)體集成電路。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路(IC)產(chǎn)業(yè)經(jīng)歷了指數(shù)性增長。在IC設(shè)計(jì)和材料上的技術(shù)改進(jìn)產(chǎn)生了一代又一代的1C，其中，每一代都具有比前一代更小更復(fù)雜的電路。在IC的發(fā)展過程中，隨著幾何尺寸(即，可以使用制造工藝制造的最小元件(或線))的減小，功能密度(即，每芯片面積的互連器件的數(shù)目)普遍增大。
[0003]這種按比例縮小工藝通常通過提高生產(chǎn)效率以及降低相關(guān)成本提供收益。這種按比例縮小也提高了 IC加工和制造的復(fù)雜度。為了實(shí)現(xiàn)這些改進(jìn)，需要在IC加工和制造上的類似發(fā)展。例如，諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的半導(dǎo)體器件通過各種技術(shù)節(jié)點(diǎn)按比例縮小，高介電常數(shù)(HK)材料和金屬柵極(MG)通常被考慮形成用于場效應(yīng)晶體管(FET)的柵極堆疊件。在形成MG時(shí)發(fā)生集成問題，諸如需要使MG蝕刻工藝中的功函數(shù)(WF)金屬與填充金屬匹配。需要在這個(gè)領(lǐng)域有所改進(jìn)。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括:提供具有柵極溝槽的半導(dǎo)體襯底；用功函數(shù)(WF)金屬堆疊件部分填充所述柵極溝槽；在所述WF金屬堆疊件上方用偽填充材料(DFM)填充剩余的柵極溝槽；保留所述DFM的同時(shí)在所述柵極溝槽中形成子?xùn)艠O溝槽；用絕緣體保護(hù)層填充所述子?xùn)艠O溝槽，從而在所述柵極溝槽中形成絕緣區(qū)；完全去除所述DFM，從而在所述柵極溝槽的中心形成MG中心溝槽(MGCT);以及用填充金屬填充所述MGCT。
[0005]在上述方法中，其中，所述半導(dǎo)體襯底包括:位于所述半導(dǎo)體襯底上的界面層(IL);位于所述IL上方的高k(HK)介電層；以及作為所述柵極溝槽的側(cè)壁的側(cè)壁間隔件。
[0006]在上述方法中，其中，所述子?xùn)艠O溝槽通過蝕刻工藝形成，所述蝕刻工藝具有相對于所述DFM的蝕刻選擇性，其中，所述DFM在所述蝕刻工藝中至少部分地保持完好。
[0007]在上述方法中，其中，所述蝕刻工藝去除所述WF金屬堆疊件的一部分，從而形成具有自對準(zhǔn)特性的所述子?xùn)艠O溝槽。
[0008]在上述方法中，其中，所述DFM包括介電材料。
[0009]在上述方法中，其中，通過凹進(jìn)所述WF金屬堆疊件和所述HK介電層形成所述子?xùn)艠O溝槽。
[0010]在上述方法中，其中，通過凹進(jìn)所述WF金屬堆疊件，所述HK介電層以及所述側(cè)壁間隔件形成所述子?xùn)艠O溝槽。
[0011]在上述方法中，其中，控制所述子?xùn)艠O溝槽的深度(d)以達(dá)到器件性能的預(yù)定目標(biāo)。
[0012]在上述方法中，進(jìn)一步包括:在用所述絕緣體保護(hù)層填充所述子?xùn)艠O溝槽之后，使用化學(xué)機(jī)械拋光(CMP)去除所述絕緣體保護(hù)層的多余部分以暴露所述DFM的頂面。
[0013]在上述方法中，其中，所述絕緣體保護(hù)層包括與所述DFM相比具有基本上不同的蝕刻速率的材料。
[0014]在上述方法中，其中，通過回蝕工藝去除所述DFM，所述回蝕工藝具有相對于所述絕緣體保護(hù)層的蝕刻選擇性。
[0015]在上述方法中，進(jìn)一步包括:在用所述填充金屬填充所述MGCT之后，使用CMP去除多余的填充金屬以達(dá)到預(yù)定的填充金屬高度(h)。
[0016]根據(jù)本發(fā)明的另一方面，還提供了一種半導(dǎo)體集成電路(1C)，所述IC包括:半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的柵極介電堆疊件；在所述柵極介電堆疊件上方形成的金屬柵極(MG)堆疊件；其中，所述MG堆疊件具有被邊緣區(qū)域圍繞的中心區(qū)域；在所述MG堆疊件的中心區(qū)域的上部中形成的填充金屬；在所述MG堆疊件的邊緣區(qū)域的上部中形成的絕緣區(qū)；以及在所述MG堆疊件的中心區(qū)域和邊緣區(qū)域的下部中形成的功函數(shù)(WF)金屬堆疊件。
[0017]在上述IC中，其中，所述柵極介電堆疊件包括:位于所述半導(dǎo)體襯底上的界面層(IL);以及位于所述IL上方的高k (HK)介電層。
[0018]在上述IC中，進(jìn)一步包括:位于所述MG堆疊件和所述柵極介電堆疊件上的側(cè)壁間隔件。
[0019]根據(jù)本發(fā)明的又一方面，還提供了一種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括:提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成偽柵極；在所述偽柵極上形成側(cè)壁間隔件；去除所述偽柵極以形成柵極溝槽；用功函數(shù)(WF)金屬堆疊件部分地填充所述柵極溝槽；用偽填充材料(DFM)在所述WF金屬堆疊件上方填充剩余的柵極溝槽；在所述柵極溝槽中形成圍繞所述DFM的具有預(yù)定深度(d)的子?xùn)艠O溝槽；用絕緣體保護(hù)層填充所述子?xùn)艠O溝槽以在所述柵極溝槽中形成絕緣區(qū)；在所述絕緣區(qū)形成之后，從所述柵極溝槽完全去除所述DFM，從而在所述柵極溝槽中形成MG中心溝槽(MGCT);用填充金屬填充所述MGCT ;以及回蝕所述填充金屬至預(yù)定的金屬高度(h)。
[0020]在上述方法中，其中，所述DFM包括相對于所述WF金屬堆疊件的材料具有基本上不同的蝕刻速率的材料。
[0021 ] 在上述方法中，其中，在所述子?xùn)艠O溝槽的形成過程中，所述DFM保持相當(dāng)完好。
[0022]在上述方法中，其中，所述絕緣區(qū)由相對于所述DFM具有基本上不同的蝕刻速率的材料形成。
[0023]在上述方法中，其中，在所述DFM去除過程中，所述絕緣區(qū)保持完好。
【專利附圖】

【附圖說明】
[0024]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述將更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的討論，各種部件的規(guī)格可能被任意增大或縮小。
[0025]圖1是制造根據(jù)本發(fā)明的各方面所構(gòu)造的半導(dǎo)體集成電路(IC)的示例方法的流程圖。
[0026]圖2A至圖11是根據(jù)圖1所述的方法構(gòu)造的示例半導(dǎo)體集成電路(IC)在各個(gè)制造階段的截面圖。
【具體實(shí)施方式】
[0027]應(yīng)該理解，為了實(shí)施本發(fā)明的不同部件，以下公開提供了許多不同的實(shí)施例或示例。以下描述元件和布置的特定示例以簡化本公開。當(dāng)然這些僅僅是示例并不打算限定。此外，在以下描述中，在第二工藝之前實(shí)施第一工藝可能包括其中第二工藝在第一工藝之后立即實(shí)施的實(shí)施例，還可能包括其中額外的工藝可能在第一和第二工藝之間實(shí)施的實(shí)施例。為了簡單和清楚，各種部件可以按不同規(guī)格任意描繪。此外，在以下描述中，在第二部件上方或上形成第一部件可能包括其中第一部件和第二部件以直接接觸形成的實(shí)施例，還可能包括其中額外的部件可能在第一和第二部件之間形成的實(shí)施例，因此第一和第二部件可能并不直接接觸。
[0028]圖1是根據(jù)本發(fā)明各方面，制造一個(gè)或更多的半導(dǎo)體集成電路(IC)的方法100的一個(gè)實(shí)施例的流程圖。為了示例，以下根據(jù)圖2和圖11所示的半導(dǎo)體器件200，詳細(xì)討論所述方法100。
[0029]方法100通過提供半導(dǎo)體襯底210，開始于步驟102。半導(dǎo)體襯底210可以包括:硅，鍺，硅鍺，砷化鎵或者其他合適的半導(dǎo)體材料。或者，所述半導(dǎo)體襯底210可能包括外延層。進(jìn)一步地，半導(dǎo)體襯底210可能發(fā)生應(yīng)變以增強(qiáng)性能。此外，半導(dǎo)體襯底210可以包括:諸如埋介電層的絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)。再或者，半導(dǎo)體襯底210可以包括:諸如埋氧(BOX)層的埋介電層，其通過一種被稱為植氧分離(SMOX)技術(shù)的方法，晶圓接合，SEG，或者其他合適的方法形成。半導(dǎo)體襯底210還可以包括通過合適工藝形成的鰭狀場效應(yīng)晶體管(FinFET)的鰭結(jié)構(gòu)，諸如光刻圖案化工藝和蝕刻工藝。實(shí)際上，各種實(shí)施例可以包括任意各種各樣的襯底結(jié)構(gòu)和材料。
[0030]半導(dǎo)體襯底210還包括通過注入技術(shù)形成的各種摻雜區(qū)域(未顯示)。例如，半導(dǎo)體襯底210的一部分被摻雜以形成其中將制造η溝道器件的P型區(qū)域和P阱。類似的，半導(dǎo)體襯底210的另一部分被摻雜以形成其中將制造P溝道器件的N型區(qū)域和N阱。摻雜區(qū)域使用諸如硼或BF2的P型摻雜劑和/或諸如磷或砷的N型摻雜劑摻雜。摻雜區(qū)域可以直接在半導(dǎo)體襯底210上，以P阱結(jié)構(gòu)，或以N阱結(jié)構(gòu)，或以雙阱結(jié)構(gòu)，抑或用凸起結(jié)構(gòu)形成。
[0031]半導(dǎo)體襯底210還包括在襯底210中形成以分離各種器件的各種絕緣部件，諸如淺溝槽隔離(STI)。STI的形成可以包括:在半導(dǎo)體襯底210中蝕刻溝槽，用諸如氧化硅，氮化硅，或氧氮化硅的絕緣材料填充該溝槽，并使用化學(xué)機(jī)械拋光(CMP)去除過多的介電金屬層。
[0032]如圖2Α和2Β所示，方法100通過在半導(dǎo)體襯底210上形成柵極堆疊件230和側(cè)壁間隔件240繼續(xù)到步驟104。在一種實(shí)施例中，界面層(IL) 213，通過任何合適的方法，諸如原子層沉積(ALD)，化學(xué)汽相沉積CVD以及臭氧氧化，被沉積在半導(dǎo)體襯底210上。IL213包括氧化物，HfSiO以及氮氧化物。人們觀察到IL可以為某些HK介電柵極堆疊集成問題提供補(bǔ)救，諸如閾值電壓固定和降低載流子遷移率。IL213作為防止HK介電材料和襯底之間的不良界面反應(yīng)的擴(kuò)散阻擋也很重要。
[0033]在一個(gè)實(shí)施例中，使用了后HK方案。如圖2Α所示，諸如多晶硅的柵極材料220，通過本工藝中熟知的沉積技術(shù)，被放置在IL213上方?；蛘?，可以選擇性地形成非晶硅層，代替多晶硅層。柵極材料220可以被稱為偽柵極220，因?yàn)樵谙掠喂に囍校鼘⒈唤饘贃艠O(MG)替換。隨后，例如，在實(shí)施高熱預(yù)算工藝之后，形成HK介電層。
[0034]在另外一個(gè)實(shí)施例中，使用了先HK方案。如圖2B所示，HK介電層270被沉積在IL213上，之后將詳細(xì)描述，并且，所述偽柵極220被沉積在HK介電層270上。
[0035]此外，在偽柵極220上形成圖案化的硬掩模222。圖案化的硬掩模222包括氮化硅和/或氧化硅，或者光刻膠。圖案化的硬掩模222可以包括多層。圖案化的硬掩模222通過光刻工藝和蝕刻工藝圖案化。
[0036]通過使用圖案化的硬掩模222作為蝕刻掩模，應(yīng)用一種蝕刻工藝以形成柵極堆疊件230。蝕刻工藝包括:干蝕刻，濕蝕刻，或干蝕刻與濕蝕刻的組合。干蝕刻工藝可以實(shí)施含氟氣體(例如，CF4, SF6, CH2F2, CHF3,和 / 或 C2F6)，含氯氣體(例如，Cl2, CHCl3, CCl4,和 /或BCl3)，含溴氣體(例如，HBr和/或CHBR3)，含碘氣體，其他合適的氣體和/或等離子體，和/或這些的組合。蝕刻工藝可以包括多步驟蝕刻以獲得蝕刻選擇性，彈性以及需求的蝕刻輪廓。
[0037]如圖2A和2B所示，在柵極堆疊件230形成之后，側(cè)壁間隔件240在柵極堆疊件230的側(cè)壁上形成。側(cè)壁間隔件240可以包括諸如氧化硅，氮化硅，碳化硅，氮氧化硅，或這些的組合的介電材料。在一個(gè)實(shí)施例中，每個(gè)側(cè)壁間隔件240由多層或多個(gè)間隔件形成。例如，密封間隔件首先在柵極堆疊件230的側(cè)壁上形成，之后主間隔件在密封間隔件上形成。側(cè)壁間隔件240可以通過沉積和蝕刻工藝以傳統(tǒng)的方式形成。
[0038]方法100通過去除偽柵極220以形成柵極溝槽260繼續(xù)到步驟106。在一個(gè)實(shí)施例中，在去除偽柵極220之前，層間介電(ILD)層250在半導(dǎo)體襯底210上的柵極堆疊件230之間形成。ILD層250包括氧化硅，氮氧化物或者其他合適的材料。ILD層250包括單層或多層。ILD層250通過合適的技術(shù)形成，諸如CVD，ALD以及旋涂(SOG)。CMP工藝可以被應(yīng)用以去除過多的ILD層250，并將偽柵極220的上表面暴露給隨后的偽柵極去除工藝。
[0039]在本發(fā)明中，使用替換柵極(RPG)工藝方案。通常，在RPG工藝方案中，首先形成偽多晶硅柵極，而在實(shí)施高熱預(yù)算工藝之后，隨后被MG替換。在后HK方案的一個(gè)實(shí)施例中，偽柵極220被去除，以形成帶有側(cè)壁間隔件240作為其側(cè)壁的柵極溝槽260，如圖3A所示。在后HK方案的另外一個(gè)實(shí)施例中，IL213也被去除?；蛘?，在先HK方案的一個(gè)實(shí)施例中，偽柵極220被去除，而IL213和HK介電層270保留，如圖3B所示?？梢酝ㄟ^干蝕刻，濕蝕亥IJ，或干蝕刻與濕蝕刻的組合去除偽柵極220 (IL213和HK介電層270)。例如，濕蝕刻工藝可以包括暴露給含氫氧化物溶液(例如，氫氧化銨)，去離子水，和/或者其他合適的蝕刻劑溶液。
[0040]所述方法100通過在柵極溝槽260中形成功函數(shù)(WF)金屬堆疊件280繼續(xù)到步驟108。在后HK方案的一個(gè)實(shí)施例中，在諸如源極和漏極區(qū)域的形成過程中應(yīng)用高溫工藝之后，HK介電層270被沉積在IL213上。在后HK方案的另一個(gè)實(shí)施例中，如果IL213在之前的工藝步驟中被去除，首先沉積另一個(gè)IL層。HK介電層270可以包括LaO，A10, ZrO, TiO,Ta2O5, Y2O3, SrTiO3(STO)，BaTiO3 (BTO)，BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO,HfTiO, (Ba，Sr) TiO3(BST), Al2O3, Si3N4，氮氧化物(SiON)，或者其他合適的材料。HK介電層270通過合適的技術(shù)被沉積，諸如ALD，CVD,物理汽相沉積(PVD)，熱氧化，這些的組合，或者其他合適的技術(shù)。或者，在先HK方案的一個(gè)實(shí)施例中，HK介電層270在偽柵極220被沉積之前在步驟104中形成。此外，可以實(shí)施后HK介電層沉積退火以增強(qiáng)柵極電介質(zhì)中的濕氣控制。
[0041]如圖4所示，WF金屬堆疊件280通過在柵極溝槽260中填充WF金屬材料而形成(從現(xiàn)在開始，為了簡單，只示出后HK方案，因?yàn)殡S后的先HK方案中的工藝與后HK方案中的基本相似)。WF金屬堆疊件280可以包括單層層或多層，諸如WF層，襯層，潤濕層，以及粘附層。WF 金屬堆疊件 280 可以包括:Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru,Mo，WN,或任何合適的材料。WF金屬堆疊件280可以通過ALD，PVD, CVD,或者其他合適的工藝形成。在WF金屬堆疊件280形成之后,柵極溝槽260被部分填充。
[0042]如圖5所示，方法100通過在WF金屬堆疊件280的上方用偽填充材料(DFM) 290填充剩余的柵極溝槽260繼續(xù)到步驟110。在一個(gè)實(shí)施例中，DFM 290被設(shè)計(jì)成使用一種材料，使得該材料在隨后的WF金屬堆疊件回蝕工藝中相對于WF金屬堆疊件280的材料具有基本上不同的蝕刻速率，這些將在下文詳細(xì)描述。DFM 290可以包括絕緣材料,諸如氧化娃，氮化硅，氮氧化物，可流動的氧化物或者其他合適的材料。DFM 290通過合適的技術(shù)形成，諸如CVD，ALD以及旋涂玻璃法(SOG)。
[0043]如圖6所示，方法100通過反拋光DFM 290和WF金屬堆疊件280繼續(xù)到步驟112。CMP工藝可以被應(yīng)用以去除過多的DFM 290和WF金屬堆疊件280，從而為DFM 290和WF金屬堆疊件280以及ILD層250提供基本上平坦的頂面。CMP工藝可以包括一種原位CMP工藝或兩種分離的CMP工藝?；蛘撸珼FM 290首先通過干蝕刻，濕蝕刻，或干蝕刻與濕蝕刻的組合被回蝕，而CMP緊隨其后以回蝕WF金屬堆疊件280。
[0044]方法100通過在柵極溝槽260中形成圍繞DFM的子?xùn)艠O溝槽300繼續(xù)到步驟114。DFM在子?xùn)艠O溝槽300的形成過程中保持完好。在一個(gè)實(shí)施例中，如圖7所示，子?xùn)艠O溝槽300通過使WF金屬堆疊件280在柵極溝槽260中進(jìn)一步地凹進(jìn)形成。在另外一個(gè)實(shí)施例中，子?xùn)艠O溝槽300通過使WF金屬堆疊件280和HK介電層270 (未顯示)凹進(jìn)形成。在另外一個(gè)實(shí)施例中，子?xùn)艠O溝槽300通過使WF金屬堆疊件280，HK介電層270以及側(cè)壁間隔件240(未顯示)凹進(jìn)形成。子?xùn)艠O溝槽300的深度(d)被控制以達(dá)到半導(dǎo)體器件200性能的預(yù)定目標(biāo)。凹進(jìn)工藝可以被配置以具有相對于DFM 290基本上高的蝕刻選擇性。選擇性蝕刻包括干蝕刻，濕蝕刻，或干蝕刻與濕蝕刻的組合。借由蝕刻選擇性，子?xùn)艠O溝槽300可以形成為具有自對準(zhǔn)特性?；蛘?，子?xùn)艠O溝槽300也可以通過光刻法和蝕刻工藝形成。
[0045]如圖8所示，方法100通過在子?xùn)艠O溝槽300中填充絕緣體保護(hù)層310以形成絕緣區(qū)315繼續(xù)到步驟116。絕緣體保護(hù)層310包括氧化硅，氮化硅，碳化硅，氮氧化物或者其他合適的材料。絕緣體保護(hù)層310被配置為使得在隨后的去除DFM 290的蝕刻工藝中獲得相對于DFM 290的材料基本上不同的蝕刻速率，這將在下文具體描述。在一個(gè)實(shí)施例中，如圖9所示，CMP工藝被應(yīng)用，以去除多余的絕緣體保護(hù)層310，進(jìn)而為了隨后的蝕刻工藝暴露DFM 290的頂面。
[0046]如圖10所示，方法100通過完全去除DFM 290以在柵極溝槽260的中心形成MG中心溝槽(MGCT)320繼續(xù)到步驟118。在一個(gè)實(shí)施例中，蝕刻工藝被配置從而相對于WF金屬堆疊件280和絕緣體保護(hù)層310具有基本上高的DFM 290蝕刻選擇性。在DFM去除過程中，WF金屬堆疊件280和絕緣區(qū)315保持相當(dāng)完好。蝕刻完全去除DFM 290以形成MGCT320。選擇性蝕刻包括干蝕刻，濕蝕刻，或干蝕刻與濕蝕刻的組合。借由蝕刻選擇性，MGCT溝槽320可以形成為具有自對準(zhǔn)特性。在另外一個(gè)實(shí)施例中，以常規(guī)方式的圖案化和蝕刻工藝形成MGCT 320。MGCT 320在柵極溝槽260的中間形成，具有由WF金屬堆疊件280形成的下部和由絕緣區(qū)315形成的上部。
[0047]如圖11所示，方法100通過用填充金屬330填充MGCT 320繼續(xù)到步驟120。填充金屬330可以包括:鋁(Al)，銅(Cu)或鎢(W)，或者其他合適的傳導(dǎo)材料。填充金屬330通過ALD，PVD，CVD，或者其他合適的工藝沉積。如圖11所示，填充金屬330和WF金屬堆疊件280共同形成MG 350。此外，填充金屬330被回蝕到預(yù)定高度(h)以獲得柵極電阻的調(diào)整。在一個(gè)實(shí)施例中，金屬CMP工藝被應(yīng)用以去除多余的填充金屬330，進(jìn)而為填充金屬330，絕緣體保護(hù)層310以及ILD層250提供基本上平坦的頂面。因?yàn)镸G 350的頂面包括隔離區(qū)域315的頂面，金屬區(qū)域的數(shù)量在金屬CMP工藝中減少，而它導(dǎo)致CMP凹陷降低。MG 350在HK介電層270和IL213上方形成，被稱為柵極介電堆疊件。以具有被邊緣區(qū)域圍繞的中心區(qū)域的方式形成MG 350。其中，中心區(qū)域的上部由填充金屬330形成，邊緣區(qū)域的上部由絕緣區(qū)315形成，中心和邊緣區(qū)域的下部都由WF金屬堆疊件形成。
[0048]方法100可以進(jìn)一步包括通過合適的技術(shù)(諸如一次或多次的離子注入)形成源極/漏極(S/D)區(qū)域。S/D區(qū)域可以進(jìn)一步包括輕摻雜(LDD)和重?fù)诫s區(qū)域。在源極和漏極(S/D)區(qū)域形成之后，可以實(shí)施一次或更次的退火工藝。退火工藝可以包括快速熱退火(RTA)，激光退火，或者其他合適的退火工藝。在一個(gè)實(shí)施例中，S/D區(qū)域包括外延生長的半導(dǎo)體材料，從而為適當(dāng)?shù)膽?yīng)變作用形成應(yīng)變結(jié)構(gòu)，導(dǎo)致增強(qiáng)載流子遷移率。形成應(yīng)變結(jié)構(gòu)的方法包括應(yīng)用蝕刻工藝在半導(dǎo)體襯底210中形成凹槽，并在凹槽中外延生長晶體半導(dǎo)體材料。
[0049]方法100也可以進(jìn)一步包括形成多層互連。多層互連(未顯示)可以包括諸如常規(guī)通孔或接觸件的垂直互連件，和諸如金屬線的水平互連件。各種互連部件可以使用各種導(dǎo)電材料，包括銅，鎢和硅化物。在一個(gè)示例中，使用鑲嵌工藝以形成銅相關(guān)多層互連結(jié)構(gòu)。在另外一個(gè)實(shí)施例中，使用鎢以在接觸孔中形成鎢塞。
[0050]基于以上，可以看出本發(fā)明提供一種IC制造方法，該方法具有填充和去除偽填充材料(DFM)的方案。通過與DFM合作，WF金屬堆疊件的形成可以與填充金屬的形成分開。這顯著地放寬了 MG蝕刻中的工藝限制，諸如為了同時(shí)滿足IC器件性能和MG蝕刻工藝的需求，需要WF金屬和填充金屬的合適的匹配材料。該方法表現(xiàn)出在MG的形成中極大地降低了金屬CMP凹陷和WF金屬凹進(jìn)的失敗現(xiàn)象。MG通過該方法形成，該方法可調(diào)整填充金屬高度和WF金屬堆疊件高度，從而滿足器件性能的需求。
[0051]本發(fā)明提供許多不同的制造半導(dǎo)體IC的實(shí)施例，其在現(xiàn)有技術(shù)之上提供了一種或更多的改進(jìn)。在一個(gè)實(shí)施例中，制造半導(dǎo)體集成電路(IC)的方法包括:提供具有柵極溝槽的半導(dǎo)體襯底。該方法還包括:用功函數(shù)(WF)金屬堆疊件部分填充該柵極溝槽，用偽填充材料(DFM)在該WF金屬堆疊件上方填充剩余的柵極溝槽，在該柵極溝槽中形成圍繞DFM的子?xùn)艠O溝槽，用絕緣體保護(hù)層填充該子?xùn)艠O溝槽，以在該柵溝槽中形成絕緣區(qū)，隨后完全去除該DFM，以在該柵極溝槽中形成MG中心溝槽(MGCT)，并用填充金屬填充該MGCT。
[0052]在另外一個(gè)實(shí)施例中，通過本發(fā)明的方法制造的半導(dǎo)體IC包括半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成的柵極介電堆疊件，在該柵極介電堆疊件上方形成的金屬柵極(MG)堆疊件；其中，該MG堆疊件具有被邊緣區(qū)域圍繞的中心區(qū)域，在該MG堆疊件的中心區(qū)域的上部中形成的填充金屬，在該MG堆疊件的邊緣區(qū)域的上部中形成的絕緣區(qū)，以及在該MG堆疊件的中心和邊緣區(qū)域的下部形成的功函數(shù)(WF)金屬堆疊件。
[0053]在另外一個(gè)實(shí)施例中，制造半導(dǎo)體集成電路(IC)的方法包括提供半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成偽柵極，在該偽柵極上形成側(cè)壁間隔件，去除該偽柵極以形成柵極溝槽，用功函數(shù)(WF)金屬堆疊件部分地填充該柵極溝槽，用偽填充材料(DFM)在該WF金屬堆疊件上方填充剩余的柵極溝槽，去除WF金屬堆疊件的一部分，以在該柵極溝槽中形成具有預(yù)定深度(d)的子?xùn)艠O溝槽，用絕緣體保護(hù)層填充該子?xùn)艠O溝槽，以在該柵極溝槽中形成絕緣區(qū)，從該柵極溝槽中完全去除該DFM，以在該柵極溝槽中形成MG中心溝槽(MGCT)，并用填充金屬填充該MGCT ;以及回蝕該填充金屬到預(yù)定金屬高度(h)。
[0054]上面論述了若干實(shí)施例的特征，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
【權(quán)利要求】
1.一種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括: 提供具有柵極溝槽的半導(dǎo)體襯底； 用功函數(shù)(WF)金屬堆疊件部分填充所述柵極溝槽； 在所述WF金屬堆疊件上方用偽填充材料(DFM)填充剩余的柵極溝槽； 保留所述DFM的同時(shí)在所述柵極溝槽中形成子?xùn)艠O溝槽； 用絕緣體保護(hù)層填充所述子?xùn)艠O溝槽，從而在所述柵極溝槽中形成絕緣區(qū)； 完全去除所述DFM，從而在所述柵極溝槽的中心形成MG中心溝槽(MGCT);以及 用填充金屬填充所述MGCT。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述半導(dǎo)體襯底包括: 位于所述半導(dǎo)體襯底上的界面層(IL)； 位于所述IL上方的高k(HK)介電層；以及 作為所述柵極溝槽的側(cè)壁的側(cè)壁間隔件。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述子?xùn)艠O溝槽通過蝕刻工藝形成，所述蝕刻工藝具有相對于所述DFM的蝕刻選擇性，其中，所述DFM在所述蝕刻工藝中至少部分地保持完好。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述蝕刻工藝去除所述WF金屬堆疊件的一部分，從而形成具有自對準(zhǔn)特性的所述子?xùn)艠O溝槽。`
5.一種半導(dǎo)體集成電路(1C)，所述IC包括: 半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成的柵極介電堆疊件； 在所述柵極介電堆疊件上方形成的金屬柵極(MG)堆疊件；其中，所述MG堆疊件具有被邊緣區(qū)域圍繞的中心區(qū)域； 在所述MG堆疊件的中心區(qū)域的上部中形成的填充金屬； 在所述MG堆疊件的邊緣區(qū)域的上部中形成的絕緣區(qū)；以及 在所述MG堆疊件的中心區(qū)域和邊緣區(qū)域的下部中形成的功函數(shù)(WF)金屬堆疊件。
6.根據(jù)權(quán)利要求5所述的1C，其中，所述柵極介電堆疊件包括: 位于所述半導(dǎo)體襯底上的界面層(IL);以及 位于所述IL上方的高k(HK)介電層。
7.根據(jù)權(quán)利要求5所述的1C，進(jìn)一步包括: 位于所述MG堆疊件和所述柵極介電堆疊件上的側(cè)壁間隔件。
8.—種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成偽柵極； 在所述偽柵極上形成側(cè)壁間隔件； 去除所述偽柵極以形成柵極溝槽； 用功函數(shù)(WF)金屬堆疊件部分地填充所述柵極溝槽； 用偽填充材料(DFM)在所述WF金屬堆疊件上方填充剩余的柵極溝槽； 在所述柵極溝槽中形成圍繞所述DFM的具有預(yù)定深度(d)的子?xùn)艠O溝槽； 用絕緣體保護(hù)層填充所述子?xùn)艠O溝槽以在所述柵極溝槽中形成絕緣區(qū)；在所述絕緣區(qū)形成之后，從所述柵極溝槽完全去除所述DFM，從而在所述柵極溝槽中形成MG中心溝槽(MGCT)； 用填充金屬填充所述MGCT ；以及 回蝕所述填充金屬至預(yù)定的金屬高度(h)。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述DFM包括相對于所述WF金屬堆疊件的材料具有基本上不同的蝕刻速率的材料。
10.根據(jù)權(quán)利要求9所述的方法，其中，在所述子?xùn)艠O溝槽的形成過程中，所述DFM保持相當(dāng)完好。
【文檔編號】H01L29/423GK103578954SQ201210495541
【公開日】2014年2月12日 申請日期:2012年11月28日 優(yōu)先權(quán)日:2012年7月31日
【發(fā)明者】黃淵圣, 張銘慶, 陳昭成 申請人:臺灣積體電路制造股份有限公司