專利名稱：在soi晶片中包括凹陷的源/漏區(qū)的半導(dǎo)體制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體制造工藝領(lǐng)域，并且更具體地，屬于使用絕緣體上硅起始材料(starting material)的制造工藝領(lǐng)域。
背景技術(shù)：
在半導(dǎo)體制造工藝領(lǐng)域中，已經(jīng)使用絕緣體上硅(SOI)晶片來減小能夠影響器件性能的結(jié)電容。SOI晶片包括在底部氧化層上的薄的硅頂層。在薄頂層中形成晶體管導(dǎo)致很淺的源/漏區(qū)。盡管淺源/漏區(qū)對于減小結(jié)電容是希望的，但是它們也能夠顯現(xiàn)出以與晶體管串聯(lián)的外部電阻為特征的不希望的增加的阻抗效應(yīng)。抬高的源/漏區(qū)已經(jīng)用于處理后者的問題，在抬高的源/漏區(qū)中源/漏結(jié)構(gòu)基本上形成在原始晶片表面之上。然而，抬高的源/漏區(qū)增加了與晶體管柵極的疊加電容，并能產(chǎn)生電流群集(crowding)效應(yīng)。因此，希望結(jié)合相對厚的源/漏區(qū)來獲得SOI晶片的優(yōu)點(diǎn)而不致遇到抬高的源漏區(qū)的負(fù)面效應(yīng)且基本不增加工藝復(fù)雜性。


以示例的方式說明本發(fā)明，并且本發(fā)明不限于附圖，在附圖中相似的標(biāo)記表示類似的元件，其中圖1是絕緣體上硅晶片的局部截面圖；圖2描述根據(jù)本發(fā)明實施例在圖1的晶片上進(jìn)行的制造工藝，其中隔離結(jié)構(gòu)形成在SOI晶片的有源層中；圖3描述圖2之后的由有源層形成晶體管溝道結(jié)構(gòu)的工藝；圖4描述圖3之后的在晶體管溝道結(jié)構(gòu)上形成犧牲氧化層的工藝；圖5描述圖4之后的移除犧牲氧化層的工藝；圖6描述圖5之后的在晶體管溝道結(jié)構(gòu)上形成柵介質(zhì)的工藝；
圖7描述圖6之后的在柵介質(zhì)上形成導(dǎo)電層和帽蓋層的工藝；圖8描述圖7之后的刻蝕導(dǎo)電層和帽蓋層以形成柵電極的工藝；圖9描述圖8之后的在柵電極側(cè)壁上形成間隔壁(spacer)的工藝；圖10描述圖9之后的刻蝕柵介質(zhì)和晶體管溝道的暴露部分的工藝；圖11描述圖10之后的移除埋氧層(buried oxide layer)暴露部分的工藝；圖12描述圖11之后的進(jìn)行HF浸入以清洗晶片體和晶體管溝道的暴露部分的工藝；和圖13描述圖12之后的使用外延生長工藝形成凹陷的源/漏結(jié)構(gòu)的工藝。
技術(shù)人員可認(rèn)識到，附圖中的元件是出于簡化和清楚而說明的，并不必須按比例繪制。例如，附圖中一些元件的尺寸可以相對于其它元件被放大，以有助于提高對本發(fā)明實施例的理解。
具體實施例方式
通常來講，本發(fā)明構(gòu)思一種使用凹陷的源/漏結(jié)構(gòu)和SOI起始材料的半導(dǎo)體制造工藝。該凹陷的源/漏需要移除部分SOI埋氧(BOX)層。該BOX層的剩余部分在相鄰器件之間提供隔離。根據(jù)本發(fā)明，BOX層的選擇性移除不需要專門的光刻(即，掩膜)步驟。
現(xiàn)在參考附圖，圖1是用作本發(fā)明起始材料的SOI晶片101的局部截面圖。晶片101包括晶片體塊102、體塊102上的BOX層104和有源層106(有時稱作頂層106)。晶片體塊102優(yōu)選是半導(dǎo)體材料，例如硅。BOX層104優(yōu)選是厚度大約50nm的氧化硅層。有源層106優(yōu)選是半導(dǎo)體，例如硅或硅鍺。有源層106優(yōu)選為外延層并且優(yōu)選具有大約100nm的厚度。
現(xiàn)在參考圖2，在有源層106中形成隔離結(jié)構(gòu)110。所描述實施例的隔離結(jié)構(gòu)是由例如氧化硅的合適電介質(zhì)形成的淺溝槽隔離結(jié)構(gòu)。在所描述實施例中，隔離結(jié)構(gòu)110延伸整個通過有源層106與BOX層104接觸。當(dāng)作為凹陷的源/漏形成工藝的一部分刻蝕BOX層104的其它部分時，隔離結(jié)構(gòu)110掩蔽或保護(hù)BOX層104下面的部分。在隔離結(jié)構(gòu)110和BOX層104由相同材料(例如氧化硅)構(gòu)成的實施例中，隔離結(jié)構(gòu)110和BOX層104的刻蝕速率大體上相當(dāng)。在這種實施例中，為了確保隔離結(jié)構(gòu)110的厚度足以保護(hù)BOX層104下面的部分，隔離結(jié)構(gòu)110的厚度優(yōu)選以相當(dāng)大的余量超過BOX層104的厚度。在該優(yōu)選實施例中，隔離結(jié)構(gòu)110至少是BOX層104兩倍厚。
現(xiàn)在參考圖3，在一對隔離結(jié)構(gòu)110之間的BOX層104上形成晶體管溝道結(jié)構(gòu)107。在描述的實施例中，通過刻蝕或其它方式移除大部分頂層106，由頂層106形成晶體管溝道結(jié)構(gòu)107。用于形成晶體管溝道結(jié)構(gòu)107的刻蝕工藝優(yōu)選對隔離結(jié)構(gòu)110具有高選擇性，以使在形成晶體管溝道結(jié)構(gòu)107之后大部分隔離結(jié)構(gòu)110保留。在一實施例中，如圖3所示的晶體管溝道結(jié)構(gòu)107具有大約50nm的厚度。
現(xiàn)在參考圖4，在晶體管溝道結(jié)構(gòu)107上形成犧牲膜112。在晶體管結(jié)構(gòu)107是硅的實施例中，犧牲膜112優(yōu)選是熱生成的二氧化硅。在本實施例中，將認(rèn)識到，犧牲膜112在其形成時消耗了部分晶體管溝道結(jié)構(gòu)107。如半導(dǎo)體制造工藝領(lǐng)域中公知的那樣，犧牲膜112有利地消耗了在晶體管溝道結(jié)構(gòu)107上表面處晶體結(jié)構(gòu)中的缺陷。
現(xiàn)在參考圖5，移除犧牲膜112。在犧牲膜112是氧化硅的實施例中，可以使用例如將晶片101浸入HF溶液中的濕法刻蝕工藝，來實現(xiàn)移除該膜。在本實施例中，將認(rèn)識到，在犧牲膜移除期間移除部分隔離結(jié)構(gòu)110，以使所得到的晶體管溝道結(jié)構(gòu)107在其末端處不再與隔離結(jié)構(gòu)110接觸。
現(xiàn)在參考圖6，在晶體管溝道結(jié)構(gòu)107上形成柵介質(zhì)120。在一實施例中，柵介質(zhì)120為具有小于約30nm厚度的熱生成的氧化硅。在另一實施例中，柵介質(zhì)120是高介電常數(shù)電介質(zhì)，為了公開的目的，該柵介質(zhì)是介電常數(shù)高于氧化硅的介電常數(shù)(大約3.9)的任何電介質(zhì)。備選的合適的高介電常數(shù)電介質(zhì)包括金屬氧化物，例如HfO2。在高介電常數(shù)實施例中，柵介質(zhì)120的有效氧化物厚度(EOT)優(yōu)選小于約30nm。在某些實施例中，例如圖6中描述的實施例，柵介質(zhì)120形成在晶體管溝道結(jié)構(gòu)107所有的暴露出的表面上，包括越過和沿著晶體管溝道結(jié)構(gòu)107的側(cè)壁。
現(xiàn)在參考圖7，在柵介質(zhì)120上形成導(dǎo)電層130并在該導(dǎo)電層130上形成帽蓋層135。根據(jù)一實施例，導(dǎo)電層130為以常規(guī)方式例如硅烷熱分解形成的多晶硅。在本實施例中，導(dǎo)電層130可以根據(jù)公知工藝以原位或利用之后的離子注入工藝進(jìn)行重?fù)诫s。在另一實施例中，導(dǎo)電層130可由金屬材料例如鈦、鎢、鉭和合金及其化合物例如氮化鈦、硅化鉭和氮硅化鉭組成。
在一實施例中，帽蓋層135用于保護(hù)下面的導(dǎo)電層130，并在導(dǎo)電層130上提供抗反射涂層(ARC層)。(帽蓋層135也可以稱作ARC層135)。ARC層降低了在隨后淀積的光致抗蝕劑(未示出)暴露于輻射時出現(xiàn)的駐波圖形。在一適用于保護(hù)導(dǎo)電層130和提供ARC層的實施例中，帽蓋層135為氮化硅膜，其優(yōu)選具有約10到25nm的厚度。
現(xiàn)在參考圖8，使電層130和帽蓋層135圖形化以形成柵電極140。利用常規(guī)的光刻和刻蝕工藝實現(xiàn)導(dǎo)電層130和帽蓋層135的圖形化。柵電極140的側(cè)壁定義在柵電極140下面的晶體管溝道結(jié)構(gòu)107中的第一溝道區(qū)或繪制出的(drawn)溝道區(qū)143的邊界。繪制出的溝道區(qū)143的橫向尺寸(長度)優(yōu)選小于200nm。
現(xiàn)在參考圖9，在柵電極140的側(cè)壁上形成間隔壁結(jié)構(gòu)150。如眾所周知的，在晶片101上淀積保形膜(conformal film)并接著各向異性刻蝕該膜，實現(xiàn)間隔壁結(jié)構(gòu)150的形成。在這里柵電極140和側(cè)壁間隔壁150合起來稱作柵電極結(jié)構(gòu)155，或更簡單地，稱作柵結(jié)構(gòu)155。柵結(jié)構(gòu)155的橫向邊界定義比繪制出的溝道區(qū)143略寬的第二或有效溝道區(qū)145。有效溝道區(qū)145定義隨后形成的源/漏結(jié)構(gòu)的邊界。柵結(jié)構(gòu)155的形成使得位于有效溝道區(qū)145外部的部分柵介質(zhì)120和晶體管溝道結(jié)構(gòu)107露出。在某些實施例中，某些離子注入的形成可以先于形成間隔壁150進(jìn)行。這樣的注入包括半導(dǎo)體制造工藝中熟知的擴(kuò)展區(qū)注入、光暈(halo)注入等。
現(xiàn)在參考圖10，移除柵介質(zhì)120和溝道晶體管溝道結(jié)構(gòu)107的暴露部分(即柵介質(zhì)120和晶體管溝道結(jié)構(gòu)107不在柵電極140或間隔壁150下面的部分)。柵介質(zhì)120和晶體管溝道結(jié)構(gòu)107暴露部分的移除使得不在柵結(jié)構(gòu)155下面的部分BOX層104暴露。(本領(lǐng)域技術(shù)人員理解移除期間柵介質(zhì)120和晶體管溝道結(jié)構(gòu)107的一些凹割(undercutting))使用常規(guī)的氟基或氯基的，等離子輔助的干法刻蝕工藝執(zhí)行圖10中描述的刻蝕。圖10和圖9的比較揭示了圖10中的刻蝕工藝腐蝕隔離結(jié)構(gòu)110。在該優(yōu)選實施例中，隔離結(jié)構(gòu)剩余部分的厚度大于BOX層104的厚度，以使隔離結(jié)構(gòu)110將能夠在隨后BOX層104的刻蝕期間為隔離結(jié)構(gòu)110下面的部分BOX層104提供有效掩膜。圖10也描述了BOX層104的隔離部分105。BOX層104的隔離部分105包括隔離結(jié)構(gòu)110下面的部分BOX層105。隔離部分105代表在隨后電介質(zhì)刻蝕(將在下文說明)之后將剩余的部分BOX層104。由于遮蔽效應(yīng)，隔離部分105的橫向尺寸會有些大于隔離結(jié)構(gòu)110的橫向尺寸。
現(xiàn)在參考圖11，刻蝕BOX層104的暴露部分以使得下面部分的晶片體塊102暴露。在圖10所描述的刻蝕期間隔離結(jié)構(gòu)110的剩余部分的存在保護(hù)了BOX層104的隔離部分105免被刻蝕。在BOX層104的暴露部分的刻蝕之后，移除隔離結(jié)構(gòu)110，但是保留BOX層104的隔離部分105。BOX層104的隔離部分105將為要隨后形成的相鄰源/漏結(jié)構(gòu)提供物理和電學(xué)隔離。通過使用隔離結(jié)構(gòu)110來保護(hù)BOX層104的隔離部分105，所述工藝提供一種將BOX層104圖形化的方法，該方法不需要用于定義要被移除的BOX層104區(qū)域的光刻工藝。盡管形成隔離介質(zhì)110需要掩膜步驟，但是該掩膜步驟先于形成柵電極140執(zhí)行，并因此就其定位(registration)需求而言較少苛求。定義晶體管柵和源/漏區(qū)后形成的掩膜必須精確對準(zhǔn)，以防止對晶體管區(qū)域不期望的刻蝕。這種定位的問題在以存儲陣列為代表的密集間隔的設(shè)計中尤為重要。
盡管刻蝕柵介質(zhì)120和晶體管溝道結(jié)構(gòu)107暴露部分被描述為與BOX層104暴露部分的刻蝕區(qū)別開的工藝步驟，但是這些刻蝕工藝可以合并在單個刻蝕工藝中，其中該刻蝕工藝可以有多個階段，例如移除柵介質(zhì)120的第一階段、刻蝕晶體管溝道結(jié)構(gòu)107的第二階段和刻蝕BOX層104的第三階段。
現(xiàn)在參考圖12，進(jìn)行預(yù)備形成凹陷的源/漏結(jié)構(gòu)的清洗步驟。在該優(yōu)選實施例中，該清洗步驟包括HF浸入以移除晶片體塊102上表面上的任何殘留氧化物。還顯示出該HF浸入移除了一小部分的BOX層的隔離部分105。
現(xiàn)在參考圖13，形成凹陷的源/漏結(jié)構(gòu)160。凹陷的源/漏結(jié)構(gòu)160優(yōu)選為使用晶片體塊102作為籽晶熱生成(生長)的外延結(jié)構(gòu)。凹陷的源/漏結(jié)構(gòu)這樣命名是因為結(jié)構(gòu)的主要部分垂直地移位(凹陷)在原始BOX層104的上表面之下。使源/漏結(jié)構(gòu)凹陷有利地減少電流群集和與用于某些SOI技術(shù)中的抬高源/漏結(jié)構(gòu)有關(guān)的疊加電容。
在一實施例中凹陷的源/漏結(jié)構(gòu)160是硅結(jié)構(gòu)。在另一適合用于形成PMOS晶體管的實施例中，凹陷的源/漏結(jié)構(gòu)160是硅鍺、碳化硅、硅鍺碳(silicon germanium carbon)、原位摻雜的硅鍺、或另一合適的半導(dǎo)體材料。使用一次或多次深注入來實現(xiàn)凹陷的源/漏結(jié)構(gòu)160和它們下面的晶片體塊102之間的隔離。在本實施例中，深注入會在晶片體塊102中產(chǎn)生與源/漏結(jié)構(gòu)160的導(dǎo)電類型相反的導(dǎo)電類型。在某些實施例中，可能希望使用第一這種深注入來實現(xiàn)用于晶片PMOS區(qū)的這種結(jié)隔離和第二深注入來實現(xiàn)用于晶片NMOS區(qū)的結(jié)隔離。在另外的實施例中，晶片體塊102相對高的電阻可足以實現(xiàn)有效的電隔離。不管怎樣，凹陷的源/漏結(jié)構(gòu)160的形成使得形成晶體管100，其在適合連接至形成在晶片101中的其他這種晶體管時產(chǎn)生集成電路。
在前述的說明中，已經(jīng)參考具體的實施例對本發(fā)明進(jìn)行了說明。然而，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以進(jìn)行各種修改和變化而不脫離如下面的權(quán)利要求所述的本發(fā)明范圍。例如，盡管晶片體塊102被描述為包括硅，但是對于該晶片體也可使用包括砷化鎵和硅鍺的其它半導(dǎo)體材料塊。類似地，有源層106可以包括硅鍺等作為硅的替代物。盡管間隔壁結(jié)構(gòu)150被描述為氮化硅，但是間隔壁結(jié)構(gòu)150也可以包括附加材料，例如氮化硅和柵電極之間的薄氧化物層。相應(yīng)地，說明書和附圖被看作為解釋說明而不是限制性的，并且所有這種修改被包括在本發(fā)明的范圍內(nèi)。
根據(jù)具體的實施例上面已經(jīng)說明了本發(fā)明益處、其它優(yōu)點(diǎn)和問題解決方案。然而，這些益處、優(yōu)點(diǎn)、問題解決方案以及可以致使任何益處、優(yōu)點(diǎn)、解決方案發(fā)生或變得更加明顯的任何要件，都不被認(rèn)為是任何或所有權(quán)利要求的關(guān)鍵的、必要的或基本的特征或要件。正如這里使用的，術(shù)語“包括”、“包含”或其任何其它變化意圖覆蓋非排他性包含，以使得包括一系列要件的工藝、方法、產(chǎn)品或裝置不是僅包括這些要件，而是還可以包括對于這種工藝、方法、產(chǎn)品或裝置未明確列出的或固有的要件。
權(quán)利要求
1.一種半導(dǎo)體制造工藝，包括在絕緣體上硅(SOI)晶片的有源層中形成隔離溝槽結(jié)構(gòu)；通過相對于該隔離溝槽選擇性地刻蝕該有源層，薄化該有源層以形成溝道結(jié)構(gòu)；在該溝道結(jié)構(gòu)上形成柵介質(zhì)；在該柵介質(zhì)上形成柵結(jié)構(gòu)；使用該柵結(jié)構(gòu)作為掩膜，移除該柵介質(zhì)和下面的溝道結(jié)構(gòu)的暴露部分，以使該SOI晶片的埋氧(BOX)層的部分暴露；刻蝕穿過該BOX層的暴露部分至該SOI晶片襯底體塊的暴露部分，其中在所述刻蝕期間，在該BOX的隔離部分上的該隔離溝槽結(jié)構(gòu)的存在防止了該BOX的隔離部分被移除；及從該襯底體塊的暴露部分外延生長半導(dǎo)體源/漏結(jié)構(gòu)，其中相鄰的半導(dǎo)體源/漏結(jié)構(gòu)由該BOX層的隔離部分彼此隔離。
2.如權(quán)利要求1的方法，其中形成柵介質(zhì)包括熱生成氧化硅柵介質(zhì)。
3.如權(quán)利要求1的方法，其中形成柵介質(zhì)包括淀積高介電常數(shù)的柵介質(zhì)。
4.如權(quán)利要求1的方法，其中形成柵結(jié)構(gòu)包括通過以下步驟形成柵電極在該柵介質(zhì)上形成導(dǎo)電層；及在該導(dǎo)電層上形成抗反射涂層(ARC)；及將該導(dǎo)電層和該ARC圖形化以形成該柵電極。
5.如權(quán)利要求4的方法，其中該ARC包括氮化硅。
6.如權(quán)利要求5的方法，其中該導(dǎo)電部分包括多晶硅。
7.如權(quán)利要求5的方法，其中該導(dǎo)電部分包括金屬。
8.如權(quán)利要求3的方法，進(jìn)一步包括在該柵電極的側(cè)壁上形成介電間隔壁結(jié)構(gòu)。
9.如權(quán)利要求1的方法，其中外延生長半導(dǎo)體源/漏結(jié)構(gòu)包括外延生長硅源/漏結(jié)構(gòu)。
10.如權(quán)利要求1的方法，其中外延生長半導(dǎo)體源/漏結(jié)構(gòu)包括外延生長硅鍺源/漏結(jié)構(gòu)。
11.一種將絕緣體上硅(SOI)晶片的埋氧層(BOX)圖形化的方法，包括在該SOI晶片的有源層中形成介電隔離結(jié)構(gòu)，該隔離介電結(jié)構(gòu)在該BOX層的隔離部分上；在該BOX層上形成晶體管溝道結(jié)構(gòu)并在該溝道結(jié)構(gòu)上形成柵介質(zhì)；在該柵介質(zhì)上形成柵結(jié)構(gòu)；以及刻蝕穿過未被該柵結(jié)構(gòu)掩膜的部分該晶體管溝道結(jié)構(gòu)、柵介質(zhì)和BOX層，其中在所述刻蝕期間，該隔離結(jié)構(gòu)的存在防止了所述刻蝕將該BOX層的隔離部分移除。
12.如權(quán)利要求11的方法，其中該介電隔離結(jié)構(gòu)的厚度超過該BOX層的厚度。
13.如權(quán)利要求11的方法，其中形成晶體管溝道結(jié)構(gòu)包括刻蝕大部分的該有源層。
14.如權(quán)利要求11的方法，其中該柵介質(zhì)選自熱生成的二氧化硅和高介電常數(shù)材料。
15.如權(quán)利要求11的方法，其中形成該柵結(jié)構(gòu)包括淀積導(dǎo)電層，在該導(dǎo)電層上淀積介電帽蓋層，刻蝕該導(dǎo)電層和該介電帽蓋層以形成柵電極，以及在該柵電極的側(cè)壁上形成介電間隔壁。
16.一種使用絕緣體上硅(SOI)晶片形成具有凹陷的源/漏的晶體管的方法，該SOI晶片包括在襯底體塊上的埋氧(BOX)層上的有源層，該方法包括在該SOI晶片的有源層中形成隔離結(jié)構(gòu)，其中該隔離結(jié)構(gòu)延伸穿過該有源層至該BOX層；移除相鄰隔離溝槽之間的該有源層的上部，以形成晶體管溝道結(jié)構(gòu)；在該溝道結(jié)構(gòu)上形成柵介質(zhì)；在該柵介質(zhì)上形成柵結(jié)構(gòu)；及刻蝕穿過未被該柵結(jié)構(gòu)或該隔離溝槽掩膜的部分該柵介質(zhì)、溝道結(jié)構(gòu)和BOX層；以及從通過所述刻蝕而暴露的部分該襯底體塊外延生長源/漏結(jié)構(gòu)。
17.如權(quán)利要求16的方法，其中該源/漏結(jié)構(gòu)具有第一導(dǎo)電類型，且進(jìn)一步包括使用第二導(dǎo)電類型的雜質(zhì)進(jìn)行到該體塊襯底的深注入。
18.如權(quán)利要求16的方法，移除該有源層的上部包括刻蝕大部分該有源層。
19.如權(quán)利要求16的方法，其中形成該柵結(jié)構(gòu)包括形成柵電極和在該柵電極的側(cè)壁上形成介電間隔壁。
20.如權(quán)利要求16的方法，其中該隔離結(jié)構(gòu)和該BOX層都主要包括氧化硅，并且其中該隔離結(jié)構(gòu)的厚度防止該BOX層的隔離部分在所述刻蝕期間被刻蝕。
全文摘要
本發(fā)明提供一種在絕緣體上硅(SOI)晶片(101)中形成具有凹陷的源/漏的晶體管的方法，其包括在晶片的有源層中形成隔離結(jié)構(gòu)(110)，其中該隔離結(jié)構(gòu)優(yōu)選延伸通過該有源層至晶片的BOX層(104)。移除該有源層的上部以形成晶體管溝道結(jié)構(gòu)。在該溝道結(jié)構(gòu)上(143，145)形成柵介質(zhì)(120)，并在該柵介質(zhì)上形成柵結(jié)構(gòu)(140)。執(zhí)行通過柵介質(zhì)的暴露部分、溝道結(jié)構(gòu)和BOX層的刻蝕，然后從襯底體塊(102)的暴露部分外延生長源/漏結(jié)構(gòu)(160)。該隔離結(jié)構(gòu)和BOX都主要包括氧化硅，并且該隔離結(jié)構(gòu)的厚度防止部分的BOX層被刻蝕。
文檔編號H01R25/00GK101076924SQ200580042556
公開日2007年11月21日 申請日期2005年11月30日 優(yōu)先權(quán)日2005年1月3日
發(fā)明者翁-耶·希恩, 布萊恩·J·古爾斯比, 比希-安·阮, 西恩·T·阮, 塔布·A·斯蒂芬斯 申請人:飛思卡爾半導(dǎo)體公司