專利名稱：無電敷鍍用于基于硫族化物的存儲器件的金屬帽的制作方法
技術領域：
本發(fā)明涉及電化學沉積領域，并且更具體地涉及一種在導電互連上無電敷鍍金屬帽的方法，以及包含這種結構的基于硫族化物的存儲器件。
背景技術：
集成電路的性能特性和可靠性變得更加取決于用于在集成電路或芯片上的各半導體器件之間傳送電信號的通路和互連的結構和屬性。集成電路制造的進展已經造成密度、典型芯片上含有的半導體器件的數量以及速度的提高。但是互連結構和形成技術尚未如此迅速地發(fā)展，因而對于集成電路的信號速度日益變成是一種限制。
當今的高性能集成電路典型地具有多個金屬導線層。這些金屬層通過相對厚的、諸如二氧化硅的絕緣材料層隔開。制造穿過這些絕緣層的通路以實現金屬線間的連接。通常希望使金屬導線盡可能地保持為平面以避免金屬線上的過度應力。在覆蓋第一金屬墊或線的絕緣層中通常使用填充通路的鎢金屬塞，從而使疊置的膜保持在絕緣層的平面表面上。如果沒有這個塞，該疊置膜必然沉入到通路中從而和下伏的第一金屬接觸。
通常使鈦(Ti)層和下伏的第一金屬相接觸以充當用于相繼的鎢觸點的粘附層。接著通常利用化學汽相沉積(CVD)過程通過沉積鎢金屬填充通路。當要填充縱橫比為高的通路時，沉積過程期間沉積在通路側壁上的鎢可能緊壓開口，留下埋在通路內的稱為“鎖眼(keyhole)”的孔隙。當去掉CVD沉積過程中產生的過量鎢時(通常利用化學-機械平面化(CMP)過程)，這些埋入的“鎖眼”可能張開，從而在通路的頂部留下暴露的孔隙。這些孔隙負面地影響其它層的相繼形成以及各層之間的電氣連接。
從而，現有技術中仍然需要一種提供對半導體器件的相繼各層的制造過程產生良好電氣連接的金屬填充、縱橫比為高的通路的過程。
本發(fā)明滿足這種需要，提供一種在導電塞、通路或互連上形成金屬帽以便覆蓋或填充該塞、通路或互連中的鎖眼并且對該半導體器件中的相繼層提供良好電氣接觸的方法。最好用鈷、銀、銅、金、鎳、鈀、鉑或它們的合金形成該金屬帽。最好通過例如在鎢塞或互連上進行金屬的無電沉積來形成該金屬帽。本發(fā)明還公開了采用這種金屬帽結構的基于硫族化物的存儲器件。
更具體地，依據本發(fā)明的一個方面，提供一種在基于硫族化物的存儲器件中的導電互連上形成金屬帽的方法，該方法包括在基片上形成第一導電材料層，以及在該第一導電材料和該基片上沉積絕緣層。在該絕緣層上形成開口以便暴露該第一導電材料的至少一部分，并且在該絕緣層上和該開口內沉積第二導電材料。去掉該第二導電材料的一些部分以在該開口內形成導電區(qū)，并且該導電區(qū)在該開口內凹入到低于該絕緣層的上表面的水平。在該開口內的凹入導電區(qū)之上形成第三導電材料的帽。在該帽上沉積硫族化物材料，并且在該硫族化物材料上沉積導電材料以形成存儲器件。
該第三導電材料是從由鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金構成的組中選擇的。最好通過無電鍍沉積形成該第三導電材料的帽。當采用無電鍍沉積過程時，可任選在無電鍍沉積該第三導電材料之前活化該凹入導電區(qū)的表面。
在本發(fā)明的另一實施例中，提供一種在基于硫族化物的存儲器件中的導電互連上形成金屬帽的方法，該方法包括在基片上設置絕緣層，該絕緣層具有位于其中的開口并且該開口暴露該基片上的第一導電材料的至少一部分。在該絕緣層之上并在該開口內設置第二導電材料。去掉該第二導電材料的一些部分以形成該開口內的導電區(qū)，并且該開口內該導電區(qū)凹入到低于該絕緣層的上表面的水平。在該開口內的該凹入導電區(qū)上形成第三導電材料的帽。該第三導電材料最好從由鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇。在該帽上沉積基于硫族化物的存儲單元材料堆，并在該硫族化物堆上沉積導電材料。
在本發(fā)明的另一實施例中，提供一種在基于硫族化物的存儲器件中的導電互連上形成金屬帽的方法，該方法包括在基片上設置絕緣層，該絕緣層具有位于其中的開口并且該開口暴露該基片上的第一導電材料的至少一部分。在該絕緣層上并且在該開口內設置第二導電材料。去掉該第二導電材料的一些部分以形成該開口內的導電區(qū)，并且該開口內該導電區(qū)凹入到低于該絕緣層的上表面的水平。在該凹入的導電區(qū)上形成鈷材料的帽。在該帽上沉積基于硫族化物的存儲單元材料堆，并在該硫族化物堆上沉積導電材料。
在本發(fā)明的再一實施例中，提供一種在基于硫族化物的存儲器件中的鎢互連之上形成金屬帽的方法，該方法包括形成凹入到絕緣層里的開口內的鎢互連，以及通過金屬的無電沉積在該凹入的鎢層之上形成金屬帽。該金屬最好是從鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇的。
在本發(fā)明的再一實施例中，提供一種用于為半導體電路形成導電金屬互連的方法，該方法包括提供具上形成有半導體器件的半導體結構；在該半導體結構之上形成絕緣層；以及在該絕緣層中形成進入到該半導體結構的溝道。該溝道基本上用鎢填充，并且該鎢凹入到低于該絕緣層的上表面的水平。在該凹入的鎢上無電沉積金屬帽。該金屬帽最好包括從由鈷、銀、金、銅、鎳、鈀、鉑和它們的合金組成的組中選擇的金屬。
在本發(fā)明的再一實施例中，提供一種用于基于硫族化物的存儲器件的導電互連，該導電互連包括半導體基片上的其中具有開口的絕緣層；該開口中的凹入鎢層；以及該鎢層上的無電沉積的金屬帽。該金屬帽最好包括由從鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇的金屬。該帽上是基于硫族化物的存儲單元材料堆，并且該硫族化物堆之上是導電材料。
在本發(fā)明的再一實施例中，提供一種基于處理器的系統(tǒng)，其包括處理器以及和該處理器耦接的基于硫族化物的存儲器件。該基于硫族化物的存儲器件包括半導體基片上的其中具有開口的絕緣層；該開口中的凹入鎢層；以及該鎢層上的無電沉積的金屬帽。該金屬帽最好包括從由鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇的金屬。該帽之上是基于硫族化物的存儲單元材料堆，并且該硫族化物堆上是導電材料。
從而，本發(fā)明的特征是提供一種在導電塞、通路或互連上形成金屬帽的方法，以便既保護該導電塞、通路或互連，又對該半導體器件中的相繼各層提供良好的電氣接觸。本發(fā)明的特征還在于提供一種采用該金屬帽結構的基于硫族化物的存儲器件。從下面的連同附圖一起提供的詳細說明，本發(fā)明的這些以及其它的特征和優(yōu)點會變得更清楚，其中各附圖示意說明本發(fā)明的各示范實施例。


圖1是依據本發(fā)明的一實施例的部分加工的基于硫族化物的存儲器件的一部分的示例剖視圖，該器件包括基片表面上的各金屬層；圖2是包含著該基片的表面之上的絕緣層的部分加工的基于硫族化物的存儲器件的一部分的剖視圖；圖3是包含著在該絕緣層中形成的開口的部分加工的基于硫族化物的存儲器件的一部分的剖視圖；圖4是包含著任選的共形粘附層的部分加工的基于硫族化物的存儲器件的一部分的剖視圖；圖5是包含著填充絕緣層里的開口的導電材料的部分加工的基于硫族化物的存儲器件的一部分的剖視圖；圖6是其中去掉過量的導電材料的部分加工的基于硫族化物的存儲器件的一部分的剖視圖；圖7是其中使該導電材料的表面凹入到低于該絕緣層的上表面的部分加工的基于硫族化物的存儲器件的一部分的剖視圖；圖8是包含著位于填充開口的該導電材料上的導電材料帽的部分加工的基于硫族化物的存儲器件的一部分的剖視圖；圖9是部分加工的基于硫族化物的存儲器件的一部分的剖視圖，其中基于硫族化物的存儲單元材料堆位于該帽上，并且另一層導電材料位于該基于硫族化物的存儲單元堆之上；以及圖10示出依據本發(fā)明其它實施例的帶有一個或更多基于硫族化物的存儲器件的處理器系統(tǒng)。
具體實施例方式
應注意，本文說明的加工步驟和結構不構成制造集成電路的完整加工流程?？梢越Y合現有技術中采用的各種集成電路加工技術實踐本發(fā)明的各實施例。由此，通常的實用加工步驟僅當它們對于理解本發(fā)明為必須時才包含在本文的說明中。
本文所使用的術語“基片”可以包括任何帶有暴露的半導體表面的基于半導體的結構。該術語包括這樣的結構，例如硅，絕緣硅(silicon-on insulator，SOI)，藍寶石硅(silicon-on sappire，SOS)，攙雜的和不攙雜的半導體，通過半導體基底支持的外延硅層，以及其它半導體結構。半導體不必是基于硅的。半導體可以是硅鍺或者是鍺。當本文中提及“基片”時，可能已經應用了先前的加工步驟，以在基半導體或基底之中或之上形成區(qū)或結。如本文中使用那樣，術語“之上”意味著在下伏層或基底的一個表面上形成。
現參照各附圖，各圖中用類似的附圖標記代表類似的部分，圖1至9說明一種加工基于硫族化物的存儲器件的方法的示范實施例，該存儲器件具有至少一個含有金屬帽的互連。在形成集成電路結構10之后開始該過程。但是，也可以在集成電路加工的任何階段應用該過程。出于化的目的，本發(fā)明的該實施例是參照上金屬化層說明的。
圖1至9示意說明部分加工的集成電路結構10，該結構10具有底基片11以及用13集體表示的多個已加工的層。通過常規(guī)技術在該電路結構上形成一系列的導電區(qū)21，這些導電區(qū)電氣上和該電路中下面的一個或多個層或器件連接。盡管沒有示出，應理解，集成電路結構10可以包括在基底11之上層13中加工的晶體管、電容器、字線、位線、有源區(qū)等等。
如圖2中所示，在結構10之上設置絕緣層20。絕緣層20最好包括四乙氧硅烷(TEOS)或者是其它介質材料，例如硼磷硅玻璃(BPSG)、硼硅酸鹽玻璃(BSG)、或者其它不導電氧化物(攙雜或不攙雜)、氮化物和氮氧化合物。本身可以由多層形成的絕緣層20厚度最好從約5000埃到約20,000埃。如圖3中所示，在將和結構10的最上部分中設置的導電區(qū)21電連接的互連位置上至少設置一些開口22。
再次參照圖3，在絕緣層20中圖案化并蝕刻多個開口，例如互連溝道22。開口22對齊以暴露導電區(qū)21的部分。如圖4中所示，在結構10的表面之上沉積可任選的粘附層24，從而它共形地覆蓋絕緣層20并且作為互連溝道22的襯里(line)。可以象現有技術上常規(guī)那樣，采用可任選的粘附層24以改進導電區(qū)21以及隨后沉積的導電材料之間的結合。取決于制造器件所使用的材料，也存在著其中不需要粘附層24的實例。
可任選的粘附層24最好由諸如鈦(Ti)的難熔金屬形成。如圖4中所示，在一實施例中，可以利用物理汽相沉積(PVD)、化學汽相沉積(CVD)或原子層沉積(ALD)來沉積可任選的薄Ti膜24。但是，該粘附層可以采用任何適當的材料，例如氮化鎢、鎢鉭、氮化鉭硅(tantalum silicon nitride)、或其它三元化合物?？扇芜x的粘附層24的厚度最好在約100埃到約500埃之間，并且約為200埃厚更好。
現參照圖5，在結構10之上以及互連溝道22之中形成最好包括鎢的導電互連材料?？梢岳矛F有技術中的任何常規(guī)技術，例如包括CVD或ALD技術形成導電互連30。這二種技術產生溝道22的共形填充。但是，取決于這些溝道的縱橫比和寬度，這些共形沉積技術可能在鎢塞內形成鎖眼。互連30典型地具有約1000埃到約5000埃的厚度，并且厚度約為2000埃最好。現在參照圖6，從導電互連30去掉過量材料。典型地，利用現有技術中公知的化學-機械平面化(CMP)技術去掉這些材料。希望大致在絕緣層20的上表面的水平處停止對過度材料的去除。
現參照圖7，進一步平面化或過拋光導電互連30以形成低于絕緣層20的上表面25適當距離的凹部或凹口?？梢圆捎冒既朐摶ミB材料的任何適當方法。例如，可以選擇性地過拋光、化學機械地平面化、濕蝕刻或干蝕刻導電互連30以使互連材料凹退到溝道22之內并低于絕緣層20的表面。典型地，最好是從約200埃到約500埃的凹口。
在一實施例中，可能任選地活性化互連材料30的凹入表面，以使該表面對于隨后的金屬敷鍍是選擇性的。但是，在一些實施例中，本領域技術人員會意識到這種表面活性化不是必需的?？梢岳萌舾杉夹g實現表面活性化。最好通過對無電敷鍍現有技術中已知的活性化溶液例如氯化鈀溶液暴露該表面來活性化該表面。取決于所選擇的特定活性化溶液，典型的表面暴露時間從大約十秒到大約兩分鐘。
現參照圖8，接著利用無電敷鍍過程選擇性地把金屬沉積在該凹口中。凹口中形成的金屬層可以包括任何與該半導體結構中的相鄰材料相容的適當金屬。該金屬層最好包括鈷、銀、金、銅、鎳、鈀、鉑或它們的合金。該金屬包括由鈷尤佳，因為鈷是容易得到的，并且它提供創(chuàng)建用于相繼加工的較光滑表面的細粒結構。
最好形成厚度從約200埃到約500埃的金屬帽。通過控制這種帽的敷鍍速率，可以產生和絕緣層20的上表面大致共平面的帽。當在基片之上敷鍍過量的金屬時，可以通過常規(guī)處理方法去掉該過量，例如使圖8中示出的結構平面化以便如圖所示把該金屬層分隔成各個金屬帽40。接著可以進一步加工圖8的結構以形成功能電路。
如圖9中所示，通過在絕緣層20以及金屬帽40之上沉積適當的硫族化物材料堆50來形成存儲器件。可以從諸如Ge3Se7Ge4Se6的硫族化玻璃形成該硫族化物材料，在存在外加電壓的情況下，這種玻璃中能形成用于擴散金屬離子例如銀的導電路徑。在硫族化物堆50之上沉積第二導電電極60以便完成該存儲器件的形成。在Moore和Gilton的美國6,348,365號專利中示出一種非易失性存儲器件的例子。對于“堆”，其意思是一層或多層硫族玻璃材料，包含對于形成存儲單元是足夠的擴散金屬離子。
現參照圖10，圖中示出其中包含集成電路448的典型基于硫族化物的存儲器系統(tǒng)400。集成電路448采用根據本發(fā)明的一個或更多的實施例加工的導電互連和基于硫族化物的存儲器。諸如計算機系統(tǒng)的處理器系統(tǒng)通常包括諸如微處理器的中央處理器(CPU)、數字信號處理器或其它可編程數字邏輯器件，其在總線452上與輸入/輸出(I/O)部件446通信。集成電路448中的基于硫族化物的存儲器典型地通過存儲器控制器在總線452上與該系統(tǒng)通信。
在計算機系統(tǒng)的情況下，該系統(tǒng)可以包括外圍設備例如軟盤驅動器454和光盤(CD)ROM驅動器456，它們也在總線452上與CPU444通信。集成電路448可以包括一個或更多的導電互連和基于硫族化物的存儲器件。如果希望，可以在單個集成電路中使集成電路448和處理器例如CPU 444組合。其它可以包含基于硫族化物存儲器件的部件和系統(tǒng)的例子包括鐘、電視、蜂窩電話、汽車、飛機等。
本領域技術人員清楚，在不背離本發(fā)明的范圍下可以做出各種改變，其中本發(fā)明的范圍不受說明書和附圖中說明的特定實施例的限制，而只是由附后權利要求書的范圍限制。
權利要求
1.一種在基于硫族化物的存儲器件中的導電互連之上形成金屬帽的方法，該方法包括在基片之上形成第一導電材料層，在所述第一導電材料和所述基片之上沉積絕緣層，在所述絕緣層中形成開口以便暴露所述第一導電材料的至少一部分，在所述絕緣層之上以及在所述開口內沉積第二層電材料，去掉所述第二導電材料的一些部分以在所述開口內形成導電區(qū)，在所述開口內使所述導電區(qū)凹入到低于所述絕緣層的上表面的水平，在所述開口內的該凹入導電區(qū)之上形成第三導電材料的帽，其中所述第三導電材料是從由鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇的，在所述帽之上沉積基于硫族化物的存儲單元材料堆，以及在所述硫族化物堆之上沉積導電材料。
2.權利要求1所述的方法，其中所述第三導電材料帽是通過無電敷鍍形成的。
3.權利要求2所述的方法，包括活性化該凹入導電區(qū)的表面。
4.權利要求1所述的方法，其中所述第三導電材料包括鈷。
5.權利要求1所述的方法，其中所述第二導電材料包括鎢。
6.權利要求1所述的方法，包括在沉積所述第二導電材料之前在所述開口中沉積難熔金屬層或難熔金屬氮化物層的步驟。
7.權利要求6所述的方法，其中所述難熔金屬包括鈦。
8.權利要求6所述的方法，其中所述難熔金屬氮化物包括氮化鈦。
9.權利要求1所述的方法，包括去掉所述帽的一些部分以使所述帽平面化。
10.權利要求1所述的方法，其中把所述帽形成為具有從約200埃到約500埃的厚度。
11.權利要求1所述的方法，其中所述絕緣層是從由硼磷酸硅玻璃、四乙氧硅烷玻璃以及氮化硅組成的組中選擇的。
12.一種用于基于硫族化物的存儲器件的導電互連，該導電互連包括半導體基片上的其中具有開口的絕緣層；所述開口中的凹入鎢層；所述鎢層上的無電沉積的金屬帽，所述金屬帽包括從由鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇的金屬；所述帽之上的基于硫族化物的存儲單元材料堆；以及所述硫族化物堆之上的導電材料。
13.權利要求12所述的導電互連，其中所述金屬包括鈷。
14.權利要求12所述的導電互連，其中平面化所述金屬帽以使其和所述絕緣層的上表面共平面。
15.一種基于處理器的系統(tǒng)，包括處理器以及與所述處理器耦接的基于硫族化物的存儲器件的組合，所述基于硫族化物的存儲器件包括半導體基片上的其中具有開口的絕緣層；所述開口中的凹入鎢層；所述鎢層上的無電沉積的金屬帽，所述金屬帽包括由從鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇的金屬；所述帽之上的基于硫族化物的存儲單元材料堆；以及所述硫族化物堆之上的導電材料。
16.權利要求15所述的系統(tǒng)，其中所述金屬包括鈷。
17.權利要求15所述的系統(tǒng)，其中平面化所述金屬帽以使其和所述絕緣層的上表面共平面。
全文摘要
提供一種在基于硫族化物的存儲器件中的導電互連上形成金屬帽的方法，包括在基片(10)上形成第一導電材料層(21)，在該第一導電材料和該基片上沉積絕緣層(20)，在該絕緣層中形成開口(22)以便暴露該第一導電材料的至少一部分，在該絕緣層上以及該開口內沉積第二導電材料(30)，去掉該第二導電材料的一些部分以在該開口內形成導電區(qū)，在該開口內使該導電區(qū)凹入到低于該絕緣層的上表面的水平，在該開口內的凹入導電區(qū)上形成第三導電材料的帽(40)，該第三導電材料是從由鈷、銀、金、銅、鎳、鈀、鉑以及它們的合金組成的組中選擇的，在該帽上沉積基于硫族化物的存儲單元材料堆(50)，以及在該硫族化物堆上沉積導電材料(60)。
文檔編號H01L45/00GK101080825SQ200580042763
公開日2007年11月28日 申請日期2005年10月18日 優(yōu)先權日2004年11月3日
發(fā)明者帕特麗夏·C·埃勒肯斯, 約翰·T·默爾, 里塔·J·克雷恩 申請人:微米技術公司