專利名稱：減小相變存儲器加熱電極面積的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種減小相變存儲器加熱電極面積的方法，具體地說是一種通過在較大尺寸的柱狀加熱電極上制備具有絕緣性質(zhì)的量子點，從而減小加熱電極的實際有效面積，減小加熱電極與相變材料的接觸面積，提高加熱電流密度。從而就避免了直接制備納米加熱電極(100nm以下)的困難，降低制造成本，更重要的是降低了相變存儲器的功耗。屬于微電子學(xué)中納米材料的制備工藝與電學(xué)表征領(lǐng)域。
背景技術(shù)：
在目前的新型存儲技術(shù)中，基于硫系半導(dǎo)體材料的相變存儲器(chalcogenide based RAM，C-RAM)具有成本低，速度快，存儲密度高，制造簡單且與當前的CMOS(互補金屬-氧化物-半導(dǎo)體)集成電路工藝兼容性好的突出優(yōu)點，受到世界范圍的廣泛關(guān)注。此外，C-RAM具有抗輻照(抗總劑量的能力大于1Mrad(Si))、耐高低溫(-55-125℃)、抗強振動、抗電子干擾等性能，在國防和航空航天領(lǐng)域有重要的應(yīng)用前景。自2003年起，國際半導(dǎo)體工業(yè)協(xié)會一直認為相變存儲器最有可能取代目前的SRAM(靜態(tài)隨機存取存儲器)、DRAM(動態(tài)隨機存取存儲器)和FLASH存儲器(閃速存儲器)等當今主流產(chǎn)品而成為未來存儲器主流產(chǎn)品的下一代半導(dǎo)體存儲器件，最近美國空間理事會發(fā)表申明認為C-RAM技術(shù)是高安全高可靠計算機芯片材料的突破，該存儲技術(shù)的研究為戰(zhàn)用計算機芯片提供前所未有的保障，該技術(shù)可能會引發(fā)計算機的一次革命性的變革。
目前國際上主要的電子和半導(dǎo)體公司都在致力于C-RAM的研制。主要研究單位有Ovonyx、Intel、Samsung、IBM、Bayer、ST Micron、AMD、Panasonic、Sony、Philips、British Areospace、Hitachi和Macronix等。2005年5月份，美國IBM、德國英飛凌科技、臺灣旺宏電子(Macronix International)宣布聯(lián)合研究開發(fā)相變存儲器，派遣20～25名技術(shù)人員專門參與此項研究。3家公司分別提供各自擅長的技術(shù)進行研究，具體來說，就是將把IBM擁有的有關(guān)材料以及物理特性的基礎(chǔ)研究能力，英飛凌擁有的各種內(nèi)存產(chǎn)品的研究、開發(fā)和量產(chǎn)技術(shù)能力，以及旺宏電子的非揮發(fā)性內(nèi)存技術(shù)能力集成到這項研究中。
針對目前C-RAM快速發(fā)展的現(xiàn)狀，要想盡快實現(xiàn)其實用化、產(chǎn)業(yè)化，達到“更快、更小、更冷”的目標，C-RAM器件尺寸必需進一步縮小，器件中相變材料發(fā)生相變區(qū)域的尺寸和加熱電極尺寸進一步縮小，達到深亞微米以致納米量級，從而降低硫系材料發(fā)生相變所需的電流/電壓，降低相變存儲器單元的功耗。
目前制備相變存儲器加熱電極的方法多般是利用各種刻蝕的方法在介質(zhì)襯底上制備出小孔洞，然后填充相變材料或者電極材料。例如利用電子束曝光和反應(yīng)離子刻蝕技術(shù)在介質(zhì)層上制備出納米小孔，然后用磁控濺射W的方法在小孔中填充加熱電極材料(如W、Pt等)，再經(jīng)過拋光形成納米電極。但是當小孔的直徑在200nm以下時，在其中填充W或其它加熱材料比較困難，W等材料往往只是堆積在孔口，很難進入孔中，孔內(nèi)存在有很多空洞，導(dǎo)致接觸不良甚至斷路。另外，要獲得100nm直徑以下的孔洞，本身也比較困難，孔洞越小，制作起來越麻煩，制造成本也越高。本發(fā)明就是針對如何克服微納加工技術(shù)的困難和降低制造成本，實現(xiàn)減小相變存儲器納米加熱電極實際面積而提出的一種簡單、實用的新方法。

發(fā)明內(nèi)容
本發(fā)明提供一種減小相變存儲器加熱電極面積的制備方法。針對目前納米級孔洞內(nèi)填充金屬材料(W、Pt)的困難和進一步減小加熱電極面積而降低功耗的目標，提出的一種減小加熱電極面積的方法。首先通過微納加工技術(shù)，在長有SiO2或其它介質(zhì)的襯底上制備較大尺寸(200-500nm)的孔洞，接著利用CVD或PVD技術(shù)在該孔洞中填充金屬加熱材料(W等具有一定電阻率的金屬材料)，填滿后進行化學(xué)機械拋光(CMP)，從而形成柱狀電極。本發(fā)明的創(chuàng)新點在于利用在較大直徑的柱狀加熱電極上覆蓋一層分散的絕緣的量子點的方法，達到減小加熱電極面積從而降低器件功耗的目的，既避免了小尺寸納米孔洞的填充電極材料的困難，又可降低制作小尺寸電極的成本。同時本發(fā)明不僅僅適用于解決如何減小相變存儲器納米加熱電極的問題，同樣適用于其它電子器件特別是納電子器件所需的小尺寸納米電極的制備，具有很大的實用價值。
本發(fā)明的主要工藝步驟如下(a)利用高真空磁控濺射方法在Si襯底或其它襯底上淀積一層底電極，在底電極上原位濺射生長200nm-500nm厚的SiO2、SiNx、Al2O3、ZrO2等介質(zhì)層中的一種；(b)在上述介質(zhì)層上利用電子束曝光、反應(yīng)離子刻蝕技術(shù)或當前的亞微米CM0S工藝制備納米孔洞，孔洞的直徑在200nm-500nm，孔洞穿過介質(zhì)層，孔洞底部與底電極相連；(c)利用磁控濺射或PVD工藝在步驟(b)制出的小孔內(nèi)填充電阻率為10-4-10-2歐姆厘米的材料；(d)孔洞中填滿電阻率為10-4-10-2歐姆厘米的材料之后，采用化學(xué)機械拋光(CMP)技術(shù)，將小孔外的材料去除，得到柱狀電極；(e)在上述帶有柱狀電極的襯底上利用CVD或PVD的工藝方法制備一定大小和密度的量子點；譬如利用SiH4和Ar的混合氣體在等離子體增強化學(xué)氣相淀積(PECVD)系統(tǒng)中制備半導(dǎo)體Si量子點，然后在O2氣氛下氧化成SiO2量子點，量子點的大小5～10nm，密度1010-1011/cm2。由于分散的絕緣體對柱狀加熱電極的覆蓋，柱狀加熱電極的實際有效面積大大減??；(f)或者在上述帶有柱狀電極的襯底上利用電子束蒸發(fā)的方法制備金屬量子點，如W、Al量子點等，大小為3～5nm，密度為1010/cm2；然后將分散的金屬量子點氧化形成分散的絕緣體量子點。由于分散的絕緣體量子點對柱狀加熱電極的覆蓋，柱狀加熱電極的實際有效面積大大減??；(g)在上述柱狀電極的襯底上制備相變材料、絕熱材料和上電極材料，通過剝離或者刻蝕的方法形成相變存儲器器件單元陣列；(h)將上述具有柱狀加熱電極的相變存儲器器件單元連接到電學(xué)測量系統(tǒng)中，進行相變存儲器器件單元的寫、擦、讀操作，研究其存儲特性和疲勞特性，研究其電流-電壓(I-V)特性、電阻-點流(R-I)特性、電流-時間(I-t)特性等，相變電流小于0.1mA，相變前后阻值相差一個量級以上。
所述的襯底材料無限制，可以是常用的Si片，GaAs等半導(dǎo)體材料，也可以是石英玻璃，陶瓷基片等介質(zhì)材料或金屬材料。
所述的底電極不受限制，可以是鋁、銅等常用的導(dǎo)體材料，其厚度為200-400nm。
所述的介質(zhì)材料為常用的SiO2、SiNx、Al2O3、ZrO2等材料；所述的介質(zhì)層上的孔洞可以用電子束曝光和反應(yīng)離子刻蝕法或當前的亞微米CMOS工藝手段獲得。
所述的加熱電極的材料為W等具有一定電阻率(10-4-10-2歐姆厘米)的材料，甚至可以在W等電極上再接著沉積一層幾個納米厚的高電阻率的加熱材料如TiN、TiW、TiAlN等，從而提高加熱效果，降低操作電流。
所述的量子點可以是經(jīng)氧化后能夠形成絕緣體的所有半導(dǎo)體量子點(如Si量子點、Ge量子點等，然后氧化形成絕緣的SiO2、GeO2量子點等)；所述的量子點也可以是經(jīng)氧化后能夠形成絕緣體的所有金屬量子點(如Al量子點、Zr量子點等，然后氧化形成絕緣的Al2O3、Zr2O3量子點等)。
所述的量子點可以直接在柱狀電極上制備絕緣材料的量子點(如SiO2、ZrO2、GeO2或Al2O3等)；所述的剝離方法是是先在帶有柱狀加熱電極的襯底表面涂敷一層光刻膠，然后通過陰光刻版曝光后露出柱狀納米電極區(qū)域，其它地方有光刻膠，長完相變材料后用丙酮將柱狀電極區(qū)域以外的光刻膠連同光刻膠上的相變材料一同去除，最后只剩下電極區(qū)域的相變材料。在剝離后的電極區(qū)域的相變材料上，再覆蓋一層絕熱材料，最后引出上電極，形成相變存儲器器件單元結(jié)構(gòu)或其陣列。
所述的刻蝕的方法是在帶有柱狀電極的襯底上相繼制備相變材料、絕熱材料和上電極材料，通過甩膠、陽光刻版曝光的方法，從而將柱狀電極區(qū)域用光刻膠保護起來，然后利用反應(yīng)離子刻蝕或其它刻蝕方法去除柱狀電極以外的上電極材料、絕熱材料和相變材料，形成相變存儲器器件單元。
綜上所述，本發(fā)明提供了一種簡單、實用的小尺寸相變存儲器納米加熱電極的制備方法，本發(fā)明同樣適用于其它需要用到納米電極的器件。


圖1襯底上依次生長介質(zhì)材料、底電極和絕熱材料后的剖面結(jié)構(gòu)示意圖。
圖2在絕熱材料上形成孔洞后的剖面結(jié)構(gòu)示意圖。
圖3在圖2所示的孔洞中填充加熱電極材料后的剖面結(jié)構(gòu)示意圖。
圖4在孔洞中填滿加熱電極材料后制備絕緣量子點的結(jié)構(gòu)示意圖。
圖5在圖4的結(jié)構(gòu)上淀積一層相變材料后的結(jié)構(gòu)示意圖。
圖6剝離或刻蝕相變材料后形成相變材料單元的剖面結(jié)構(gòu)示意圖。
圖7在圖6的結(jié)構(gòu)上再淀積一層絕熱材料的結(jié)構(gòu)示意圖。
圖8在絕熱材料上形成接觸孔并制備上電極后得到的相變存儲器器件單元。
圖中1、介質(zhì)層；2、底電極；3、絕熱層a；4、柱狀加熱電極；5、絕緣量子點；6、相變材料；7、絕熱層b；8、上電極。
具體實施例方式
下面通過具體實施例，進一步闡明本發(fā)明的實質(zhì)性特點和顯著的進步，但本發(fā)明決非僅局限于所述的實施例。
實施例1(1)在Si襯底上熱生長100nm厚的SiO2或利用PECVD(等離子體增強化學(xué)氣相沉積)制備100nm厚的SiNx介質(zhì)膜，然后在SiO2或SiNx上利用磁控濺射或蒸鍍的方法制備一層80nm厚Al膜作為底電極，最后利用PECVD或濺射方法在底電極Al上制備300nm-500nm厚的SiO2；(圖1)(2)在SiO2上利用電子束曝光和反應(yīng)離子刻蝕技術(shù)制備孔洞，孔洞底部與底電極相連，孔洞直徑在200nm-500nm范圍；(圖2)(3)利用CVD或濺射技術(shù)在孔洞里填充W材料，直至孔洞填滿。然后利用化學(xué)機械拋光技術(shù)(CMP)拋除孔洞以外區(qū)域的W材料；(圖3)(4)利用PECVD或磁控濺射或超高真空電子束蒸發(fā)方法在上述帶有柱狀電極的襯底上制備Si量子點；PECVD所用的氣源為SiH4和Ar的混合氣體，磁控濺射所用的靶為Si靶，超高真空電子束蒸發(fā)所用的蒸發(fā)源為Si顆粒；本底真空度在10-3Pa以下；Si量子點的大小為5～10nm，密度為1010-1011/cm2；然后通過氧化的方法將Si量子點氧化形成SiO2量子點；(圖4)(5)磁控濺射制備相變材料GeSbTe，厚度40-100nm，本底真空為3×10-6Torr，濺射真空為0.08Pa，功率100W；(圖5)(6)利用剝離或刻蝕技術(shù)制備出相變材料GeSbTe單元，相變材料單元在5-20微米；(圖6)(7)利用磁控濺射或超高真空電子束蒸發(fā)方法在上述相變材料單元的周圍覆蓋一層絕熱材料SiO2、SiNx等；(圖7)(8)通過剝離或刻蝕形成接觸孔，蒸鍍刻蝕Al膜形成上電極；(圖8)(9)將該相變存儲器器件單元連接到電學(xué)測量系統(tǒng)的兩根探針之間，就可以進行相變存儲器器件單元的寫、擦操作和存儲性能、疲勞特性的研究等。
實施例2將實施例1第4步改成利用磁控濺射或真空電子束蒸發(fā)方法制備Al量子點，磁控濺射所用的靶為Al靶，真空電子束蒸發(fā)所用的源為Al顆粒，本底真空度在10-3Pa以下，Al量子點大小為3～5nm，密度為1010/cm2；然后將Al量子點氧化形成Al2O3量子點，其它同實施例1的步驟，可得到與實施例1類似的結(jié)果。
實施例3將實施例1第4步改成利用磁控濺射或真空電子束蒸發(fā)方法制備Al2O3、ZrO2或其它絕緣材料的量子點，磁控濺射所用的靶為Al2O3、ZrO2等靶，真空電子束蒸發(fā)所用的源為Al2O3、ZrO2等顆粒，本底真空度在10-3Pa以下，Al2O3、ZrO2量子點大小為10～15nm，密度為1010/cm2；其它同實施例1的步驟，可得到與實施例1類似的結(jié)果。
實施例4將實施例1的襯底換成陶瓷、石英或其它絕緣材料襯底，在其上濺射制備100nm厚的SiO2或利用PECVD制備100nm厚的SiNx介質(zhì)膜，其它同實施例一，可得到與實施例1類似的結(jié)果。
實施例5在實施例1第3步填充W材料以后，緊接著在W材料上再制備一層幾納米厚具有更高電阻率的加熱材料如TiW、TiN等，其它步驟同實施例一。這樣可以得到更好的加熱效果，降低器件的操作電流。
權(quán)利要求
1.一種減小相變存儲器加熱電極面積的方法，首先通過微納加工技術(shù)，在長有SiO2或其它介質(zhì)的襯底上制備200-500nm尺寸的孔洞，接著利用CVD或PVD技術(shù)在該孔洞中填充金屬加熱材料，填滿后進行化學(xué)機械拋光，形成柱狀電極，其特征在于在所形成的柱狀加熱電極上覆蓋一層分散的絕緣的量子點的方法，達到減小加熱電極面積從而降低器件功耗的目的。
2.按權(quán)利要求1所述的一種減小相變存儲器加熱電極面積的方法，其特征在于具體步驟是(a)利用高真空磁控濺射方法在Si襯底或其它襯底上淀積一層底電極，在底電極上原位濺射生長200nm-500nm厚的SiO2、SiNx、Al2O3或ZrO2等介質(zhì)層中的一種；(b)在步驟(a)獲得的介質(zhì)層上利用電子束曝光和反應(yīng)離子刻蝕技術(shù)或亞微米CMOS工藝制備納米孔洞，孔洞的直徑在200nm-500nm，孔洞穿過介質(zhì)層，孔洞底部與底電極相連；(c)利用磁控濺射或PVD方法在步驟(b)制出的小孔內(nèi)填充電阻率為10-4-10-2歐姆厘米的材料；(d)孔洞中填滿電阻率為10-4-10-2歐姆厘米的材料之后，采用化學(xué)機械拋光方法，將小孔外的材料去除，得到柱狀電極；(e)在步驟(d)所制得的帶有柱狀電極的襯底上利用CVD或PVD的方法制備一定大小和密度的量子點；所述的量子點是利用SiH4和Ar的混合氣體在等離子體增強化學(xué)氣相淀積系統(tǒng)中制備半導(dǎo)體Si量子點，然后在O2氣氛下氧化成SiO2量子點，量子點的大小5～10nm，密度1010-1011/cm2。由于分散的絕緣體對柱狀加熱電極的覆蓋，柱狀加熱電極的實際有效面積大大減??；(f)或者在步驟(d)所制得的帶有柱狀電極的襯底上利用電子束蒸發(fā)的方法制備金屬量子點，如W或Al量子點，大小為3～5nm，密度為1010/cm2；然后將分散的金屬量子點氧化形成分散的絕緣體量子點。由于分散的絕緣體量子點對柱狀加熱電極的覆蓋，柱狀加熱電極的實際有效面積大大減小。
3.按權(quán)利要求1或2所述的一種減小相變存儲器加熱電極面積的方法，其特征在于所述的襯底材料為Si片，GaAs、石英玻璃或陶瓷基片。
4.按權(quán)利要求2所述的一種減小相變存儲器加熱電極面積的方法，其特征在于所述的底電極為Al或Cu，厚度為200-400nm。
5.按權(quán)利要求2所述的一種減小相變存儲器加熱電極面積的方法，其特征在于所述的電阻率為10-4-10-2歐姆厘米的材料為金屬W或在N電極上沉積一層幾納米厚的高電阻率的加熱材料，所述的高電阻加熱材料為TiN、TiW或TiAlN中一種。
6.按權(quán)利要求1或2所述的一種減小相變存儲器加熱電極面積的方法，其特征在于柱狀電極襯底上的半導(dǎo)體量子點為Ge量子點；金屬量子點為Zr量子點。
7.按權(quán)利要求6所述的一種減小相變存儲器加熱電極面積的方法，其特征在于所述的量子點經(jīng)氧化后形成絕緣體分別為GeO2或ZrO2。
全文摘要
本發(fā)明涉及一種減小相變存儲器加熱電極的方法，首先通過微納加工技術(shù)或亞微米CMOS標準工藝，在SiO2襯底上制備出較大直徑的200－500nm的孔洞，接著利用CVD或PVD技術(shù)在該孔洞中填充W、TiN等加熱材料，然后進行化學(xué)機械拋光，形成柱狀加熱電極。之后，在柱狀加熱電極上生長量子點(如Si等)，然后將量子點氧化形成絕緣的物質(zhì)(如SiO2等)，這樣就減小了柱狀加熱電極的有效面積，從而提高電流密度。本發(fā)明既避免了直接制備100nm以下加熱電極的困難，降低了制造成本，更重要的是降低相變存儲器的功耗。不僅適用于制備相變存儲器的小尺寸納米加熱電極，同樣適用于制備其它電子器件特別是納電子器件所需的納米電極，具有很大的應(yīng)用價值。
文檔編號H01L45/00GK1870314SQ20061002810
公開日2006年11月29日 申請日期2006年6月23日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者吳良才, 宋志棠, 劉波, 馮高明, 封松林 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所