專利名稱：半導(dǎo)體架構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種集成電路設(shè)計，特別是有關(guān)于一種當(dāng)提供適用于靜態(tài)隨機存取存儲單元的自我對準(zhǔn)金屬硅化物接觸區(qū)時，用以降低柵極電阻的半導(dǎo)體架構(gòu)。
背景技術(shù)：
當(dāng)半導(dǎo)體技術(shù)進步至深次微米領(lǐng)域時，集成電路(integrated circuit，IC)芯片中的半導(dǎo)體架構(gòu)變的更加擁擠。例如，由于靜態(tài)隨機存取存儲器(staticrandom access memory，SRAM)單元越來越密集，以致于在SRAM芯片中形成所有必要的電路變的更加困難。從一個金屬內(nèi)連導(dǎo)線層至另一金屬內(nèi)連導(dǎo)線層的內(nèi)連架構(gòu)，以及至金屬氧化物半導(dǎo)體(metal-oxide semiconductor，MOS)晶體管的源極/漏極、柵極以及主體都需要垂直傳導(dǎo)介層窗(via)。在雙鑲嵌(dual damascene)金屬化(metallization)中，將蝕刻介層窗以及溝槽以金屬(一般為銅)填滿，凸出的部分通過例如化學(xué)機械研磨(chemical-mechanical-polish，CMP)工藝而研除。填滿金屬的介層窗提供垂直連接，而填滿金屬的溝槽提供橫向的接合墊以及導(dǎo)線。
介層窗通常是執(zhí)行顯影以及蝕刻所需分辨的最小特征(feature)。從第一金屬層向下延伸至有效半導(dǎo)體基板的接觸區(qū)的填滿金屬的介層窗必須足夠小，才不至于使任何其它基板、多晶硅(polycrystalline silicon)導(dǎo)線、柵極或其它的介層窗造成電性短路。
通常使用兩種架構(gòu)來形成向下延伸至接觸區(qū)的介層窗。第一種架構(gòu)為形成于多晶硅柵極上方的金屬硅化物層(silicide)，用以提供多晶硅柵極與介層窗之間的歐姆接觸(Ohm contact)。第二種架構(gòu)為自我對準(zhǔn)接觸區(qū)(self-alignment contact)。此處，披覆層(cap layer)形成于多晶硅柵極的上表面。披覆層與設(shè)置于多晶硅柵極側(cè)邊的間隙壁結(jié)合可將多晶硅柵極的每一側(cè)完全隔離。金屬層形成于半導(dǎo)體基板的源極/漏極區(qū)。將半導(dǎo)體基板加熱以于金屬層以及作為自我對準(zhǔn)接觸區(qū)的源極/漏極區(qū)的界面形成金屬硅化物層。由于披覆層的緣故，可避免在熱處理工藝期間于多晶硅柵極上形成金屬硅化物。
上述兩種架構(gòu)為互斥的。當(dāng)使用自我對準(zhǔn)接觸區(qū)時，設(shè)置于多晶硅柵極上方的披覆層用以避免金屬硅化物形成于多晶硅柵極上。因此，對適當(dāng)?shù)碾娐愤\作而言，多晶硅柵極的電阻值會過高。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種半導(dǎo)體架構(gòu)。半導(dǎo)體架構(gòu)包括具有第一裝置區(qū)以及第二裝置區(qū)的半導(dǎo)體基底。橫跨于半導(dǎo)體基底上的第一裝置區(qū)以及第二裝置區(qū)的柵極層，橫跨第一裝置區(qū)的柵極層的第一部與具有第一型態(tài)的雜質(zhì)執(zhí)行摻雜，而橫跨于第二裝置區(qū)的柵極層的第二部與具有第二型態(tài)的雜質(zhì)執(zhí)行摻雜。設(shè)置于柵極層上方的披覆層用以避免于被披覆層覆蓋的柵極層上方形成金屬硅化物結(jié)構(gòu)，且于柵極層的第一部與第二部的接面處具有至少一開口。設(shè)置于柵極層上方的金屬硅化層，通過開口而露出金屬硅化層，以降低介于柵極層的第一部與第二部之間接面的電阻。
根據(jù)所述的半導(dǎo)體架構(gòu)，其中上述披覆層，還包括由不同材料所構(gòu)成的至少一個次層；其中上述披覆層包括選自材料氮氧化硅、氧化鉭、氧化鋁、氧化鉿、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含鉿氧化物、含鉭氧化物或是含鋁氧化物中的至少一種；其中上述金屬硅化層包括選自材料耐高溫金屬、氮化金屬、鈦、二硅化鈦、鈷、二硅化鈷、鎳、硅化鎳、氮化鈦、鈦鎢或氮化鉭中的至少一種。
根據(jù)所述的半導(dǎo)體架構(gòu)，其中上述由不同材料所構(gòu)成的至少一個次層為大體由氧化硅所構(gòu)成的第一次層，以及大體由氮化硅所構(gòu)成的第二次層。
根據(jù)所述的半導(dǎo)體架構(gòu)，還包括設(shè)置于上述半導(dǎo)體基底上的至少一個隔離區(qū)，用以定義上述第一裝置區(qū)以及第二裝置區(qū)。
根據(jù)所述的半導(dǎo)體架構(gòu)，還包括設(shè)置于上述第一裝置區(qū)中上述柵極層的兩側(cè)的第一組源/漏極摻雜區(qū)，以及設(shè)置于上述第二裝置區(qū)中上述柵極層的兩側(cè)的第二組源/漏極摻雜區(qū)。
根據(jù)所述的半導(dǎo)體架構(gòu)，還包括至少一個自我對準(zhǔn)金屬硅化物接觸區(qū)，設(shè)置于上述第一組源/漏極摻雜區(qū)以及上述第二組源/漏極摻雜區(qū)的上方。
根據(jù)所述的半導(dǎo)體架構(gòu)，還包括設(shè)置于上述柵極層與上述半導(dǎo)體基底之間的柵極介電層，用以將上述柵極層與上述半導(dǎo)體基底隔離。
根據(jù)所述的半導(dǎo)體架構(gòu)，還包括至少一間隙壁，設(shè)置于上述柵極層的側(cè)壁。
本發(fā)明還提供一種半導(dǎo)體架構(gòu)形成方法，適用于半導(dǎo)體架構(gòu)，包括提供具有第一裝置區(qū)以及第二裝置區(qū)的半導(dǎo)體基底；形成橫跨于上述半導(dǎo)體基底上的上述第一裝置區(qū)以及第二裝置區(qū)的柵極層，其中橫跨上述第一裝置區(qū)的柵極層的第一部摻雜第一型態(tài)的雜質(zhì)，橫跨上述第二裝置區(qū)的柵極層的第二部摻雜第二型態(tài)的雜質(zhì)；于上述柵極層上方形成披覆層；在上述披覆層中上述柵極層的第一部與第二部的接面形成至少一開口；以及在上述柵極層的上述開口內(nèi)形成金屬硅化層。
根據(jù)所述的半導(dǎo)體架構(gòu)形成方法，其中于上述柵極層上方形成上述批覆層的步驟還包括于上述柵極層的上方形成具有第一材料的第一次層；以及于上述第一次層的上方形成具有第二材料的第二次層。
根據(jù)所述的半導(dǎo)體架構(gòu)形成方法，上述披覆層包括選自材料氮氧化硅、氧化鉭、氧化鋁、氧化鉿、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含鉿氧化物、含鉭氧化物中的至少一種或是具有介電常數(shù)K大于5的高介電常數(shù)的材料。
根據(jù)所述的半導(dǎo)體架構(gòu)形成方法，還包括設(shè)置于上述半導(dǎo)體基底上的至少一個隔離區(qū)，用以定義上述第一裝置區(qū)以及第二裝置區(qū)。
根據(jù)所述的半導(dǎo)體架構(gòu)形成方法，還包括設(shè)置于上述第一裝置區(qū)中上述柵極層的兩側(cè)的第一組源/漏極摻雜區(qū)，以及設(shè)置于上述第二裝置區(qū)中上述柵極層的兩側(cè)的第二組源/漏極摻雜區(qū)。
根據(jù)所述的半導(dǎo)體架構(gòu)形成方法，其中在上述柵極層的上述開口內(nèi)形成上述金屬硅化層的步驟還包括形成設(shè)置于上述第一組源/漏極摻雜區(qū)以及上述第二組源/漏極摻雜區(qū)的上方的至少一個自我對準(zhǔn)金屬硅化物接觸區(qū)。


圖1顯示傳統(tǒng)SRAM單元的電路圖。
圖2與圖3顯示根據(jù)本發(fā)明實施例所述的SRAM存儲單元的IC布局。
圖4至圖6顯示根據(jù)本發(fā)明不同實施例所述的圖2與圖3所示的SRAM存儲單元的剖面圖。
其中，附圖標(biāo)記說明如下100～電路圖 102、104～反向器106、108～存儲節(jié)點 110、112～傳導(dǎo)晶體管114、118～拉高晶體管 116、120～拉低晶體管200、300～IC布局 202、204、206、208～線條210～窗口212、214、216、218、232、234～接觸區(qū)236、238、240、242、244、246、250、254、258、262、406、506～接觸區(qū)220、226、256、260、410、510～多晶硅柵極264、266～橫切線 400、500、600～剖面圖302、304、306、308、310、312、314、316、318、320～接合墊402、502～金屬層 404、504、606～介層窗408、516～柵極介電層 412、512、602～披覆層414、514、604～間隙壁416～源/漏極區(qū)612～開口613～隔離區(qū)Vdd～電壓源 WL～字線BL～位線 BLB～反位線Vss～互補式電壓源具體實施方式
為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖，作詳細說明如下實施例接下來將提供在整體工藝中產(chǎn)生自我對準(zhǔn)金屬硅化物以及自我對準(zhǔn)接觸區(qū)的架構(gòu)的詳細描述。
圖1的電路圖100顯示具有兩個交叉耦接(cross-coupled)反向器102與104的標(biāo)準(zhǔn)SRAM單元。反向器102(反向器1)包括拉高晶體管114(PU-1)以及拉低晶體管116(PD-1)。反向器104(反向器2)包括拉高晶體管118(PU-2)以及拉低晶體管120(PD-2)。反向器102的存儲節(jié)點106電性連接至反向器104的兩個晶體管的柵極。反向器104的存儲節(jié)點108電性連接至反向器102的兩個晶體管的柵極。通過控制耦接至位線BL的傳導(dǎo)晶體管110可控制反向器102的存儲節(jié)點106的讀取與寫入。通過控制耦接至反位線BLB(bit linebar)的傳導(dǎo)晶體管112可控制反向器104的存儲節(jié)點108的讀取與寫入。傳導(dǎo)晶體管110與112受到共同字線WL的控制。本發(fā)明通過此SRAM單元來做詳細說明。
圖2的IC布局200顯示根據(jù)本發(fā)明實施例所述的準(zhǔn)備沉積第一金屬層的SRAM單元的架構(gòu)。由線條202、204、206與208框起來的部分定義為SRAM單元。接觸區(qū)212與218形成于多晶硅柵極220的上方，用以控制拉高晶體管118(PU-2)以及拉低晶體管120(PD-2)，其中形成于多晶硅柵極220上方的部分披覆層(在圖4與圖5中的標(biāo)號為412與512)被移除。接觸區(qū)214與216形成于多晶硅柵極226的上方，用以控制拉高晶體管114(PU-1)以及拉低晶體管116(PD-1)，其中形成于多晶硅柵極226上方的部分披覆層被移除。在窗口210內(nèi)部，具有第二極性型態(tài)的井區(qū)以及多晶硅柵極220與226的第一部份與具有第一極性型態(tài)的雜質(zhì)進行摻雜。在窗口210外部，具有第一極性型態(tài)的另一井區(qū)、多晶硅柵極256與260，以及多晶硅柵極220與226的第二部分與具有第二極性型態(tài)的雜質(zhì)進行摻雜，其中第二極性型態(tài)不同于第一極性型態(tài)。
參照圖1與圖2，晶體管114為P通道MOS晶體管(又叫作PMOS)，具有耦接至電壓源VCC的源極接觸區(qū)232，耦接至存儲節(jié)點106的漏極接觸區(qū)234。晶體管118為PMOS晶體管，具有耦接至VCC的源極接觸區(qū)236，耦接至存儲節(jié)點108的漏極接觸區(qū)238。晶體管116為NMOS晶體管，具有耦接至互補式電壓源VSS的源極接觸區(qū)240，耦接至存儲節(jié)點106的漏極接觸區(qū)242。反向器1的晶體管114與116具有共同的多晶硅柵極226。晶體管120為NMOS晶體管，具有耦接至VSS的源極接觸區(qū)244，耦接至存儲節(jié)點108的漏極接觸區(qū)246。反向器2的晶體管118與120具有共同的多晶硅柵極220。
通柵(pass gate)晶體管110(PG-1)為NMOS晶體管，具有耦接至位線BL(未圖標(biāo))的源極接觸區(qū)250，耦接至存儲節(jié)點106的漏極接觸區(qū)242，漏極接觸區(qū)242與晶體管116的漏極接觸區(qū)相同。通柵晶體管112(PG-2)為NMOS晶體管，具有耦接至反位線BLB(未圖標(biāo))的源極接觸區(qū)254，耦接至存儲節(jié)點108的漏極接觸區(qū)246，漏極接觸區(qū)246與晶體管120的漏極接觸區(qū)相同。
用以控制晶體管110的多晶硅柵極256具有耦接至字線WL(未圖標(biāo))的接觸區(qū)258。在接下來的段落中，參照圖4與圖5的圖示會對形成于多晶硅柵極256上方的接觸區(qū)258外部的披覆層加以說明。用以控制晶體管112的多晶硅柵極260具有耦接至字線WL(未圖標(biāo))的接觸區(qū)262。在接下來的段落中，參照圖4與圖5的圖示會對形成于多晶硅柵極260上方的接觸區(qū)262外部的披覆層加以說明。橫切線(cross section line)264穿越晶體管120與112。橫切線266穿越多晶硅柵極220。接下來的段落說明沿著線條264所觀察的SRAM單元的剖面圖。
在圖3中的IC布局300顯示從第一金屬層沉積所延伸的SRAM單元的建構(gòu)。參照圖1至圖3，由線條202、204、206與208框起來的部分定義為SRAM單元。第一金屬層的接合墊用以于內(nèi)部單元的連接以及著陸接合墊(landing pad)。內(nèi)部單元的連接包括用以將接觸區(qū)212耦接至接觸區(qū)234與242而形成存儲節(jié)點106的L形接合墊302，以及用以將接觸區(qū)214耦接至接觸區(qū)238與246而形成存儲節(jié)點108的L形接合墊304。著陸接合墊包括耦接至接觸區(qū)236的接合墊306、耦接至接觸區(qū)232的接合墊308、耦接至接觸區(qū)240的接合墊310、耦接至接觸區(qū)244的接合墊312、耦接至接觸區(qū)250的接合墊314、耦接至接觸區(qū)254的接合墊316、耦接至接觸區(qū)258的接合墊318以及耦接至接觸區(qū)262的接合墊320。
圖4的剖面圖400顯示根據(jù)本發(fā)明實施例所述的形成于MOS晶體管的源/漏極區(qū)上的自我對準(zhǔn)金屬硅化物接觸區(qū)(silicide contact)。第一金屬層402通過介層窗404耦接至自我對準(zhǔn)金屬硅化物接觸區(qū)406。柵極介電層408由多晶硅柵極410所覆蓋。披覆層412形成于多晶硅柵極410的上方。側(cè)壁間隙壁414形成于多晶硅柵極410與披覆層412的側(cè)壁。通過披覆層412與間隙壁414將多晶硅柵極410隔離，以避免于自我對準(zhǔn)金屬硅化物接觸區(qū)406的形成期間，在多晶硅柵極410的上方的源/漏極區(qū)416形成金屬硅化物。此外，由于介層窗404適當(dāng)?shù)膶R，因此在介層窗404形成期間的必要工藝“介層窗蝕刻”并不會使多晶硅柵極410的任何一個部分受到損壞。
披覆層412包括選自材料氮氧化硅(SiON)、氧化鉭(Ta2O5)、氧化鋁(Al2O3)、氧化鉿(HfO)、氧化硅、氮化硅、聚氧化乙烯(poly-ethyloxazoline，PEOX)、正硅酸乙酯(tetra-ethylorthosilicate，TEOS)、含氮氧化物、氮氧化物、含鉿(hafnium)氧化物、含鉭(tantalum)氧化物或是含鋁氧化物中的至少一種。披覆層412包括由不同材料所制成的至少一個次層(sub-layer)。例如，披覆層412可包括大體由氧化硅所制成的第一次層，以及大體由氮化硅所制成的第二次層。自我對準(zhǔn)金屬硅化物接觸區(qū)406包括選自材料耐高溫金屬(refractory metal)、氮化金屬、鈦(Ti)、二硅化鈦(TiSi2)、鈷(Co)、二硅化鈷(CoSi2)、鎳(Ni)、硅化鎳(NiSi)、氮化鈦(TiN)、鈦鎢(TiW)或氮化鉭(TaN)中的至少一種。柵極介電層408與間隙壁414包括選自材料氮氧化硅、氧化鉭、氧化鋁、氧化鉿、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含鉿氧化物、含鉭氧化物或是含鋁氧化物中的至少一種。
圖5的剖面圖500顯示根據(jù)本發(fā)明實施例所述的設(shè)置于MOS晶體管的源/漏極區(qū)上方的自我對準(zhǔn)金屬硅化物接觸區(qū)。第一金屬層502通過介層窗504耦接至自我對準(zhǔn)金屬硅化物接觸區(qū)506。柵極介電層516為多晶硅柵極510所覆蓋。披覆層512形成于多晶硅柵極510的上方。側(cè)壁間隙壁514形成于多晶硅柵極510與披覆層512的側(cè)壁。通過披覆層512與間隙壁514將多晶硅柵極510隔離，以避免于自我對準(zhǔn)金屬硅化物接觸區(qū)506的形成期間，在多晶硅柵極510的上方形成金屬硅化物。此外，由于介層窗504沒有適當(dāng)?shù)膶R，因此介層窗蝕刻會使披覆層512與側(cè)壁間隙壁514造成損壞。然而，蝕刻所造成的破壞并不是非常的明顯。足夠的披覆層512與側(cè)壁間隙壁514可避免多晶硅柵極510產(chǎn)生明顯的蝕刻損壞。
圖6顯示根據(jù)本發(fā)明實施例所述的沿著線條266(顯示于圖2)所觀察的SRAM單元的剖面圖600。參照圖2、圖3以及圖6，至少一個隔離區(qū)613設(shè)置于半導(dǎo)體基底上，以定義許多的裝置區(qū)。披覆層602形成于多晶硅柵極220的上方，而側(cè)壁間隙壁604設(shè)置于多晶硅柵極220的邊緣。電性內(nèi)連結(jié)構(gòu)必須介于第一金屬層接合墊302，向下穿透介層窗606與金屬硅化物接觸區(qū)212至多晶硅柵極220之間。接觸區(qū)212形成于披覆層602的開口。同樣的，設(shè)置于窗口210內(nèi)部的多晶硅柵極220的第一部必須電性耦接至設(shè)置于窗口210外部的第二部。第一部與第二部與具有不同極性的雜質(zhì)執(zhí)行摻雜。開口612設(shè)置于披覆層602，因此允許金屬硅化物接觸區(qū)218形成于開口612上方。金屬硅化物接觸區(qū)218提供介于多晶硅柵極220的第一部與第二部之間必要的電性連接。然而，接觸區(qū)218并不具有任何的介層窗，因此并不會與第一金屬層有任何的電性接觸。多晶硅柵極220通過其相對高電阻的第一部、低電阻的金屬硅化物接觸區(qū)218以及其相對高電阻的第二部而與低電阻的接觸區(qū)212電性連續(xù)。
本發(fā)明提供一種于多晶硅柵極的第一部與第二部的接面形成金屬硅化物接觸區(qū)的方法與架構(gòu)，其中第一部與第二部與具有不同極性的雜質(zhì)進行摻雜，因此可降低第一部與第二部之間的電阻。此外，本發(fā)明提供一種整合方法，使得位于接面處的金屬硅化物接觸區(qū)以及設(shè)置于源/漏極區(qū)的自我對準(zhǔn)接觸區(qū)可于整合半導(dǎo)體架構(gòu)中實現(xiàn)。
一種用以形成上述提出的半導(dǎo)體架構(gòu)的方法說明如下。半導(dǎo)體架構(gòu)具有第一裝置區(qū)以及第二裝置區(qū)。于半導(dǎo)體基底上形成至少一個隔離區(qū)，用以定義第一裝置區(qū)與第二裝置區(qū)。形成橫跨設(shè)置于半導(dǎo)體基底上的第一裝置區(qū)與第二裝置區(qū)的硅柵層。硅柵層的第一部穿過第一裝置區(qū)，并與具有第一型態(tài)的雜質(zhì)進行摻雜，硅柵層的第二部穿過第二裝置區(qū)，并與具有第二型態(tài)的雜質(zhì)進行摻雜。披覆層形成于硅柵層的上方，用以避免于硅柵層處形成金屬硅化物結(jié)構(gòu)，披覆層具有至少一開口，設(shè)置于硅柵層的第一部與第二部的接面。形成于硅柵層上方的金屬硅化物層通過開口而暴露出來，用以降低位于硅柵層的第一部與第二部的接面的電阻。第一組源/漏極摻雜區(qū)形成于第一裝置區(qū)中硅柵層的兩側(cè)，第二組源/漏極摻雜區(qū)形成于第二裝置區(qū)中硅柵層的兩側(cè)。在形成金屬硅化層的步驟中，至少一個自我對準(zhǔn)金屬硅化物接觸區(qū)同時形成于第一與第二組源/漏極摻雜區(qū)上方。
以上介紹根據(jù)本發(fā)明所述的優(yōu)選實施例。必須說明的是，本發(fā)明提供了許多可應(yīng)用的發(fā)明概念，所公開的特定實施例僅是說明實現(xiàn)以及使用本發(fā)明的特定方式，不可用以限制本發(fā)明的范圍。
本發(fā)明雖以優(yōu)選實施例公開如上，然其并非用以限制本發(fā)明的范圍，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的變更與修飾，因此本發(fā)明的保護范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體架構(gòu)，包括半導(dǎo)體基底，具有第一裝置區(qū)以及第二裝置區(qū)；柵極層，橫跨于上述半導(dǎo)體基底上的上述第一裝置區(qū)以及第二裝置區(qū)，其中橫跨上述第一裝置區(qū)的上述柵極層的第一部摻雜第一型態(tài)的雜質(zhì)，而橫跨于上述第二裝置區(qū)的上述柵極層的第二部摻雜第二型態(tài)的雜質(zhì)；披覆層，設(shè)置于上述柵極層上方，用以避免被上述披覆層覆蓋的柵極層形成金屬硅化物結(jié)構(gòu)，其中上述披覆層于上述柵極層的第一部與第二部的接面處具有至少一開口；以及金屬硅化層，設(shè)置于上述柵極層的上方的上述開口中。
2.如權(quán)利要求1所述的半導(dǎo)體架構(gòu)，其中上述披覆層，還包括由不同材料所構(gòu)成的至少一個次層；其中上述披覆層包括選自材料氮氧化硅、氧化鉭、氧化鋁、氧化鉿、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含鉿氧化物、含鉭氧化物或是含鋁氧化物中的至少一種；其中上述金屬硅化層包括選自材料耐高溫金屬、氮化金屬、鈦、二硅化鈦、鈷、二硅化鈷、鎳、硅化鎳、氮化鈦、鈦鎢或氮化鉭中的至少一種。
3.如權(quán)利要求2所述的半導(dǎo)體架構(gòu)，其中上述由不同材料所構(gòu)成的至少一個次層為大體由氧化硅所構(gòu)成的第一次層，以及大體由氮化硅所構(gòu)成的第二次層。
4.如權(quán)利要求1所述的半導(dǎo)體架構(gòu)，還包括設(shè)置于上述半導(dǎo)體基底上的至少一個隔離區(qū)，用以定義上述第一裝置區(qū)以及第二裝置區(qū)。
5.如權(quán)利要求4所述的半導(dǎo)體架構(gòu)，還包括設(shè)置于上述第一裝置區(qū)中上述柵極層的兩側(cè)的第一組源/漏極摻雜區(qū)，以及設(shè)置于上述第二裝置區(qū)中上述柵極層的兩側(cè)的第二組源/漏極摻雜區(qū)。
6.如權(quán)利要求5所述的半導(dǎo)體架構(gòu)，還包括至少一個自我對準(zhǔn)金屬硅化物接觸區(qū)，設(shè)置于上述第一組源/漏極摻雜區(qū)以及上述第二組源/漏極摻雜區(qū)的上方。
7.如權(quán)利要求6所述的半導(dǎo)體架構(gòu)，還包括設(shè)置于上述柵極層與上述半導(dǎo)體基底之間的柵極介電層，用以將上述柵極層與上述半導(dǎo)體基底隔離。
8.如權(quán)利要求7所述的半導(dǎo)體架構(gòu)，還包括至少一間隙壁，設(shè)置于上述柵極層的側(cè)壁。
9.一種半導(dǎo)體架構(gòu)形成方法，適用于半導(dǎo)體架構(gòu)，包括提供具有第一裝置區(qū)以及第二裝置區(qū)的半導(dǎo)體基底；形成橫跨于上述半導(dǎo)體基底上的上述第一裝置區(qū)以及第二裝置區(qū)的柵極層，其中橫跨上述第一裝置區(qū)的柵極層的第一部摻雜第一型態(tài)的雜質(zhì)，橫跨上述第二裝置區(qū)的柵極層的第二部摻雜第二型態(tài)的雜質(zhì)；于上述柵極層上方形成披覆層；在上述披覆層中上述柵極層的第一部與第二部的接面形成至少一開口；以及在上述柵極層的上述開口內(nèi)形成金屬硅化層。
10.如權(quán)利要求9所述的半導(dǎo)體架構(gòu)形成方法，其中于上述柵極層上方形成上述批覆層的步驟還包括于上述柵極層的上方形成具有第一材料的第一次層；以及于上述第一次層的上方形成具有第二材料的第二次層。
11.如權(quán)利要求9所述的半導(dǎo)體架構(gòu)形成方法，上述披覆層包括選自材料氮氧化硅、氧化鉭、氧化鋁、氧化鉿、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含鉿氧化物、含鉭氧化物中的至少一種或是具有介電常數(shù)K大于5的高介電常數(shù)材料。
12.如權(quán)利要求9所述的半導(dǎo)體架構(gòu)形成方法，還包括設(shè)置于上述半導(dǎo)體基底上的至少一個隔離區(qū)，用以定義上述第一裝置區(qū)以及第二裝置區(qū)。
13.如權(quán)利要求12所述的半導(dǎo)體架構(gòu)形成方法，還包括設(shè)置于上述第一裝置區(qū)中上述柵極層的兩側(cè)的第一組源/漏極摻雜區(qū)，以及設(shè)置于上述第二裝置區(qū)中上述柵極層的兩側(cè)的第二組源/漏極摻雜區(qū)。
14.如權(quán)利要求13所述的半導(dǎo)體架構(gòu)形成方法，其中在上述柵極層的上述開口內(nèi)形成上述金屬硅化層的步驟還包括形成設(shè)置于上述第一組源/漏極摻雜區(qū)以及上述第二組源/漏極摻雜區(qū)的上方的至少一個自我對準(zhǔn)金屬硅化物接觸區(qū)。
全文摘要
一種半導(dǎo)體架構(gòu)，包括具有第一裝置區(qū)以及第二裝置區(qū)的半導(dǎo)體基底。柵極層橫跨于半導(dǎo)體基底上的第一裝置區(qū)以及第二裝置區(qū)，橫跨第一裝置區(qū)的柵極層的第一部與具有第一型態(tài)的雜質(zhì)執(zhí)行摻雜，而橫跨于第二裝置區(qū)的柵極層的第二部與具有第二型態(tài)的雜質(zhì)執(zhí)行摻雜。設(shè)置于柵極層上方的披覆層用以避免于被披覆層覆蓋的柵極層上方形成金屬硅化物結(jié)構(gòu)，其中此披覆層于柵極層的第一部與第二部的接面處具有至少一開口，并于此開口中設(shè)置金屬硅化層，以降低介于柵極層的第一部與第二部之間接面的電阻。
文檔編號H01L21/336GK1956216SQ20061007350
公開日2007年5月2日 申請日期2006年4月12日 優(yōu)先權(quán)日2005年10月25日
發(fā)明者廖忠志 申請人:臺灣積體電路制造股份有限公司