專利名稱：晶體管及其形成方法
技術領域：
本發(fā)明涉及一種半導體器件及其制造方法。更具體地，本發(fā)明涉及一種作為半導體器件組件之一的晶體管及其形成方法，在該晶體管中可防止GIDL(柵極引發(fā)漏極泄漏)現(xiàn)象。
背景技術：
通常，半導體器件與起邏輯電路、數(shù)據(jù)存儲電路等作用的多個無源和有源電路元件一起組合地制造。晶體管用作典型的有源電路元件中之一，用于如電壓/電流的分配、切換、信號的輸出等各種功能。特別地，晶體管需要根據(jù)所給定的設計規(guī)則來展示其性能。然而，因為在其制造中所出現(xiàn)的結構改變和/或工藝變量，最終制造的晶體管的特性通常與設計規(guī)則相背離。
圖1至3是圖示了用于形成晶體管的傳統(tǒng)方法中的問題的橫截面視圖。
參考圖1，在傳統(tǒng)制造方法中，柵絕緣層12形成在半導體襯底10上，且然后用于柵電極的導電層14形成在該柵絕緣層12上。
參考圖2，導電層14被圖案化以形成柵電極14a。在此圖案化工藝中，柵絕緣層12可保留或被圖案化以形成柵絕緣層圖案12a。在典型的半導體器件的制造方法中，使用各向異性的等離子體蝕刻工藝可形成如柵電極的良好圖案。在柵電極14a的形成期間，柵電極14a的側(cè)壁和柵絕緣層12可被等離子體損傷，由此在其中導致缺陷。特別地，如圖2所示，柵電極14a的下邊附近可被等離子體損傷，以至于在此區(qū)域中的柵絕緣層可退化成具有相對高的陷阱密度的晶體結構且易出現(xiàn)電荷泄漏。
參考圖3，源/漏區(qū)20a和20d形成在柵電極14a的兩側(cè)的側(cè)下方。這里，在柵電極14a的下邊附近中的受損柵絕緣層12a可作為在漏區(qū)20d附近的溝道中所生成的熱載流子的俘獲位(trap-site)，并且可以提供通常導致晶體管操作故障的電流泄漏途徑(route)。傳統(tǒng)地，源/漏區(qū)20s和20d包括低濃度區(qū)，其通過在柵電極14a的兩側(cè)附近的襯底50中的雜質(zhì)注入而形成，以及高濃度區(qū)，其通過在形成側(cè)壁間隔物18之后的雜質(zhì)注入而形成。在這樣的源/漏區(qū)的雙結結構中，晶體管可被保護免于熱載流子注入和短溝道效應。然而，在區(qū)域22中可出現(xiàn)GIDL(柵極引發(fā)漏極泄漏)現(xiàn)象，如圖3中圓圈所示，其中源/漏擴散區(qū)20s和20d部分地與柵電極14a重疊，由此引起了晶體管的操作故障。

發(fā)明內(nèi)容
因而，本發(fā)明的一個目的是提供一種晶體管及其形成方法，其中在各向異性蝕刻工藝期間，柵絕緣層和柵電極的側(cè)壁很少受到損害，且可防止GIDL現(xiàn)象。
為了實現(xiàn)上述目的，根據(jù)本發(fā)明實施例的晶體管包括在半導體襯底中所形成的凹槽；在凹槽的內(nèi)側(cè)壁中所形成的一對第一側(cè)壁間隔物，伸出在襯底之上；在第一側(cè)壁間隔物之間所形成的柵電極；在柵電極和襯底之間所插入的柵絕緣層；以及在凹槽旁的襯底中所形成的柵和漏區(qū)。
因為在柵電極兩側(cè)的第一側(cè)壁間隔物，源和漏區(qū)可通過柵電極的下部彼此分離。另外，多個硅化物層可進一步地分別形成在源區(qū)、漏區(qū)和柵電極上。優(yōu)選地，源和漏區(qū)包括低濃度擴散區(qū)和高濃度擴散區(qū)。一對第二側(cè)壁間隔物可形成在低濃度擴散區(qū)上并形成在第一側(cè)壁間隔物的外壁。這里，每個硅化物層可沿第二側(cè)壁間隔物被自動地設置。
另外，一種根據(jù)本發(fā)明的用于形成晶體管的方法包括以下步驟在半導體襯底上形成掩模層，該掩模層包括開口；使用該掩模層作為蝕刻掩模，通過對襯底進行蝕刻來形成預定深度的凹槽；在掩模層和凹槽的內(nèi)側(cè)壁上形成一對側(cè)壁間隔物；將柵絕緣層形成在由開口所暴露的襯底的表面上；將柵電極形成在第一側(cè)壁間隔物之間的柵絕緣層上；去除掩模層；以及將源和漏區(qū)形成在凹槽旁的襯底中。
源/漏區(qū)包括低濃度擴散區(qū)和高濃度擴散區(qū)，其中低濃度擴散區(qū)是在去除掩模層之后、通過在凹槽旁的襯底中的雜質(zhì)的注入而形成；且高濃度擴散區(qū)是在將一對第二側(cè)壁間隔物形成在第一側(cè)壁間隔物的外壁之后、通過襯底中的雜質(zhì)注入而形成。
多個硅化物層分別形成在柵電極和高濃度擴散區(qū)上。硅化物層可沿第二側(cè)壁間隔物被自動地設置以將其形成在源/漏區(qū)上?？商鎿Q地，硅化物層可在去除第二側(cè)壁間隔物之后、沿第一側(cè)壁間隔物被自動地設置。


圖1至3是圖示用于形成晶體管的傳統(tǒng)方法中的問題的橫截面視圖。
圖4示出了根據(jù)本發(fā)明的第一實施例的晶體管的橫截面視圖。
圖5至8是圖示根據(jù)本發(fā)明的第一實施例的用于形成晶體管的方法的橫截面視圖。
圖9示出了圖示了根據(jù)本發(fā)明的用于形成晶體管的方法的另一實施例的橫截面視圖。
具體實施例方式
此后將參考下列附圖詳細描述本發(fā)明的優(yōu)選實施例。
圖4示出了根據(jù)本發(fā)明的第一實施例的晶體管的橫截面視圖。
參考圖4，柵絕緣層60形成在通過對襯底50的一部分進行蝕刻而形成的凹槽56的底表面上，且柵電極62a形成在柵絕緣層60上。第一側(cè)壁間隔物58形成于凹槽56中，以在向上的方向中沿柵電極62a的兩側(cè)延伸。源/漏區(qū)包括在凹槽56兩側(cè)旁的襯底50中所形成的高濃度擴散區(qū)68和低濃度擴散區(qū)64。第二側(cè)壁間隔物66形成于第一側(cè)壁間隔物58的外壁，覆蓋低濃度擴散區(qū)64。另外，硅化物層68g、68s和68d可分別地形成在柵電極62a、源和漏區(qū)的頂部上。硅化物層68s和68d設置在第二側(cè)壁間隔物66旁。
在傳統(tǒng)結構中，源和漏區(qū)與柵電極部分地重疊，以至電流可由于GIDL現(xiàn)象而泄漏。然而，在根據(jù)本發(fā)明的晶體管的上述結構中，柵電極62a形成于襯底的凹槽56之內(nèi)和之上，且第一側(cè)壁間隔物58形成于凹槽56的內(nèi)側(cè)壁。因此，可不與柵電極62a重疊地形成源和漏區(qū)。
圖5至8是圖示用于形成根據(jù)本發(fā)明的第一實施例的晶體管的方法的橫截面視圖。
參考圖5，將氧化物材料的緩沖絕緣層52形成在襯底50上，且然后將掩模層54形成在該緩沖絕緣層52上。掩模層54可包括氮化硅層。緩沖絕緣層52減少或消除由氮化硅的掩模層54對襯底所施加的應力。在掩模層54由對襯底具有低應力的絕緣材料、如氧化硅等來形成的情形中，可省略緩沖絕緣層52。
參考圖6，蝕刻掩模層54和緩沖絕緣層52，且然后蝕刻襯底50的一部分，由此形成預定深度的凹槽56?？紤]源/漏區(qū)和柵絕緣層60的厚度，可將凹槽56形成為合適的深度，例如大于或等于源/漏區(qū)的深度。
參考圖7，使用TEOS(原硅酸四乙酯)材料通過低壓化學氣相沉積工藝，將間隔物絕緣層共形地形成在掩模層54上，且然后將其各向異性地蝕刻，以形成沿著凹槽56的內(nèi)壁、即掩模層54和襯底50的內(nèi)壁延伸的第一側(cè)壁間隔物58。另外，將柵絕緣層60形成于在第一側(cè)壁間隔物58之間所暴露的襯底上。與其中在柵電極的圖案化期間柵絕緣層會受等離子體損傷的傳統(tǒng)結構相比，柵絕緣層60形成于在第一側(cè)壁間隔物58之間所暴露的襯底的一部分上，由此可防止蝕刻損傷。
接著，用于柵電極的導電層62形成在柵絕緣層60上，填充凹槽56(即在掩模層54中的開口)。導電層62可包括多晶硅層，且進一步地，可在其上形成金屬層或金屬硅化物層。
順序地，如圖8中所示，在掩模層54上將導電層62平坦化以在柵絕緣層60上保留柵電極62a。將掩模層54的頂表面暴露，且然后去除在柵電極62a旁所暴露的掩模層54。由此，柵電極62a和第一側(cè)壁間隔物58的一部分在襯底50之上伸出。其后，將n-型的摻雜劑(例如As)或p-類型的摻雜劑(例如BF2)注入到第一側(cè)壁間隔物58旁的襯底50中，由此形成低濃度擴散區(qū)64。在第一實施例中，以與凹槽56的深度相對應的深度將在柵電極62a兩側(cè)的第一側(cè)壁間隔物58部分地掩埋在襯底50中，其可防止低濃度擴散區(qū)64與柵電極62a重疊。
另一方面，可進一步地將第二側(cè)壁間隔物66形成在第一側(cè)壁間隔物58所暴露的外壁，以便形成具有輕摻雜漏(LDD)結構或深摻雜漏(DDD)結構的源/漏區(qū)。然后，將n-型的摻雜劑(例如P)或p-類型的摻雜劑(例如B)注入到第二側(cè)壁間隔物66旁的襯底中，由此形成沿第二側(cè)壁間隔物66而設置的高濃度擴散區(qū)68。圖8示出了源/漏區(qū)的LDD結構，其中高濃度擴散區(qū)68形成地深于低濃度擴散區(qū)64?？商鎿Q地，源/漏區(qū)可包括DDD結構，其中低濃度擴散區(qū)64形成地深于高濃度擴散區(qū)68。低和高濃度擴散區(qū)起晶體管的源或漏區(qū)的作用。
連續(xù)地，如圖4中所示，將所暴露的緩沖絕緣層52去除，且然后通過典型的硅化(silicidation)工藝，將硅化物層68s、68d和68g分別形成在源區(qū)、漏區(qū)和柵電極62a上。硅化物層68s和68d被自動地設置在第二側(cè)壁間隔物66旁以將其形成在源和漏區(qū)上。
硅化物層可分別形成在源或漏區(qū)的整個表面上，以便進一步減小源或漏區(qū)的電阻。
圖9示出了圖示用于形成根據(jù)本發(fā)明的晶體管的方法的另一實施例的橫截面視圖。此實施例類似于第一實施例，然而，提供了一種不具有第二側(cè)壁間隔物66的晶體管結構。
參考圖9，在襯底150上形成低和高濃度擴散區(qū)164和168之后，將圖8中所示的第二側(cè)壁隔離物66去除。為了去除第二側(cè)壁間隔物而保留第一側(cè)壁間隔物158，優(yōu)選地是，第一側(cè)壁間隔物158由對用作第二側(cè)壁間隔物的材料具有高蝕刻選擇性的材料形成。
在第一側(cè)壁間隔物158的外壁通過第二側(cè)壁間隔物的去除而暴露的狀態(tài)中，執(zhí)行硅化工藝以在源區(qū)、漏區(qū)和柵電極162a上分別形成硅化物層168s、168d和168g。硅化物層168s和168d形成于高和低濃度擴散區(qū)168和164上，由此相對于如圖8中所示晶體管，源/漏區(qū)的電阻可減小得更小。
盡管參考本發(fā)明的某些優(yōu)選實施例示出并描述了本發(fā)明，本領域技術人員應理解，在不背離如所附權利要求所限定的本發(fā)明的精神和范圍的情況下，在其中可進行各種形式和細節(jié)的變化。
權利要求
1.一種晶體管，包括在半導體襯底中所形成的凹槽；一對第一側(cè)壁間隔物，形成在所述凹槽的內(nèi)側(cè)壁中，伸出在襯底之上；在所述第一側(cè)壁間隔物之間所形成的柵電極；在所述柵電極和所述襯底之間所插入的柵絕緣層；以及在所述凹槽旁的襯底中所形成的柵和漏區(qū)。
2.權利要求1所述的晶體管，其中所述源和漏區(qū)包括低濃度的擴散區(qū)和高濃度的擴散區(qū)，且通過所述柵電極的下部被彼此分離。
3.權利要求1所述的晶體管，進一步包括多個硅化物層，其中每個硅化物層形成在所述源區(qū)、所述漏區(qū)和所述柵電極上。
4.權利要求1所述的晶體管，進一步包括在所述第一側(cè)壁間隔物的外壁所形成的一對第二側(cè)壁間隔物；以及在所述柵電極、所述源區(qū)和所述漏區(qū)上分別形成的多個硅化物層，每個硅化物層被設置在所述第二側(cè)壁間隔物旁。
5.一種用于形成晶體管的方法，包括以下步驟在半導體襯底上形成掩模層，所述掩模層包括開口；使用所述掩模層作為蝕刻掩模，通過對所述襯底進行蝕刻來形成預定深度的凹槽；在所述掩模層和所述凹槽的內(nèi)側(cè)壁上形成一對側(cè)壁間隔物；在通過所述開口而暴露的襯底的表面上形成柵絕緣層；在所述第一側(cè)壁間隔物之間的所述柵絕緣層上形成柵電極；去除所述掩模層；以及在所述凹槽旁的襯底中形成源和漏區(qū)。
6.權利要求5所述的方法，其中形成所述源和漏區(qū)的步驟包括在所述凹槽旁的襯底中形成低濃度擴散區(qū)；在所述第一側(cè)壁間隔物的外壁形成一對第二側(cè)壁間隔物；以及形成在所述第二側(cè)壁間隔物旁所設置的高濃度擴散區(qū)。
7.權利要求6所述的方法，進一步包括在所述柵電極和所述高濃度擴散區(qū)上分別形成多個硅化物層的步驟。
8.權利要求6所述的方法，進一步包括以下步驟去除所述第二側(cè)壁間隔物；以及在所述低濃度擴散區(qū)、所述高濃度擴散區(qū)和所述柵電極上，分別形成多個硅化物層。
9.權利要求5所述的方法，其中所述凹槽形成為等于或大于所述源和漏區(qū)深度的深度。
全文摘要
公開了一種晶體管及其形成方法。該晶體管包括在半導體襯底中所形成的凹槽；在凹槽的內(nèi)側(cè)壁中所形成的一對第一側(cè)壁間隔物，伸出在襯底之上；在第一側(cè)壁間隔物之間所形成的柵電極；在柵電極和襯底之間所插入的柵絕緣層；以及在凹槽旁的襯底中所形成的柵和漏區(qū)。
文檔編號H01L21/336GK1905212SQ20061010358
公開日2007年1月31日 申請日期2006年7月25日 優(yōu)先權日2005年7月26日
發(fā)明者金大均 申請人:東部電子株式會社