晶體管及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及一種晶體管及其制作方法。
【背景技術(shù)】
[0002]金屬氧化物半導(dǎo)體器件(ComplementaryMetal Oxide Semiconductor, CMOS)的性能主要可通過提高CMOS的柵電容、提高載流子遷移率或者以及減小器件溝道長度三種途徑提升。傳統(tǒng)的提升方法都在于減小溝道長度以及柵介電層的厚度，這種方法被稱為晶體管的尺寸縮小法。然而在CMOS器件尺寸減小的今天，單純縮小尺寸已受到物理極限以及設(shè)備成本的限制而無法使器件達到預(yù)期性能，提高溝道載流子遷移率成為進一步提高器件工作速度的主要途徑之一。
[0003]應(yīng)變硅技術(shù)可應(yīng)用于CMOS器件中，以提高形成的金屬氧化物半導(dǎo)體器件的性能，即通過物理方法拉伸或是壓縮硅晶格來達到提高CMOS器件中載流子的遷移率，以達到提高CMOS器件性能的目的。
[0004]例如，在N型金屬氧化物半導(dǎo)體(NMOS)器件的溝道區(qū)域中施加張應(yīng)力(Tensilestress)，可提高該NMOS器件中的電子遷移率。同理，在P型金屬氧化物半導(dǎo)體(PMOS)器件的溝道區(qū)域中施加壓應(yīng)力(Compressive stress),也可提高PMOS器件中空穴的遷移率。
[0005]此時，如何進一步提高CMOS器件中溝道區(qū)域的應(yīng)力，成為本領(lǐng)域技術(shù)人員亟待解決的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種晶體管及其制作方法，以提高晶體管溝道區(qū)的載流子遷移率，進而優(yōu)化晶體管的性能。
[0007]為解決上述問題，本發(fā)明提供一種晶體管的制作方法，包括:
[0008]提供襯底，
[0009]在所述襯底上形成第一偽柵和位于所述第一偽柵側(cè)壁上的第一側(cè)墻；
[0010]以所述第一側(cè)墻為掩模，分別在所述第一偽柵兩側(cè)的襯底中形成第一溝槽；
[0011]在所述第一偽柵兩側(cè)的第一溝槽中分別形成第一應(yīng)力層；
[0012]去除所述第一側(cè)墻，并在所述第一偽柵的側(cè)壁形成第二側(cè)墻；
[0013]在所述第二側(cè)墻露出的所述第一應(yīng)力層上形成第二偽柵；
[0014]去除所述第一偽柵，露出所述襯底在第一應(yīng)力層之間的部分；
[0015]在所述襯底在第一應(yīng)力層之間的部分中形成第二應(yīng)力層，所述第二應(yīng)力層提供的應(yīng)力與所述第一應(yīng)力層提供的應(yīng)力類型相反；
[0016]在所述第二應(yīng)力層中形成源區(qū)或者漏區(qū)。
[0017]可選的，在提供襯底的步驟中，所述襯底為硅襯底。
[0018]可選的，在形成第一偽柵的步驟中，所述第一偽柵采用硅作為材料。
[0019]可選的，在形成第一側(cè)墻的步驟中，所述第一側(cè)墻為氮化硅側(cè)墻或者氧化硅側(cè)墻。
[0020]可選的，在形成第一溝槽的步驟中，所述第一溝槽為Σ型溝槽。
[0021]可選的，采用干法蝕刻以及濕法蝕刻形成所述Σ型溝槽。
[0022]可選的，所述濕法蝕刻采用四甲基氫氧化銨作為蝕刻劑。
[0023]可選的，在形成第一應(yīng)力層的步驟中，采用選擇性外延生長的方式形成所述第一應(yīng)力層。
[0024]可選的，在形成第二側(cè)墻的步驟中，所述第二側(cè)墻為氮化硅或者氧化硅側(cè)墻。
[0025]可選的，在形成第二偽柵的步驟中，所述第二偽柵采用硅作為材料。
[0026]可選的，在形成第二偽柵的步驟中，采用選擇性外延生長的方式形成所述第二偽柵。
[0027]可選的，在去除第一偽柵的步驟中，采用選擇性蝕刻的方法去除所述第一偽柵。
[0028]可選的，形成第二應(yīng)力層的步驟包括:
[0029]去除所述襯底在第一應(yīng)力層之間的部分，以形成第二溝槽；
[0030]在所述第二溝槽中形成所述第二應(yīng)力層。
[0031]可選的，采用選擇性蝕刻的方法去除所述襯底。
[0032]可選的，在形成第二應(yīng)力層的步驟中，采用選擇性外延生長的方式形成所述第二應(yīng)力層。
[0033]可選的，形成第二應(yīng)力的步驟包括:
[0034]對所述襯底在第一應(yīng)力層之間的部分進行離子摻雜，以在襯底中形成摻雜區(qū)域，所述摻雜區(qū)域為所述第二應(yīng)力層。
[0035]可選的，所述晶體管為NM0S，所述襯底為硅襯底，采用碳離子進行離子摻雜，以形成碳化娃材料的第二應(yīng)力層。
[0036]可選的，在形成第一應(yīng)力層的步驟中，所述第一應(yīng)力層為鍺硅應(yīng)力層；在形成第二應(yīng)力層的步驟中，所述第二應(yīng)力層為碳化硅應(yīng)力層。
[0037]此外，本發(fā)明還提供一種晶體管，包括:
[0038]襯底；
[0039]分別設(shè)于所述襯底中的至少兩個第一應(yīng)力層；
[0040]設(shè)于所述第一應(yīng)力層之間的第二應(yīng)力層，所述第二應(yīng)力層提供的應(yīng)力與所述第一應(yīng)力層提供的應(yīng)力類型相反；
[0041]形成于所述第二應(yīng)力層的源區(qū)或者漏區(qū)；
[0042]設(shè)于所述襯底上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)與所述第一應(yīng)力層的位置相對應(yīng)。
[0043]可選的，所述第一應(yīng)力層為鍺硅應(yīng)力層，所述第二應(yīng)力層為碳化硅應(yīng)力層。
[0044]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0045]通過在在晶體管的溝道區(qū)域形成第一應(yīng)力層，且在源區(qū)或者漏區(qū)位置處形成第二應(yīng)力層，并使第二應(yīng)力層的應(yīng)力與第一應(yīng)力層的應(yīng)力類似相反，所述第一應(yīng)力層和第二應(yīng)力層相結(jié)合可以增加所述晶體管中溝道區(qū)域的應(yīng)力，進而提升晶體管的載流子遷移率。
[0046]進一步，采用干法蝕刻以及濕法蝕刻能夠較好的形成所述Σ型溝槽。
[0047]進一步，采用選擇性外延生長的方式能夠形成較為均勻的第一應(yīng)力層。
[0048]進一步，采用離子摻雜的方式形成用于形成所述第二應(yīng)力層的摻雜區(qū)域，可直接形成所述第二應(yīng)力層，在一定程度上減少了制作步驟。
【附圖說明】
[0049]圖1是本發(fā)明晶體管的制作方法一實施例的流程示意圖。
[0050]圖2至圖6是圖1中各個步驟晶體管的結(jié)構(gòu)示意圖。
[0051]圖7是本發(fā)明晶體管一實施例的結(jié)構(gòu)示意圖。
【具體實施方式】
[0052]本發(fā)明首先提供一種晶體管的制作方法，通過在作為源區(qū)或者漏區(qū)設(shè)置第一應(yīng)力層，在溝道區(qū)設(shè)置與第一應(yīng)力層的應(yīng)力類型相反的第二應(yīng)力層，通過第一應(yīng)力層和第二應(yīng)力層相結(jié)合，增加對晶體管溝道區(qū)域應(yīng)力，進而提高溝道區(qū)域載流子的遷移率，優(yōu)化晶體管的性能。
[0053]參考圖1，示出了本發(fā)明晶體管制作方法在實施例一的流程示意圖。本實施例一以NMOS器件為例，所述制作NMOS器件的方法包括:
[0054]步驟SI，提供襯底；
[0055]步驟S2，在所述襯底上形成第一偽柵和位于所述第一偽柵側(cè)壁上的第一側(cè)墻；
[0056]步驟S3，以所述第一側(cè)墻為掩模，分別在所述第一偽柵兩側(cè)的襯底中形成第一溝槽；
[0057]步驟S4，在所述第一偽柵兩側(cè)的第一溝槽中分別形成第一應(yīng)力層；
[0058]步驟S5，去除所述第一側(cè)墻，并在所述第一偽柵的側(cè)壁形成第二側(cè)墻；
[0059]步驟S6，在所述第二側(cè)墻露出的所述第一應(yīng)力層上形成第二偽柵；
[0060]步驟S7，去除所述第一偽柵，露出所述襯底在第一應(yīng)力層之間的部分；
[0061]步驟S8，去除所述襯底在第一應(yīng)力層之間的部分，以形成第二溝槽；
[0062]步驟S9，在所述第二溝槽中形成所述第二應(yīng)力層，所述第二應(yīng)力層提供的應(yīng)力與所述第一應(yīng)力層提供的應(yīng)力類型相反；
[0063]步驟S10，在所述第二應(yīng)力層中形成源區(qū)或者漏區(qū)。
[0064]通過上述步驟，通過設(shè)置第一偽柵來定義第一溝槽，并在所述第一溝槽