專利名稱：具有改善的開態(tài)電阻和擊穿電壓性能的半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到半導(dǎo)體器件，更確切地說是涉及到功率開關(guān)結(jié)構(gòu)及其制造方法。
背景技術(shù)：
諸如橫向金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)之類的MOSFET，常常被用于諸如開關(guān)器件通信系統(tǒng)或AC-DC電壓轉(zhuǎn)換器中的脫機(jī)開關(guān)調(diào)節(jié)器之類的高壓(亦即高于200V)應(yīng)用中。在典型的高壓橫向MOSFET中，源和漏區(qū)被中間區(qū)即漂移區(qū)分隔開。柵結(jié)構(gòu)被安置成臨近器件的溝道區(qū)。在開通狀態(tài)下，電壓被施加到柵，以便在源和漏區(qū)之間形成導(dǎo)電的溝道區(qū)，使電流能夠流過器件。在關(guān)斷狀態(tài)下，施加到柵的電壓足夠低，致使不形成導(dǎo)電的溝道區(qū)，電流因而不流動(dòng)。在此關(guān)斷狀態(tài)期間，器件必須承受源和漏區(qū)之間的高壓。
開態(tài)電阻(RON)是MOSFET開關(guān)器件特性的一個(gè)重要指標(biāo)。開態(tài)電阻是當(dāng)開關(guān)閉合且信號(hào)通過時(shí)存在于MOSFET開關(guān)的輸入插腳與輸出插腳之間的歐姆電阻。開態(tài)電阻與信號(hào)通過器件時(shí)會(huì)引起多少信號(hào)衰減有關(guān)。另一個(gè)重要的特性指標(biāo)是開態(tài)比電阻(RSP)，此RSP是RON與表面積的乘積，即RON×面積。較小的RON×面積使設(shè)計(jì)者能夠使用較小的高壓橫向MOSFET來滿足給定應(yīng)用的開態(tài)電阻要求，這降低了功率集成電路的面積和成本。
常規(guī)高壓橫向MOSFET的一個(gè)問題是，傾向于使擊穿電壓(VBD)最大化的技術(shù)和結(jié)構(gòu)對RON有不利的影響，反之亦然。例如，為了承受較高的VBD，典型的橫向MOSFET要求較低的摻雜濃度，這就增大了開態(tài)比電阻(RSP)。
為了克服這一問題，已經(jīng)提出了幾種設(shè)計(jì)，試圖提供高擊穿電壓和低RON×面積的可接受的組合。例如，已經(jīng)設(shè)計(jì)了具有一個(gè)或多個(gè)降低了表面場(RESURF)的區(qū)域和/或局域化摻雜的區(qū)域(也稱為超結(jié)結(jié)構(gòu)或多導(dǎo)電結(jié)構(gòu))的器件。但這些設(shè)計(jì)要求昂貴的晶片加工，涉及到多次掩蔽和離子注入步驟、非常深的擴(kuò)散本體區(qū)或接觸(例如30-40微米深)、和/或昂貴的絕緣體上硅襯底，這就提高了芯片制造的成本。
因此，對于改善橫向MOSFET器件的RON×面積性能，同時(shí)保持高阻擋電壓能力和制造靈活性的成本可行的結(jié)構(gòu)和方法，存在著需求。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，提供一種橫向IGFET器件，包括半導(dǎo)體襯底；形成在部分半導(dǎo)體襯底中的第一導(dǎo)電類型的漂移區(qū)；形成在鄰近漂移區(qū)的半導(dǎo)體襯底中的第二導(dǎo)電類型的本體區(qū)；形成在本體區(qū)中的第一導(dǎo)電類型的源區(qū)；形成在漂移區(qū)中的第一導(dǎo)電類型的漏接觸區(qū)；鄰近本體區(qū)形成的柵結(jié)構(gòu)；以及形成在漂移區(qū)中的超結(jié)結(jié)構(gòu)，此超結(jié)結(jié)構(gòu)包括一對分隔開的填充的條形溝槽、該對分隔開的填充的條形溝槽之間的第一導(dǎo)電類型的第一條形摻雜區(qū)和第二導(dǎo)電類型的第二條形摻雜區(qū)，其中，第一條形摻雜區(qū)的摻雜濃度高于漂移區(qū)的摻雜濃度，且其中，第一和第二條形摻雜區(qū)與該對分隔開的填充條形溝槽的底部表面完全不交疊。
根據(jù)本發(fā)明的另一方面，提供一種橫向IGFET器件，包括形成在部分第二導(dǎo)電類型的半導(dǎo)體襯底中的第一導(dǎo)電類型的阱區(qū)；形成在鄰近阱區(qū)的半導(dǎo)體襯底中的第二導(dǎo)電類型的本體區(qū)；形成在本體區(qū)中的第一導(dǎo)電類型的源區(qū)；形成在阱區(qū)中的第一導(dǎo)電類型的漏接觸區(qū)；鄰近本體區(qū)形成的柵結(jié)構(gòu)；以及形成在阱區(qū)中的超結(jié)結(jié)構(gòu)，此超結(jié)結(jié)構(gòu)包括一對分隔開的絕緣溝槽、該對分隔開的絕緣溝槽之間的第一導(dǎo)電類型的第一條形摻雜區(qū)和第二導(dǎo)電類型的第二條形摻雜區(qū)，其中，該對分隔開的絕緣溝槽在阱區(qū)內(nèi)具有底部表面，且其中，第一和第二條形摻雜區(qū)終止于阱區(qū)，與底部表面完全不交疊。
根據(jù)本發(fā)明的另一方面，提供一種用來制作橫向IGFET器件的方法，包括下列步驟在部分第二導(dǎo)電類型的半導(dǎo)體襯底中，形成第一導(dǎo)電類型的阱區(qū)；在鄰近阱區(qū)的半導(dǎo)體襯底中，形成第二導(dǎo)電類型的本體區(qū)；在本體區(qū)中，形成第一導(dǎo)電類型的源區(qū)；在阱區(qū)中，形成第一導(dǎo)電類型的漏接觸區(qū)；形成鄰近本體區(qū)和阱區(qū)的柵結(jié)構(gòu)；在阱區(qū)中形成一對分隔開的鈍化溝槽；在該對分隔開的絕緣溝槽之間，形成第一導(dǎo)電類型的第一條形摻雜區(qū)，其中，第一條形摻雜區(qū)的摻雜濃度高于阱區(qū)的摻雜濃度；以及在該對分隔開的絕緣溝槽之間，形成第二導(dǎo)電類型的第二條形摻雜區(qū)，其中，第一和第二條形摻雜區(qū)與該對分隔開的絕緣溝槽的底部表面完全不交疊，且其中，該對分隔開的絕緣溝槽以及第一和第二條形摻雜區(qū)構(gòu)成超結(jié)結(jié)構(gòu)。
根據(jù)本發(fā)明的另一方面，提供一種用來制作橫向IGFET器件的方法，包括下列步驟在半導(dǎo)體襯底中，形成第一溝槽；在半導(dǎo)體襯底中，形成第一導(dǎo)電類型的阱區(qū)；在第一溝槽中，形成外延半導(dǎo)體區(qū)；在外延半導(dǎo)體區(qū)內(nèi)，形成第二溝槽；在第二溝槽的側(cè)壁表面中，形成第一摻雜區(qū)，其中，第一摻雜區(qū)和外延半導(dǎo)體區(qū)具有相反的導(dǎo)電類型，其中，外延半導(dǎo)體區(qū)和第一摻雜區(qū)構(gòu)成超結(jié)結(jié)構(gòu)；形成鄰近此超結(jié)結(jié)構(gòu)的漏接觸；形成鄰近此超結(jié)結(jié)構(gòu)的第二導(dǎo)電類型的本體區(qū)；在本體區(qū)中，形成源區(qū)；以及形成鄰近本體區(qū)和阱區(qū)的柵結(jié)構(gòu)。


圖1示出了根據(jù)本發(fā)明的半導(dǎo)體器件的局部放大剖面圖；圖2示出了根據(jù)本發(fā)明第一實(shí)施方案的圖1半導(dǎo)體器件一部分沿參考線1-1的局部放大等軸剖面圖；圖3示出了圖1半導(dǎo)體器件一部分在制造的早期階段的局部放大剖面圖；圖4示出了根據(jù)本發(fā)明第二實(shí)施方案的圖1半導(dǎo)體器件一部分的局部放大等軸剖面圖；圖5示出了根據(jù)本發(fā)明第三實(shí)施方案的圖1半導(dǎo)體器件一部分的局部放大等軸剖面圖；圖6示出了本發(fā)明另一實(shí)施方案的一部分的局部放大等軸剖面圖；圖7示出了本發(fā)明另一實(shí)施方案的一部分的局部放大等軸剖面圖；圖8示出了本發(fā)明另一實(shí)施方案的一部分的局部放大等軸剖面圖；圖9示出了本發(fā)明另一實(shí)施方案的一部分的局部放大等軸剖面圖；圖10示出了根據(jù)本發(fā)明不同實(shí)施方案的半導(dǎo)體器件的局部放大剖面圖；圖11示出了根據(jù)第一實(shí)施方案的圖10半導(dǎo)體器件一部分沿參考線2-2的局部放大等軸剖面圖；圖12示出了根據(jù)第二實(shí)施方案的圖10半導(dǎo)體器件一部分沿參考線2-2的局部放大等軸剖面圖；圖13-18示出了根據(jù)本發(fā)明的方法制作的半導(dǎo)體器件一部分在制造的各個(gè)階段的局部放大剖面圖；圖19示出了根據(jù)變通的制造方法制作的另一半導(dǎo)體器件一部分的局部放大剖面圖；而圖20示出了根據(jù)本發(fā)明的另一半導(dǎo)體器件一部分的局部放大剖面圖。
具體實(shí)施例方式
為了容易理解，各附圖中的元件無須按比例繪制，且相似的參考號(hào)被適當(dāng)?shù)赜糜谒懈綀D。為了附圖清晰，器件結(jié)構(gòu)的摻雜區(qū)被示為通常具有直線邊沿和角度精確的角落。但本技術(shù)領(lǐng)域的熟練人員理解的是，由于摻雜劑的擴(kuò)散和激活，摻雜區(qū)的邊沿通常不是直線，且角落通常也不是精確的角度，而是典型被倒圓。
此外，為了簡化描述而省略了眾所周知步驟和元件的描述和細(xì)節(jié)。雖然這些器件在此處被解釋為某種n溝道器件，但本技術(shù)領(lǐng)域的一般熟練人員可理解的是，根據(jù)本發(fā)明，借助于適當(dāng)?shù)馗淖兏鲄^(qū)域的導(dǎo)電類型，p溝道器件以及互補(bǔ)器件也是可以的。所示的實(shí)施方案適合于阻擋約為700V的電壓。
圖1示出了根據(jù)本發(fā)明的一種絕緣柵場效應(yīng)晶體管(IGFET)，即橫向FET、橫向MOSFET、半導(dǎo)體或開關(guān)器件、結(jié)構(gòu)、或單元10的局部剖面圖，此絕緣柵場效應(yīng)晶體管10具有改進(jìn)了的RON×面積和高的阻擋電壓能力。舉例來說，MOSFET單元10是集成在半導(dǎo)體芯片中作為功率集成電路一部分的許多這種單元中的一種?；蛘撸琈OSFET單元10是一種單個(gè)的分立晶體管。
器件10包括半導(dǎo)體材料區(qū)或襯底11，它包含例如摻雜濃度約為每立方厘米1.5×1014原子的p型區(qū)或襯底。半導(dǎo)體材料區(qū)11包括主表面14。器件10還包括阱區(qū)，即擴(kuò)散區(qū)、漂移區(qū)、或延伸的漏區(qū)13，本實(shí)施方案中的阱包括n型導(dǎo)電性。阱區(qū)13被形成在襯底11中，并從主表面14延伸。舉例來說，阱區(qū)13的摻雜濃度約為每立方厘米4.0×1014-1.0×1016原子，且深度或厚度約為5-15微米。
隔離區(qū)或場區(qū)31被形成在器件10上、器件10上方、器件10中、或與器件10重疊，以便提供局域化鈍化區(qū)。隔離區(qū)31包含例如硅的局域化氧化(LOCOS)區(qū)、淺溝槽隔離區(qū)、場氧化物區(qū)、它們的組合之類。在一個(gè)實(shí)施方案中，隔離區(qū)31包含用LOCOS技術(shù)形成的厚度約為0.5-2.0微米的熱場氧化物區(qū)。
器件10還包括p型高壓區(qū)(PHV)、本體區(qū)或擴(kuò)散區(qū)41、以及從主表面14延伸的n型源區(qū)43。本體區(qū)43部分地延伸進(jìn)入到半導(dǎo)體材料區(qū)11內(nèi)。p型摻雜區(qū)44被進(jìn)一步形成在本體區(qū)41內(nèi)，并用來降低器件10內(nèi)的寄生效應(yīng)等。漏接觸區(qū)33被形成在部分阱區(qū)13中，并從主表面14延伸。漏接觸區(qū)33包含n型導(dǎo)電性，并被摻雜以提供足夠的歐姆結(jié)構(gòu)。用常規(guī)的掩蔽和摻雜技術(shù)，來形成區(qū)域13、33、41、43、以及44。
包括薄的柵介質(zhì)層53和柵電極51的柵結(jié)構(gòu)46，被形成為鄰近或重疊部分主表面14和本體區(qū)41。柵介質(zhì)層53包含例如厚度約為0.01-0.1微米的氧化硅。或者，柵介質(zhì)層53包含諸如氮化硅、五氧化鉭、二氧化鈦、鈦酸鍶鋇之類的其它介質(zhì)、或它們的包括與氧化硅的組合的組合。柵電極51包含例如摻雜的多晶硅、鋁、鋁合金、它們的組合之類。柵結(jié)構(gòu)46控制著溝道58的形成以及器件10中的電流傳導(dǎo)。
根據(jù)本發(fā)明，器件10還包括一個(gè)區(qū)域即超結(jié)結(jié)構(gòu)61，它包含一對或多個(gè)分隔開的填充的溝槽、鈍化的溝槽、或至少部分地(例如二側(cè)上)界定或限定多個(gè)形成在部分阱區(qū)13內(nèi)的具有相反或交替導(dǎo)電類型的條形摻雜區(qū)的填充的條形溝槽或凹槽。
在一個(gè)實(shí)施方案中，填充的條形溝槽和條形摻雜區(qū)基本上彼此平行。區(qū)域61在極小的表面區(qū)內(nèi)提供了具有低開態(tài)電阻的器件10，同時(shí)保持了高的擊穿電壓。區(qū)域61被分隔于本體區(qū)41一定距離，例如約為1-4微米。下面結(jié)合圖2-9來描述區(qū)域61的各種實(shí)施方案。
圖2示出了沿圖1中參考線1-1的器件10一部分的局部放大等軸剖面圖，用來說明區(qū)域61的第一實(shí)施方案。在本實(shí)施方案中，區(qū)域61包含多個(gè)界定多個(gè)條形摻雜區(qū)64和66的填充的溝槽。具體地說，摻雜的條形區(qū)域64包含第一導(dǎo)電類型，并被夾在各為第二導(dǎo)電類型的條形摻雜區(qū)66之間。根據(jù)本發(fā)明的這一實(shí)施方案，區(qū)域64和66沿側(cè)壁向溝槽23的深度方向延伸，但這些區(qū)域與溝槽23的底部或底壁不交疊。亦即，區(qū)域64和66大致沿溝槽23的側(cè)壁部分終止，且這些區(qū)域不與溝槽23的底部表面接合或連接。區(qū)域64和66的深度大致等于溝槽23的深度。在本實(shí)施方案中，條形區(qū)域64包含與阱區(qū)13相同的導(dǎo)電類型，但摻雜濃度更高。舉例來說，區(qū)域64的凈峰值摻雜濃度約為每立方厘米1.0×1016-3.0×1016原子，且區(qū)域66的凈峰值摻雜濃度約為每立方厘米1.0×1016-3.0×1016原子。
圖3示出了器件10一部分的局部剖面圖，來說明條形摻雜區(qū)或區(qū)域64和66的形成。在本實(shí)施方案中，溝槽23被首先從器件10的主表面14腐蝕進(jìn)入到阱區(qū)13中。在一個(gè)實(shí)施方案中，各個(gè)溝槽23被分隔開一個(gè)約為2-7微米的距離，此距離決定于所需的RESURF電荷要求。溝槽23的深度依賴于器件10的電壓額定值。舉例來說，對于RON×面積為60歐姆×平方厘米以及擊穿電壓約為700V的器件，溝槽23的深度約為8-10微米，且寬度約為1-2微米。為了滿足700V的擊穿，漂移長度約為60微米。用常規(guī)的光刻和腐蝕技術(shù)，來形成這些溝槽23。舉例來說，用使用氟或氯基化學(xué)劑的干法腐蝕技術(shù)，來腐蝕溝槽23。
接著，介質(zhì)層或鈍化區(qū)230被形成在溝槽23的底部處。例如，首先用氮化物或掩蔽層覆蓋溝槽23的表面，隨后，用各向異性腐蝕技術(shù)清除底部部分，以便暴露部分阱區(qū)13。然后，暴露部分被氧化，從而形成局域化的鈍化區(qū)230，如溝槽23底部表面所示。區(qū)域230提供了一個(gè)掩模即保護(hù)層，以便防止區(qū)域64和66沿溝槽23的底部表面形成。舉例來說，區(qū)域230的厚度各約為0.3-0.5微米。
然后，第一導(dǎo)電類型的摻雜劑(例如n型)被引入到溝槽23的側(cè)壁表面中。舉例來說，傾斜的離子注入、氣相摻雜、或固體源摻雜，被用來將摻雜粒子引入到阱區(qū)13中。圖3示出了傾斜注入工藝作為一個(gè)例子，其中，箭頭4表示摻雜劑離子的簡化的大致軌跡。掩蔽層16防止了摻雜劑離子到達(dá)主表面14。在一個(gè)實(shí)施方案中，第一導(dǎo)電類型的摻雜劑然后在熱處理過程中被擴(kuò)散到阱區(qū)13中，從而形成第一導(dǎo)電類型區(qū)域64。舉例來說，第一導(dǎo)電類型摻雜劑在1200℃下被擴(kuò)散大約30分鐘。
接著，第二導(dǎo)電類型的摻雜劑(例如p型)被引入到溝槽23的側(cè)壁表面中(例如傾斜的離子注入、氣相摻雜、或固體源摻雜)，然后在熱工藝中被擴(kuò)散到阱區(qū)13中，從而提供圖2所示的第二導(dǎo)電類型區(qū)域66。在一個(gè)實(shí)施方案中，從鄰近溝槽23引入的第一導(dǎo)電類型摻雜劑一起擴(kuò)散，從而形成圖2所示的連接或接合區(qū)域64。
借助于首先擴(kuò)散第一導(dǎo)電類型的摻雜劑，隨后通過溝槽23的側(cè)壁表面將第二導(dǎo)電類型摻雜劑擴(kuò)散到第一導(dǎo)電類型區(qū)中，得到了沿漂移區(qū)深度方向和長度的完全受控的n型和p型區(qū)。此外，借助于使區(qū)域64位于阱區(qū)13與區(qū)域66之間，得到了適當(dāng)?shù)碾姾善胶庖约案纳屏说膿舸╇妷禾匦浴^(qū)域64在開態(tài)工作過程中提供了電流的傳導(dǎo)通道即路徑。在關(guān)態(tài)工作過程中，區(qū)域64和66彼此補(bǔ)償，從而增強(qiáng)了擊穿電壓能力。
在隨后的一個(gè)步驟中，用諸如氧化物(例如熱氧化物、淀積的氧化物、或甩涂的氧化物)、氮化物、半絕緣多晶硅(SIPOS)、不摻雜的多晶半導(dǎo)體材料(例如多晶硅)、它們的組合之類的材料或介質(zhì)材料24，來填充溝槽23。這在第一導(dǎo)電類型(例如n型)阱區(qū)內(nèi)提供了一種超結(jié)結(jié)構(gòu)61，它具有多個(gè)(例如一對)部分地(例如二個(gè)側(cè)面上)界定第二導(dǎo)電類型(例如p型)摻雜的條形區(qū)域、第一導(dǎo)電類型(例如n型)摻雜的條形區(qū)域、以及第二導(dǎo)電類型(例如p型)摻雜的條形區(qū)域的填充的溝槽。根據(jù)本發(fā)明的這一實(shí)施方案，第二導(dǎo)電類型區(qū)域和第一導(dǎo)電類型區(qū)域與填充的溝槽的底部表面完全不交疊、不環(huán)繞、不連接。在一個(gè)實(shí)施方案中，第一和第二導(dǎo)電類型區(qū)域以及填充的溝槽終止于漂移區(qū)中基本上相等的深度處。在一個(gè)實(shí)施方案中，填充材料將溝槽23一直填充到或超過主表面14。
器件10的模擬分析表明能夠阻擋高于700V的電壓，同時(shí)得到小于60歐姆×平方厘米的RON×面積結(jié)果。
圖4示出了器件10一部分沿圖1中參考線1-1的局部放大等軸剖面圖，來說明區(qū)域61的第二實(shí)施方案。與圖2的第一實(shí)施方案相比，在此第二實(shí)施方案中，區(qū)域64和66的順序被反轉(zhuǎn)了。在本實(shí)施方案中，首先，第二導(dǎo)電類型區(qū)66被引入到溝槽23的側(cè)壁表面中，隨之以將第一導(dǎo)電類型區(qū)64引入到側(cè)壁表面中。這在第一導(dǎo)電類型(例如n型)漂移區(qū)內(nèi)提供了一種超結(jié)結(jié)構(gòu)61，它具有多個(gè)(例如一對)部分地(例如二個(gè)側(cè)面上)界定第一導(dǎo)電類型(例如n型)摻雜的條形區(qū)域、第二導(dǎo)電類型(例如p型)摻雜的條形區(qū)域、以及第一導(dǎo)電類型(例如n型)摻雜的條形區(qū)域的填充溝槽。根據(jù)本發(fā)明的這一實(shí)施方案，第二導(dǎo)電類型區(qū)域和第一導(dǎo)電類型區(qū)域與填充的溝槽的底部表面完全不交疊、不環(huán)繞、不連接。在一個(gè)實(shí)施方案中，第一和第二導(dǎo)電類型區(qū)域以及填充的溝槽終止于漂移區(qū)中基本上相等的深度處。
圖5示出了根據(jù)本發(fā)明第三實(shí)施方案的部分器件10的局部放大等軸剖面圖。在此實(shí)施方案中，第一導(dǎo)電類型區(qū)64被引入到溝槽23的一個(gè)側(cè)壁中，而第二導(dǎo)電類型區(qū)66被引入到溝槽23的其它側(cè)壁中。這提供了一種單側(cè)超結(jié)結(jié)構(gòu)61，其中，第一摻雜條形區(qū)(例如區(qū)域64)被形成為接合或連接一對條形填充溝槽之一，且其中，第二摻雜條形區(qū)(例如區(qū)域66)被形成為接合或連接一對條形填充溝槽中的另一個(gè)，且其中，第一摻雜條形區(qū)接合第二摻雜條形區(qū)。根據(jù)本發(fā)明的這一實(shí)施方案，第二導(dǎo)電類型區(qū)域和第一導(dǎo)電類型區(qū)域與填充的溝槽的底部表面完全不交疊、不環(huán)繞、不連接。在一個(gè)實(shí)施方案中，第一和第二導(dǎo)電類型區(qū)域以及填充的溝槽終止于漂移區(qū)中基本上相等的深度處。
圖6示出了器件10另一實(shí)施方案的一部分的局部放大軸測剖面圖。在此實(shí)施方案中，絕緣層或介質(zhì)區(qū)71被形成在襯底11中并接合或鄰近溝槽23的底部表面即下表面。在此實(shí)施方案中，絕緣層71將襯底11分隔于半導(dǎo)體層111。如所示，區(qū)域61被形成在半導(dǎo)體層111中，且絕緣層71延伸超過本體區(qū)41下方的阱區(qū)13。雖然示出了圖2的區(qū)域61實(shí)施方案，但可以理解的是，例如此處所示的任何區(qū)域61的實(shí)施方案都可以與絕緣層71一起被使用。舉例來說，絕緣層71包含氧化物，且厚度約為3-4微米，用高能離子注入或其它生長或淀積技術(shù)來形成?；蛘卟捎肧OI襯底。
圖7示出了器件10另一實(shí)施方案的一部分的局部放大等軸剖面圖。在此實(shí)施方案中，局域化的絕緣層或局域化的介質(zhì)區(qū)171將區(qū)域61的底部分隔于阱區(qū)13。具體地說，絕緣層171被形成或限制在阱區(qū)13內(nèi)，并用腐蝕/外延生長再填充技術(shù)或高能離子注入技術(shù)來形成。
圖8示出了器件10的另一實(shí)施方案的一部分的局部放大等軸剖面圖。在此實(shí)施方案中，局域化的鈍化區(qū)或局域化的介質(zhì)區(qū)271沿溝槽23的橫向方向向下鄰近各溝槽的底部表面。在本實(shí)施方案中，阱區(qū)13各部分橫向分隔各相鄰局域化鈍化區(qū)271。舉例來說，在形成溝槽23之后，用各向同性腐蝕來形成區(qū)域271，這就在溝槽23下方形成了空腔。然后對空腔進(jìn)行氧化。在一個(gè)實(shí)施方案中，區(qū)域271被限制或形成在阱區(qū)13內(nèi)。此外，其它的實(shí)施方案僅僅包括其附近具有局域化鈍化區(qū)271的部分溝槽23。
圖9示出了器件100的本發(fā)明另一實(shí)施方案的一部分的局部放大等軸剖面圖。除了如所示增加了位于面對區(qū)域61的本體區(qū)41側(cè)上的溝槽柵結(jié)構(gòu)105之外，器件100相似于器件10。在此實(shí)施方案中，阱區(qū)113延伸在包括本體區(qū)41和溝槽柵結(jié)構(gòu)105的有源器件下方。溝槽柵結(jié)構(gòu)105包括柵介質(zhì)層106和形成為重疊柵介質(zhì)層106的導(dǎo)電電極107。柵介質(zhì)層包含相同于柵介質(zhì)層53的材料或其它材料。溝槽柵結(jié)構(gòu)105提供了垂直溝道158等，以便協(xié)助盡可能減小電流聚集在溝道58中表面處。這進(jìn)一步提供了區(qū)域61的更優(yōu)化使用。在所示實(shí)施方案中，圖2的超結(jié)區(qū)61被提供作為例子?？梢岳斫獾氖?，此處所示的其它超結(jié)實(shí)施方案可以與溝槽柵結(jié)構(gòu)105進(jìn)行組合。
圖10示出了根據(jù)本發(fā)明另一實(shí)施方案的一種絕緣柵場效應(yīng)晶體管(IGFET)，即橫向FET、橫向MOSFET、半導(dǎo)體或開關(guān)器件、結(jié)構(gòu)、或單元210的局部剖面圖，此絕緣柵場效應(yīng)晶體管210具有改進(jìn)了的RON×面積性能和高的阻擋電壓能力。舉例來說，MOSFET單元210是集成在半導(dǎo)體芯片中作為功率集成電路一部分的許多這種單元中的一種?；蛘撸琈OSFET單元210是一種單個(gè)的分立晶體管。
如圖10所示，除了漂移區(qū)或延伸的漏區(qū)213包含形成在襯底11上的外延層，或包含延伸在本體區(qū)41下方的擴(kuò)散阱區(qū)之外，器件210相似于器件10。或者，當(dāng)區(qū)域213包含擴(kuò)散區(qū)或阱時(shí)，它終止于本體區(qū)41下方或如圖1所示作為區(qū)域13。采用外延生長來形成區(qū)域213的一個(gè)好處是，與擴(kuò)散阱或區(qū)域相比，提供了更厚的層或區(qū)域以及具有更受控的摻雜濃度分布。利用更厚的區(qū)域以及受控的濃度，人們能夠采用更深的溝槽，這提供了更低的開態(tài)電阻。舉例來說，襯底11包含摻雜濃度約為每立方厘米1.5×1014原子的p型襯底。而超結(jié)結(jié)構(gòu)下方的區(qū)域213的電荷濃度約為每平方厘米0.2×1012-1.0×1012原子。
根據(jù)本發(fā)明的這一實(shí)施方案，器件210還包括一個(gè)區(qū)域或超結(jié)結(jié)構(gòu)261，它包含一對或多個(gè)分隔開的填充溝槽或填充的條形溝槽或部分地界定多個(gè)形成在各填充溝槽之間和周圍的阱區(qū)213部分內(nèi)的具有相反或交替導(dǎo)電類型的條形摻雜區(qū)的凹槽。在一個(gè)實(shí)施方案中，填充溝槽與條形摻雜區(qū)基本上彼此平行。區(qū)域261提供了具有低的開態(tài)電阻同時(shí)保持高的擊穿電壓的器件210等。下面結(jié)合圖11和12來描述區(qū)域261的各種實(shí)施方案。
圖11示出了沿參考線2-2的半導(dǎo)體器件210一部分的局部放大等軸剖面圖，用來說明根據(jù)本發(fā)明的區(qū)域261的第一實(shí)施方案。在此實(shí)施方案中，區(qū)域261包含形成在區(qū)域213內(nèi)且在區(qū)域213中延伸的多個(gè)溝槽223。各溝槽223被分隔開，且橫向延伸在區(qū)域41與33之間，典型的深度小于或等于區(qū)域213的深度或厚度。漏接觸區(qū)33是超結(jié)區(qū)261的一側(cè)，本體區(qū)41位于超結(jié)區(qū)261的反側(cè)。第一導(dǎo)電類型即n型區(qū)264通過溝槽223的側(cè)壁和底部表面即下表面被形成在區(qū)域213中，且第二導(dǎo)電類型即p型區(qū)266通過相同的側(cè)壁和底部表面即下表面被形成在區(qū)域213中。在本實(shí)施方案中，區(qū)域264和266環(huán)繞溝槽223、與溝槽223完全交疊、或被形成在溝槽223周圍，區(qū)域264終止于小于區(qū)域213的深度的深度處。亦即，區(qū)域264被分隔于襯底11。此外，區(qū)域264和266沿著漂移區(qū)213的深度和長度。舉例來說，n型區(qū)264和p型區(qū)266的峰值摻雜濃度都約為每立方厘米1.0×1016-3.0×1016原子。
舉例來說，用傾斜離子注入、氣相摻雜、或固體源摻雜，來形成區(qū)域264和266。再舉例來說，用劑量約為每平方厘米2.0×1013-5.0×1013原子的傾斜離子注入，來形成區(qū)域264和266。再舉例來說，當(dāng)相鄰溝槽之間的距離約為5-7微米時(shí)，用劑量約為每平方厘米2.5×1013-4.5×1013原子的傾斜離子注入，來形成區(qū)域264和266。在一個(gè)例子中，離子注入之后在1200℃下大約30分鐘，區(qū)域264被擴(kuò)散。然后就完成了266的離子注入步驟，且區(qū)域266可以與本體區(qū)41同時(shí)被擴(kuò)散。
區(qū)域264和266在溝槽223周圍構(gòu)成一個(gè)自補(bǔ)償超結(jié)結(jié)構(gòu)并用來盡可能減小來自各溝槽223之間和溝槽223下方的區(qū)域213部分的電荷影響等。而且，由于區(qū)域264和266與溝槽223的底部表面交疊，故提供了額外的電流路徑以及沿溝槽223側(cè)壁的電流路徑，這降低了開態(tài)電阻。此外，由于區(qū)域213的摻雜濃度比區(qū)域264的小得多，故降低了典型地出現(xiàn)在n型阱區(qū)與p型本體之間的過早的擊穿問題。
在后續(xù)的一個(gè)步驟中，用諸如氧化物(例如熱氧化物、淀積的氧化物、或甩涂的氧化物)、氮化物、半絕緣多晶硅(SIPOS)、不摻雜的多晶半導(dǎo)體材料(例如多晶硅)、它們的組合之類的材料或介質(zhì)材料224，來填充溝槽223。
圖12示出了半導(dǎo)體器件210一部分沿參考線2-2的局部放大等軸剖面圖，來說明根據(jù)本發(fā)明的區(qū)域261的第二實(shí)施方案。在本實(shí)施方案中，區(qū)域264被擴(kuò)散，從而延伸通過區(qū)域213，以便接觸襯底11和/或與鄰接的264區(qū)合并在一起。
如圖9進(jìn)一步所示，圖11和12所示的器件210可以進(jìn)一步以修正的區(qū)域43和44的位置而組合圖9所示的溝槽柵結(jié)構(gòu)105。此外，在所示的二個(gè)實(shí)施方案中，區(qū)域261被分隔于本體區(qū)41。舉例來說，區(qū)域261被分隔一個(gè)約為1-4微米的距離。
現(xiàn)在參照圖13-19來描述用來形成本發(fā)明超結(jié)器件的一種變通方法。圖13示出了制造早期步驟中的襯底11局部剖面圖。在此實(shí)施方案中，襯底11包含p型導(dǎo)電性。接著，溝槽或凹槽323被腐蝕在襯底11中，從主表面14延伸。常規(guī)的掩蔽和腐蝕技術(shù)被用于此步驟。
圖14示出了額外加工時(shí)的襯底11，其中，阱區(qū)13通過溝槽323的表面被形成在襯底11中。舉例來說，n型摻雜劑被注入到表面內(nèi)，并擴(kuò)散到所希望的深度?；蛘卟捎脷庀鄵诫s或固體源摻雜技術(shù)。
圖15示出了進(jìn)一步加工之后的襯底11。在此階段中，外延生長/回腐蝕或選擇性外延生長技術(shù)被用來形成填充溝槽323的n型條形區(qū)或n型外延區(qū)364。接著，第二溝槽423被形成在外延區(qū)364內(nèi)的襯底11中。在一個(gè)實(shí)施方案中，各溝槽423延伸通過區(qū)域364，以便暴露部分阱區(qū)13。在一個(gè)下面要更詳細(xì)地解釋的變通實(shí)施方案中，溝槽423不一直延伸通過區(qū)域364。接著，如結(jié)合圖3所述，局域化的鈍化區(qū)231被形成在圖16所示的溝槽423的底部表面或下表面處。
圖17示出了進(jìn)一步加工之后的襯底11，其中，p型條形區(qū)366被形成在溝槽423的側(cè)壁中。區(qū)域231掩蔽了溝槽423底部表面或下表面處的摻雜劑。舉例來說，傾斜離子注入被用來形成區(qū)域366?；蛘卟捎脷庀鄵诫s或固體源摻雜技術(shù)。在進(jìn)一步的一個(gè)步驟中，如圖18所示，用氧化物(例如熱氧化物、淀積的氧化物、或甩涂的氧化物)、氮化物、半絕緣多晶硅(SIPOS)、不摻雜的多晶半導(dǎo)體材料(例如多晶硅)、它們的組合之類，來填充溝槽223，以便提供超結(jié)結(jié)構(gòu)，其中，n型區(qū)364和p型區(qū)365與溝槽423完全不交疊。區(qū)域231被留在原位或在填充溝槽423之前被清除。在一個(gè)變通實(shí)施方案中，各區(qū)域364被一起合并在阱區(qū)13中。
圖19示出了變通實(shí)施方案的剖面圖，其中，溝槽523被形成在外延區(qū)364中，但不一直延伸通過區(qū)域364。p型摻雜劑被引入到溝槽523的側(cè)壁和底部表面或下表面，以便提供超結(jié)結(jié)構(gòu)，其中n型區(qū)364和p型區(qū)366溝槽523完全交疊。在后續(xù)步驟中，用材料424填充溝槽523。在一個(gè)變通實(shí)施方案中，各個(gè)區(qū)域364被一起合并在阱區(qū)13內(nèi)。
圖20示出了用來代替器件10中的結(jié)構(gòu)61或器件210中的結(jié)構(gòu)261的根據(jù)本發(fā)明另一實(shí)施方案的超結(jié)結(jié)構(gòu)361的剖面圖。結(jié)構(gòu)361包括形成在漂移區(qū)、阱區(qū)、或外延區(qū)213中的多個(gè)填充的溝槽623。填充的溝槽623各包含填充部分溝槽623或形成在溝槽623的側(cè)壁和下表面上的n型摻雜區(qū)364以及形成在區(qū)域364上的p型摻雜區(qū)566。在一個(gè)實(shí)施方案中，區(qū)域566填充了填充溝槽623的其余部分。例如用結(jié)合圖13-15所述的腐蝕/外延生長方法，來形成結(jié)構(gòu)361。然后，額外的溝槽被形成在各個(gè)區(qū)域364中，再在此結(jié)構(gòu)上形成p型外延層，將任何過量的材料清除，以便提供圖20所示的區(qū)域566和最終結(jié)構(gòu)361。
于是，顯然已經(jīng)根據(jù)本發(fā)明提供了一種橫向FET結(jié)構(gòu)，此橫向FET結(jié)構(gòu)具有改進(jìn)了的阻擋電壓和開態(tài)比電阻性能。此結(jié)構(gòu)組合了超結(jié)結(jié)構(gòu)，此超結(jié)結(jié)構(gòu)包含多個(gè)(至少一對)分隔開的填充溝槽或至少部分地界定或限定多個(gè)形成在阱區(qū)或漂移區(qū)中的具有相反或交替導(dǎo)電類型的條形摻雜區(qū)的填充的條形溝槽或凹槽。
雖然參照其具體的實(shí)施方案已經(jīng)描述了本發(fā)明，但不要認(rèn)為本發(fā)明局限于這些說明性的實(shí)施方案。例如，可以采用包括具有圓角或倒圓的底部表面的溝槽的更多的填充溝槽?；蛘?，可以采用所公開的填充材料的組合，包括氧化物/氮化物、氧化物/SIPOS、氧化物/多晶硅、氧化物/氮化物/氧化物、它們的組合之類。本技術(shù)領(lǐng)域的熟練人員可以理解的是，能夠作出各種修正和改變而不偏離本發(fā)明的構(gòu)思。因此認(rèn)為本發(fā)明包羅了所附權(quán)利要求范圍內(nèi)的所有這些改變和修正。
權(quán)利要求
1.一種橫向IGFET器件，包括半導(dǎo)體襯底；形成在部分半導(dǎo)體襯底中的第一導(dǎo)電類型的漂移區(qū)；形成在鄰近漂移區(qū)的半導(dǎo)體襯底中的第二導(dǎo)電類型的本體區(qū)；形成在本體區(qū)中的第一導(dǎo)電類型的源區(qū)；形成在漂移區(qū)中的第一導(dǎo)電類型的漏接觸區(qū)；鄰近本體區(qū)形成的柵結(jié)構(gòu)；以及形成在漂移區(qū)中的超結(jié)結(jié)構(gòu)，此超結(jié)結(jié)構(gòu)包括一對分隔開的填充的條形溝槽、該對分隔開的填充的條形溝槽之間的第一導(dǎo)電類型的第一條形摻雜區(qū)和第二導(dǎo)電類型的第二條形摻雜區(qū)，其中，第一條形摻雜區(qū)的摻雜濃度高于漂移區(qū)的摻雜濃度，且其中，第一和第二條形摻雜區(qū)與該對分隔開的填充條形溝槽的底部表面完全不交疊。
2.權(quán)利要求1的器件，還包括鄰近本體區(qū)形成的溝槽柵結(jié)構(gòu)。
3.權(quán)利要求1的器件，其中，所述超結(jié)結(jié)構(gòu)由鄰接該對條形填充溝槽之一而形成的第一摻雜條形區(qū)以及鄰接該對條形填充溝槽中的另一個(gè)而形成的第二摻雜條形區(qū)組成，且其中，第一摻雜條形區(qū)鄰接第二摻雜條形區(qū)。
4.一種橫向IGFET器件，包括形成在部分第二導(dǎo)電類型的半導(dǎo)體襯底中的第一導(dǎo)電類型的阱區(qū)；形成在鄰近阱區(qū)的半導(dǎo)體襯底中的第二導(dǎo)電類型的本體區(qū)；形成在本體區(qū)中的第一導(dǎo)電類型的源區(qū)；形成在阱區(qū)中的第一導(dǎo)電類型的漏接觸區(qū)；鄰近本體區(qū)形成的柵結(jié)構(gòu)；以及形成在阱區(qū)中的超結(jié)結(jié)構(gòu)，此超結(jié)結(jié)構(gòu)包括一對分隔開的絕緣溝槽、該對分隔開的絕緣溝槽之間的第一導(dǎo)電類型的第一條形摻雜區(qū)和第二導(dǎo)電類型的第二條形摻雜區(qū)，其中，該對分隔開的絕緣溝槽在阱區(qū)內(nèi)具有底部表面，且其中，第一和第二條形摻雜區(qū)終止于阱區(qū)，與底部表面完全不交疊。
5.權(quán)利要求4的器件，還包括該對分隔開的絕緣溝槽之間的第一導(dǎo)電類型的第三條形摻雜區(qū)，其中，第三摻雜區(qū)終止于阱區(qū)，與底部表面完全不交疊。
6.一種用來制作橫向IGFET器件的方法，包括下列步驟在部分第二導(dǎo)電類型的半導(dǎo)體襯底中，形成第一導(dǎo)電類型的阱區(qū)；在鄰近阱區(qū)的半導(dǎo)體襯底中，形成第二導(dǎo)電類型的本體區(qū)；在本體區(qū)中，形成第一導(dǎo)電類型的源區(qū)；在阱區(qū)中，形成第一導(dǎo)電類型的漏接觸區(qū)；形成鄰近本體區(qū)和阱區(qū)的柵結(jié)構(gòu)；在阱區(qū)中形成一對分隔開的鈍化溝槽；在該對分隔開的絕緣溝槽之間，形成第一導(dǎo)電類型的第一條形摻雜區(qū)，其中，第一條形摻雜區(qū)的摻雜濃度高于阱區(qū)的摻雜濃度；以及在該對分隔開的絕緣溝槽之間，形成第二導(dǎo)電類型的第二條形摻雜區(qū)，其中，第一和第二條形摻雜區(qū)與該對分隔開的絕緣溝槽的底部表面完全不交疊，且其中，該對分隔開的絕緣溝槽以及第一和第二條形摻雜區(qū)構(gòu)成超結(jié)結(jié)構(gòu)。
7.權(quán)利要求6的方法，還包括在該對分隔開的絕緣溝槽之間形成第三條形摻雜區(qū)的步驟。
8.權(quán)利要求6的方法，還包括形成鄰近本體區(qū)的溝槽柵結(jié)構(gòu)的步驟。
9.權(quán)利要求6的方法，還包括在鄰近該對分隔開的絕緣溝槽下表面的半導(dǎo)體襯底中形成介質(zhì)層的步驟。
10.一種用來制作橫向IGFET器件的方法，包括下列步驟在半導(dǎo)體襯底中，形成第一溝槽；在半導(dǎo)體襯底中，形成第一導(dǎo)電類型的阱區(qū)；在第一溝槽中，形成外延半導(dǎo)體區(qū)；在外延半導(dǎo)體區(qū)內(nèi)，形成第二溝槽；在第二溝槽的側(cè)壁表面中，形成第一摻雜區(qū)，其中，第一摻雜區(qū)和外延半導(dǎo)體區(qū)具有相反的導(dǎo)電類型，其中，外延半導(dǎo)體區(qū)和第一摻雜區(qū)構(gòu)成超結(jié)結(jié)構(gòu)；形成鄰近此超結(jié)結(jié)構(gòu)的漏接觸；形成鄰近此超結(jié)結(jié)構(gòu)的第二導(dǎo)電類型的本體區(qū)；在本體區(qū)中，形成源區(qū)；以及形成鄰近本體區(qū)和阱區(qū)的柵結(jié)構(gòu)。
全文摘要
在一個(gè)實(shí)施方案中，橫向FET單元被形成在半導(dǎo)體材料本體中。此橫向FET單元包括形成在漏接觸與本體區(qū)之間的漂移區(qū)中的超結(jié)結(jié)構(gòu)。此超結(jié)結(jié)構(gòu)包括多個(gè)分隔開的填充的溝槽，這些填充的溝槽部分地界定具有相反或交替的導(dǎo)電類型的多重條形摻雜區(qū)。
文檔編號(hào)H01L21/336GK1909245SQ200610105818
公開日2007年2月7日 申請日期2006年7月12日 優(yōu)先權(quán)日2005年8月1日
發(fā)明者杜尚暉, 詹姆斯·亞當(dāng)斯, 莫罕默德·奎達(dá)斯, 拉杰什·S.·納伊爾 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司