專(zhuān)利名稱(chēng)：具有折疊位線排列的存儲(chǔ)單元排列及相應(yīng)制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造具有折疊位線排列的存儲(chǔ)單元排列的方法，以及具有折疊位線排列的相應(yīng)存儲(chǔ)單元排列。
背景技術(shù)：
DE 199 28 781 C1公開(kāi)了一種制造存儲(chǔ)單元排列的方法。該公知方法包括在半導(dǎo)體基板中形成多個(gè)有源區(qū)，這些有源區(qū)的所有側(cè)面都被沿第一和第二方向彼此垂直的隔離溝槽圍繞。之后，沿第一方向在兩條相鄰隔離溝槽中形成平行的掩埋字線，其中，掩埋字線穿過(guò)各個(gè)有源區(qū)，并且通過(guò)柵極介電層與半導(dǎo)體基板中的溝道區(qū)隔離。在兩條字線之間形成各個(gè)源極區(qū)，并且在每個(gè)有源區(qū)中在兩條字線之一與相鄰隔離溝槽之間形成相應(yīng)的第一和第二漏極區(qū)。接著在半導(dǎo)體基板表面沿第二方向形成多個(gè)平行的位線，其中，位線穿過(guò)相關(guān)聯(lián)的有源區(qū)，并且與相關(guān)聯(lián)有源區(qū)的相關(guān)聯(lián)源極區(qū)接觸。最后，形成多個(gè)存儲(chǔ)電容器，其中，第一和第二存儲(chǔ)電容器與各個(gè)有源區(qū)內(nèi)的相關(guān)聯(lián)漏極區(qū)相連。
可以從例如US 6,545,904、US 5,502,320、EP 1 003 219 A2、US 6,063,669以及US 6,396,096 B1來(lái)了解其它的存儲(chǔ)單元排列。

發(fā)明內(nèi)容
盡管原則上可適用于任何集成電路，但是關(guān)于使用硅技術(shù)的DRAM存儲(chǔ)器件來(lái)解釋本發(fā)明及其問(wèn)題領(lǐng)域。
通常，DRAM存儲(chǔ)器件的存儲(chǔ)單元具有用于根據(jù)信息狀態(tài)來(lái)存儲(chǔ)電荷的存儲(chǔ)電容器以及與存儲(chǔ)電容器相連的選擇晶體管。這種存儲(chǔ)單元排列在半導(dǎo)體基板的表面中，并且可以通過(guò)字線和位線來(lái)驅(qū)動(dòng)。形成了選擇晶體管的半導(dǎo)體基板中的區(qū)域通常被稱(chēng)為有源區(qū)。在現(xiàn)代的DRAM存儲(chǔ)器件中，存儲(chǔ)電容器通常被形成為溝槽電容器或堆疊電容器。
折疊位線的概念通常理解為表示在特定字線與各個(gè)位線之間的每隔一個(gè)交叉點(diǎn)具有存儲(chǔ)單元的存儲(chǔ)單元排列。因而能夠?qū)⑽痪€和相鄰參考位線布線(route)到讀出放大器，并且能夠確保低噪操作。
本發(fā)明的目的是提供一種存儲(chǔ)單元排列以及相應(yīng)制造方法，其需要較小空間，并且能夠相對(duì)簡(jiǎn)單和可靠地進(jìn)行生產(chǎn)。
根據(jù)本發(fā)明，通過(guò)使用如權(quán)利要求1所述的制造存儲(chǔ)單元排列的方法、以及根據(jù)權(quán)利要求7的相應(yīng)存儲(chǔ)單元排列，來(lái)實(shí)現(xiàn)該目的。
本發(fā)明的主要優(yōu)點(diǎn)在于提供了一種具有折疊位線排列的存儲(chǔ)單元排列及相應(yīng)制造方法，其最少只需要8F2的較小空間，并且能夠相對(duì)簡(jiǎn)單和可靠地進(jìn)行生產(chǎn)。
具有u形晶體管的完全掩埋的字線提供較小的電場(chǎng)以及較低的字線/位線電容。這樣產(chǎn)生了具有有利的保持時(shí)間分布的高性能存儲(chǔ)單元，此外，它易于縮放，甚至回避(shrink)接地規(guī)則。
可在從屬權(quán)利要求中找到本發(fā)明的各個(gè)主題的有利發(fā)展和改進(jìn)。
根據(jù)另一優(yōu)選的改進(jìn)，按照以下步驟形成多條平行的掩埋字線在半導(dǎo)體基板的最高側(cè)面(top side)上設(shè)置掩模；根據(jù)要形成的字線，執(zhí)行第一各向異性蝕刻，用于形成多條字線溝槽；在字線溝槽中形成柵極介電層；在字線溝槽中的柵極介電層之上形成金屬填充物；將金屬填充物蝕刻至半導(dǎo)體基板的最高側(cè)面之下；以及使用隔離層來(lái)封閉字線溝槽。
根據(jù)一個(gè)優(yōu)選的改進(jìn)，執(zhí)行第二各向同性蝕刻，用于沿第一方向加寬字線，以及用于磨圓字線溝槽的底部。
根據(jù)一個(gè)優(yōu)選的改進(jìn)，執(zhí)行以下步驟在位線之間形成隔離層；以及在隔離層中形成多個(gè)電容器觸點(diǎn)，其中，兩個(gè)電容器觸點(diǎn)被形成在各個(gè)有源區(qū)中，所述觸點(diǎn)與第一和第二漏極區(qū)接觸；其中，第一和第二存儲(chǔ)電容器通過(guò)各個(gè)有源區(qū)內(nèi)的相關(guān)聯(lián)電容器觸點(diǎn)與相關(guān)聯(lián)漏極區(qū)相連。
根據(jù)另一優(yōu)選改進(jìn)，通過(guò)以下步驟形成多條位線在與源極區(qū)的電接觸中形成多晶硅層，在半導(dǎo)體基板的最高側(cè)面上形成疊置(overlying)的金屬層和疊置的氮化硅層；使這些層形成圖案以形成位線；以及在位線的側(cè)壁上形成氮化硅側(cè)壁隔板。
根據(jù)另一優(yōu)選改進(jìn)，從位線的層中同時(shí)形成存儲(chǔ)單元排列的外設(shè)元件的柵極。


附圖中示出了本發(fā)明的示例性實(shí)施例，并且在下面的描述中對(duì)這些實(shí)施例進(jìn)行了更加詳細(xì)地解釋。
圖1A-K示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的制造存儲(chǔ)單元排列的方法的連續(xù)方法階段；以及圖2A-F示出了根據(jù)本發(fā)明實(shí)施例的連續(xù)方法階段中存儲(chǔ)單元排列的示意性圖示。
在附圖中，相同的參考符號(hào)指示相同的或功能上相同的組件部分。
具體實(shí)施例方式
圖1A-K示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的制造存儲(chǔ)單元排列的方法的連續(xù)方法階段。
圖1A示出了通過(guò)根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元排列的有源區(qū)A1的截面，左側(cè)I示出了縱截面，以及右側(cè)II示出了橫截面(對(duì)比圖2A)。
圖1A中的參考符號(hào)1指示硅半導(dǎo)體基板，在所述硅半導(dǎo)體基板的最高側(cè)面上放置了襯墊氧化層(未示出)以及由氮化硅組成的疊置硬質(zhì)掩模層5。參考符號(hào)10a、10b、10c、10d指示填充了氧化硅并且環(huán)繞在有源區(qū)的所有側(cè)面上的STI隔離溝槽(STI＝淺槽隔離)。
進(jìn)一步參照?qǐng)D1B，將STI溝槽10a-10d拉至剛剛在半導(dǎo)體基板1的表面之上，使得形成小懸垂ST。之后，去除由氮化硅組成的硬質(zhì)掩模5，并且同樣去除下面的襯墊氧化層(未示出)。為了設(shè)置源極/漏極區(qū)(為清楚僅從圖1J開(kāi)始示出)，接下來(lái)，可以在有源區(qū)A中執(zhí)行注入(implantation)。在這些注入之前，可以將屏蔽氧化物涂覆在硅半導(dǎo)體基板1的表面上，并且在注入之后再次去除。
接下來(lái)，在硅半導(dǎo)體基板1的最高側(cè)面上形成柵極氧化層12(用于外圍/支撐)，之后，可以在整個(gè)區(qū)域上沉積由未摻雜的多晶硅組成的層15和由氮化硅組成的層20。這導(dǎo)致了圖1B中示出的工藝狀態(tài)。
如在圖1C中示出的，在氮化硅層20上設(shè)置碳硬質(zhì)掩模25，所述掩模具有開(kāi)口13a、13b、13c。然后，為了在開(kāi)口13a-13c的區(qū)域中去除氮化硅層20和多晶硅層50，利用碳硬質(zhì)掩模25來(lái)執(zhí)行蝕刻。如圖1C所示，所述蝕刻在柵極氧化層12上停止。
如圖1D所示，在接下來(lái)的蝕刻步驟中，通過(guò)進(jìn)一步的蝕刻步驟來(lái)穿透柵極氧化層12，并且分別在硅半導(dǎo)體基板1和STI溝槽10b中形成字線溝槽14a-14c。由于蝕刻了硅和氧化硅，所以所述蝕刻步驟不是選擇性的。
進(jìn)一步參照?qǐng)D1D，去除碳硬質(zhì)掩模25，之后，為了沿橫向擴(kuò)展字線溝槽14a-14c，執(zhí)行硅和氧化硅的各自的各向同性蝕刻。接下來(lái)，為了以相同方式橫向擴(kuò)展在前述蝕刻步驟期間用作蝕刻掩模的氮化硅層20，執(zhí)行氮化硅蝕刻步驟。
根據(jù)圖1E，在各向同性蝕刻過(guò)程中，還在字線溝槽14a-14c的較低區(qū)域中發(fā)生邊緣磨圓(edge rounding)(未示出)，導(dǎo)致位于此的晶體管區(qū)域退化(degradation)的場(chǎng)降低(field diminution)。
如圖1F所示，為了在字線溝槽14a、14b、14c中形成柵極氧化層30，發(fā)生柵極氧化。接著在柵極氧化層30之上的字線溝槽14a中設(shè)置由氮化鈦和鎢組成的金屬填充物35，之后，將柵極氧化層30和金屬填充物35均拉回至半導(dǎo)體基板1最高側(cè)面以下。根據(jù)該實(shí)施例，金屬填充物35在存儲(chǔ)單元排列的字線溝槽14a-14c中形成字線WL3、WL4(對(duì)比圖2B)。
如圖1G所示，然后在字線溝槽14a-14c中的金屬填充物35之上設(shè)置HDP氧化層40。這可以通過(guò)沉積工藝、接著是CMP步驟和凹槽(recess)蝕刻步驟來(lái)執(zhí)行。
如圖1H所示，接下來(lái)是通過(guò)利用光掩模(未示出)的光刻步驟，去除在位線觸點(diǎn)BLK1至半導(dǎo)體硅基板1的區(qū)域內(nèi)的氮化硅層20、下面的多晶硅層15和下面的柵極氧化層12。接著再次去除光致抗蝕劑掩模(未示出)。
如圖1I所示，接著在位線觸點(diǎn)區(qū)域BLK1內(nèi)沉積具有下多晶硅層50、中間鎢層52和上氮化硅層54的柵極疊層，并使柵極疊層形成圖案。
根據(jù)該實(shí)施例，柵極疊層50、52、54在外圍晶體管中用作柵極，但是在存儲(chǔ)單元排列的存儲(chǔ)單元中用作位線。圖1I中示出的柵極疊層與根據(jù)圖2D中的位線BL1相對(duì)應(yīng)。
進(jìn)一步參照?qǐng)D1J，在柵極疊層50、52和54的側(cè)壁上設(shè)置由氮化硅組成的側(cè)壁隔板56。之后，在產(chǎn)生的結(jié)構(gòu)上沉積氧化硅層65，并且將氧化硅65平面化，直至柵極疊層50、52、54的氮化硅層54的最高側(cè)面。接下來(lái)的處理步驟包括在該有源區(qū)AA中經(jīng)過(guò)公共源極區(qū)S連接的存儲(chǔ)單元的漏極區(qū)D1、D2中形成與半導(dǎo)體基板1的觸點(diǎn)70a、70b(對(duì)比圖2F)。盡管為了清楚，僅首次在圖1J中描繪了漏極區(qū)D1、D2和公共源極區(qū)S，但是如上所述，早至在圖1A和圖1B之間的處理階段，就形成了這些區(qū)。K指示沿掩埋字線WL3、WL4的溝道區(qū)。
最后，參照?qǐng)D1K，在觸點(diǎn)70a、70b之上，分別形成示意性地表示的電容器結(jié)構(gòu)S1a、S2a、S3a和S1b、S2b、S3b，其中包括兩個(gè)導(dǎo)電層和居間的隔離層，這三層分別形成相應(yīng)存儲(chǔ)單元的存儲(chǔ)電容器C1a和C1b(對(duì)比圖2F)。
圖2A-F示出了根據(jù)本發(fā)明實(shí)施例的連續(xù)方法階段中存儲(chǔ)單元排列的示意性圖示。因此，圖2A-F逐步地示出了根據(jù)該實(shí)施例的存儲(chǔ)單元排列的結(jié)構(gòu)。
圖2A示出了具有作為沿x和y方向的長(zhǎng)度單位的最小結(jié)構(gòu)寬度F的網(wǎng)格。
AA1、AA2、AA3指示有源區(qū)，其中，上文已將有源區(qū)AA1的結(jié)構(gòu)作為示例，參照沿部分I(縱截面)和II(橫截面)示出的精確圖1A-1K進(jìn)行了解釋。
圖2B示出了沿x方向的字線WL1-WL4，其中，已經(jīng)在圖1F中示出了字線溝槽14A、14B中的字線WL3和WL4。
進(jìn)一步參照?qǐng)D2C，示出了位線觸點(diǎn)BLK1、BLK2、BLK3，其中，已結(jié)合圖1H解釋了位線觸點(diǎn)BLK1。
圖2D說(shuō)明了字線BL1、BL2、BL3、BL4的排列，其中，已結(jié)合圖1I解釋了字線BL1。折疊位線概念在圖2D中是顯而易見(jiàn)的，其中，特定字線與各個(gè)位線之間的每隔一個(gè)交叉點(diǎn)具有存儲(chǔ)單元。
結(jié)合圖2E，示出了電容器觸點(diǎn)CK1a、CK1b、CK2a、CK2b、CK3a、CK3b，其中，已結(jié)合圖1J解釋了電容器觸點(diǎn)CK1a、CK1b。
最后，圖2F示出了C1a、C1b、C2a、C2b、C3a、C3b的排列，其中，已結(jié)合圖1K解釋了電容器C1a、C1b。
在該連接中應(yīng)當(dāng)注意，在位線區(qū)域中，通過(guò)化學(xué)機(jī)械拋光步驟分離電容器觸點(diǎn)，因而確保了在所有情況下，電容器僅與一個(gè)存儲(chǔ)單元相連。
如果考慮根據(jù)圖2F的布局圖示，顯而易見(jiàn)的是，由于具有2F×2F面積的單元與每條位線相連、但是僅與每隔一條字線相連，使得所需面積為4F2+4F2＝8F2，所以相應(yīng)的存儲(chǔ)單元具有8F2的空間需求。
盡管以上基于優(yōu)選示例性實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但是本發(fā)明并不限制于此，而能夠以不同的方式進(jìn)行修改。
具體地，電容器的排列和結(jié)構(gòu)僅作為示例，并且能夠做出不同的改變。
權(quán)利要求
1.一種制造具有折疊位線排列的存儲(chǔ)單元排列的方法，包括以下步驟在半導(dǎo)體基板(1)中沿第一方向(I)形成多個(gè)有源區(qū)(AA1-AA3)，所述有源區(qū)的所有側(cè)面被隔離溝槽(10a-d)圍繞；在半導(dǎo)體基板(1)中沿第二方向(x)形成多條平行的掩埋字線(WL1-WL4)，所述字線穿過(guò)所述有源區(qū)(AA1-AA3)，其中，彼此隔開(kāi)并且與隔離溝槽(10a-d)隔開(kāi)的兩條掩埋字線(WL3、WL4)穿過(guò)各個(gè)有源區(qū)(AA1-AA3)，并且掩埋字線(WL1-WL4)通過(guò)柵極介電層(30)與半導(dǎo)體基板(1)中的溝道區(qū)(K)隔離；在兩條字線(WL3、WL4)之間形成各個(gè)源極區(qū)(S)，以及在每個(gè)有源區(qū)中在兩條字線(WL3、WL4)之一與相鄰隔離溝槽(10a、10b)之間形成第一和第二漏極區(qū)；在半導(dǎo)體基板(1)的表面沿第三方向(y)形成具有折疊位線排列的多條平行位線(BL1-BL4)，所述多條平行位線(BL1-BL4)沿與第二方向(x)垂直的方向延伸，其中，位線(BL1)穿過(guò)相關(guān)聯(lián)的有源區(qū)(AA1)，并且與相關(guān)聯(lián)有源區(qū)(AA1)的相關(guān)源極區(qū)(S)接觸；形成多個(gè)存儲(chǔ)電容器(C1a-C3b)，其中，第一和第二存儲(chǔ)電容器(C1a、C1b)與各個(gè)有源區(qū)(AA1)內(nèi)的相關(guān)聯(lián)漏極區(qū)(D1、D2)相連；第一方向(I)位于第二和第三方向(x，y)之間，并且存儲(chǔ)單元排列具有每個(gè)存儲(chǔ)單元8F2的大小，其中，F(xiàn)是長(zhǎng)度單位；以及蝕刻步驟，根據(jù)要形成的字線(WL1-WL4)，來(lái)形成穿過(guò)半導(dǎo)體基板(1)和隔離溝槽(10a-d)的多條字線溝槽(14a-c)，與用于在半導(dǎo)體基板(1)中形成隔離溝槽(10a-d)的步驟獨(dú)立地來(lái)實(shí)現(xiàn)該步驟。
2.如權(quán)利要求1所述的方法，其特征在于，通過(guò)以下步驟形成多條平行的掩埋字線(WL1-WL4)在半導(dǎo)體基板(1)的最高側(cè)面上設(shè)置掩模(15，20，25)；根據(jù)要形成的字線(WL1-WL4)，執(zhí)行第一各向異性蝕刻，用于形成多條字線溝槽(14a-c)；在字線溝槽(14a-c)中形成柵極介電層(30)；在字線溝槽(14a-c)中的柵極介電層(30)之上形成金屬填充物(35)；將金屬填充物(35)蝕刻至半導(dǎo)體基板(1)的最高側(cè)面之下；以及使用隔離層(40)來(lái)封閉字線溝槽(14a-c)。
3.如權(quán)利要求1所述的方法，其特征在于，執(zhí)行第二各向同性蝕刻，用于沿第一方向(I)加寬字線溝槽(14a-c)，并且用于磨圓字線溝槽(14a-c)的底部。
4.如權(quán)利要求1、2或3所述的方法，其特征在于執(zhí)行以下步驟在位線(BL1-BL4)之間形成隔離層(60)；以及在隔離層(60)中形成多個(gè)電容器觸點(diǎn)(CK1a-CK3b)，其中，兩電容器觸點(diǎn)(CK1a-CK1b)被形成在各個(gè)有源(AA1)中，所述觸點(diǎn)與第一和第二漏極區(qū)(D1，D2)接觸；其中，第一和第二存儲(chǔ)電容器(C1a，C1b)通過(guò)各個(gè)有源區(qū)(AA1)中的相關(guān)聯(lián)電容器觸點(diǎn)(CK1a，CK1b)與相關(guān)聯(lián)漏極區(qū)(D1，D2)相連。
5.如前述權(quán)利要求之一所述的方法，其特征在于，通過(guò)以下步驟形成多條位線(BL1-BL4)在與源極區(qū)(S)的電接觸中形成多晶硅層(50)，在半導(dǎo)體基板(1)的最高側(cè)面上形成疊置金屬層(52)以及疊置氮化硅層(54)；使層(50，52，54)形成圖案以形成位線(BL1-BL4)；以及在位線(BL1-BL4)的側(cè)壁上形成氮化硅側(cè)壁隔板(56)。
6.如權(quán)利要求5所述的方法，其特征在于，從位線(BL1-BL4)的層(50，52，54)中同時(shí)形成存儲(chǔ)單元排列的外圍元件的柵極。
7.具有折疊位線排列的存儲(chǔ)單元排列，包括在半導(dǎo)體基板(1)中沿第一方向(I)的多個(gè)有源區(qū)(AA1-AA3)，所述有源區(qū)的所有側(cè)面被隔離溝槽(10a-d)圍繞；在半導(dǎo)體基板(1)中沿第二方向(x)的多條平行的掩埋字線(WL1-WL4)，所述字線穿過(guò)所述有源(AA1-AA3)，其中，彼此隔開(kāi)、并且與隔離溝槽(10a-d)隔開(kāi)的兩條掩埋字線(WL3、WL4)穿過(guò)各個(gè)有源區(qū)(AA1-AA3)，并且掩埋字線(WL1-WL4)通過(guò)柵極介電層(30)與半導(dǎo)體基板(1)中的溝道區(qū)(K)隔離；在兩條字線(WL3、WL4)之間的各個(gè)源極區(qū)(S)，以及在每個(gè)有源區(qū)(AA1-AA3)中在兩條字線(WL3、WL4)之一和相鄰的隔離溝槽(10a、10b)之間的第一和第二漏極區(qū)(D1、D2)；在半導(dǎo)體基板(1)的表面沿第三方向(y)的具有折疊位線排列的多條平行位線(BL1-BL4)，所述多條平行位線(BL1-BL4)沿與第二方向(x)垂直的方向延伸，其中，位線(BL1)穿過(guò)相關(guān)聯(lián)的有源區(qū)(AA1)，并且與相關(guān)聯(lián)有源區(qū)(AA1)的相關(guān)聯(lián)源極區(qū)(S)接觸；多個(gè)存儲(chǔ)電容器(C1a-C3b)，其中，第一和第二存儲(chǔ)電容器(C1a、C1b)與各個(gè)有源區(qū)(AA1)內(nèi)的相關(guān)聯(lián)漏極區(qū)(D1、D2)相連；第一方向(I)位于第二和第三方向(x，y)之間，并且存儲(chǔ)單元排列具有每個(gè)存儲(chǔ)單元8F2的大小，其中，F(xiàn)是長(zhǎng)度單位。
8.如權(quán)利要求7所述的存儲(chǔ)單元排列，其特征在于，在位線(BL1-BL4)之間形成隔離層(60)；以及在隔離層(60)中形成多個(gè)電容器觸點(diǎn)(CK1a-CK3b)，其中，兩電容器觸點(diǎn)(CK1a-CK1b)被形成在各個(gè)有源區(qū)(AA1)中，所述觸點(diǎn)與第一和第二漏極區(qū)(D1，D2)接觸；其中，第一和第二存儲(chǔ)電容器(C1a，C1b)通過(guò)各個(gè)有源區(qū)(AA1)中的相關(guān)聯(lián)電容器觸點(diǎn)(CK1a，CK1b)與相關(guān)聯(lián)漏極區(qū)(D1，D2)連接。
9.如權(quán)利要求7或8所述的存儲(chǔ)單元排列，其特征在于，由以下步驟形成多條位線(BL1-BL4)在與源極區(qū)(S)的電接觸中形成多晶硅層(50)，在半導(dǎo)體基板(1)的最高側(cè)面上形成疊置金屬層(52)以及疊置氮化硅層(54)；以及在位線(BL1-BL4)的側(cè)壁上形成氮化硅側(cè)壁隔板(56)。
10.如權(quán)利要求9所述的存儲(chǔ)單元排列，其特征在于，從位線(BL1-BL4)的層(50，52，54)中形成存儲(chǔ)單元排列的外圍元件的柵極。
全文摘要
本發(fā)明提供了一種制造具有折疊位線排列的存儲(chǔ)單元排列的方法以及一種相應(yīng)的存儲(chǔ)單元排列。該方法具有以下步驟在半導(dǎo)體基板中沿第一方向形成多個(gè)有源區(qū)；在半導(dǎo)體基板中沿第二方向形成多條平行掩埋字線；在兩條字線之間形成各個(gè)源極區(qū)，以及在每個(gè)有源區(qū)中在兩條字線之一與相鄰隔離溝槽之間形成第一和第二漏極區(qū)；在半導(dǎo)體基板的表面沿第三方向形成具有折疊位線排列的多條平行位線；形成多個(gè)存儲(chǔ)電容器；第一方向位于第二和第三方向之間，并且存儲(chǔ)單元排列具有每個(gè)存儲(chǔ)單元8F
文檔編號(hào)H01L27/108GK1905161SQ20061010870
公開(kāi)日2007年1月31日 申請(qǐng)日期2006年7月28日 優(yōu)先權(quán)日2005年7月29日
發(fā)明者蒂爾·施洛瑟 申請(qǐng)人:奇夢(mèng)達(dá)股份公司