專利名稱：多芯片模塊及其制造方法
多芯片模塊及其制造方法技術領域一般來說，本發(fā)明是有關于半導體組件，且尤關于包含多芯片模 塊的半導體組件。
背景技術：
想要有更快、更便宜以及更有效率的半導體組件一直是促使半導 體組件制造業(yè)者將半導體芯片中所制造的裝置尺寸縮小以及將多個半 導體芯片置入單一封裝件(通常稱為多芯片模塊)的動機。在多芯片模塊 中的半導體芯片可以放置成水平的方向(亦即，在彼此的旁邊)或是放置 成垂直的方向(亦即，垂直地堆棧在彼此的頂端)。在傳統(tǒng)的垂直堆棧多芯片模塊中，在藉由黏著接合(adhesive bonding)使第一半導體芯片附 著于電路板之后，利用弓1線接合(wirebonding)而將位在半導體芯片上的 鍵合點(bonding pad)連接至位在電路板上對應的鍵合點。將第一間隔件 (spacer)形成在第一半導體芯片上或是附著于第一半導體芯片。然后利 用引線接合將位在第一半導體芯片上的鍵合點連接至位在電路板上對 應的鍵合點。將第二半導體芯片(比第一半導體芯片小)接合至第一間隔 件，并且將第二間隔件形成在第二半導體芯片上或是附著于第二半導 體芯片。利用引線接合將位在第二半導體芯片上的鍵合點連接至位在 電路板上對應的鍵合點。將第三半導體芯片(比第一與第二半導體芯片 都小)接合至第二間隔件。利用引線接合將位在第三半導體芯片上的鍵 合點連接至位在支撐基片上對應的鍵合點。多芯片模塊可以包括額外 的間隔件插入半導體芯片之間。制造這種類型的封裝件是昂貴的，因為工藝步驟的數目與封裝組 件(例如間隔件)的花費。此外，由于包含額外的半導體芯片與間隔件， 多芯片模塊的高度會增加，如此會增加多芯片模塊的高長比(aspect ratio)(亦即，多芯片模塊之高度與長度的比)。具有高的高長比的多芯片 模塊系增加其所結合的電路板設計的復雜度。
因此，具有低的高長比的多芯片模塊與用于制造低的高長比的多 芯片模塊的方法是有利的。這種方法與結構更有利的是符合成本效益 以及合適于與多種多芯片模塊工藝整合。發(fā)明內容本發(fā)明藉由提供一種多芯片模塊與一種用于制造該多芯片模塊的 方法以滿足前述的需求。依據一個實施例，本發(fā)明包括一種用于制造 多芯片模塊的方法，該方法包含提供具有第一與第二主要表面的支撐基片，其中該支撐基片具有芯片接收區(qū)(chip receiving area)與設置在該 第一主要表面上的多個鍵合點。將具有多個鍵合點的次終(penultimate)半導體芯片連接到該芯片接收區(qū)。將在該次終半導體芯片上的多個鍵 合點中的至少一個鍵合點連接到在該第一主要表面上的多個鍵合點中 的第一鍵合點。將間隔件連接到該第一半導體芯片的部分。在將該次 終半導體芯片的多個鍵合點中的至少一個鍵合點連接至在第一主要表 面上的多個鍵合點中的至少一個鍵合點之后，將最終(ultimate)半導體 芯片連接到該間隔件。該最終半導體芯片比該次終半導體芯片大且具 有多個鍵合點。將該最終半導體晶的至少一個鍵合點連接至在該第一 主要表面上的多個鍵合點中的第二鍵合點。依據另一個實施例，本發(fā)明包括一種用于制造多芯片模塊的方法， 該方法包含提供具有第一與第二主要表面的支撐基片，其中該支撐基 片具有芯片接收區(qū)與多個鍵合點。將具有多個鍵合點的第一半導體芯 片連接到該芯片接收區(qū)。將具有多個鍵合點的第二半導體芯片連接到 該第一半導體芯片。將在該第一半導體芯片上的多個鍵合點中的第一 鍵合點連接到在該支撐基片上的多個鍵合點中的第一鍵合點。將在該 第二半導體芯片上的多個鍵合點中的第一鍵合點連接到在該支撐基片 上的多個鍵合點中的第二鍵合點。將具有多個鍵合點的第三半導體芯 片連接到該第二半導體芯片，其中該第三半導體芯片比該第二半導體 芯片大。將在該第三半導體芯片上的多個鍵合點中的第一鍵合點連接 到在該支撐基片上的多個鍵合點中的第三鍵合點。依據另一個實施例，本發(fā)明包括一種多芯片模塊，該多芯片模塊 包含具有芯片接收區(qū)與多個鍵合點的支撐基片。具有第一尺寸以及多
個鍵合點的第一半導體芯片設置在該芯片接收區(qū)。具有第二尺寸以及 多個鍵合點的次終半導體芯片系連接至該第一半導體芯片，其中該第 二尺寸系小于該第一尺寸。間隔件系連接至該第一半導體芯片。具有 多個鍵合點以及第三尺寸的最終半導體芯片系連接至該間隔件，其中 該第三尺寸大于該第二尺寸。


本發(fā)明可藉由閱讀下列詳細的描述與伴隨的圖式而更加了解，其 中相似的組件符號代表相似的組件，且其中圖1系依照本發(fā)明之實施例在中間的制造階段的多芯片模塊的截 面?zhèn)纫晥D；圖2系圖1的多芯片模塊在后續(xù)的制造階段的截面?zhèn)纫晥D，且是 沿著圖3的截面線2-2所截取的；圖3系圖2的多芯片模塊的俯視圖；圖4系圖2的多芯片模塊在后續(xù)的制造階段的截面?zhèn)纫晥D，且是 沿著圖5的截面線4-4所截取的；圖5系圖4的多芯片模塊的俯視圖；圖6系圖4的多芯片模塊在后續(xù)的制造階段的截面?zhèn)纫晥D；以及 圖7系依照本發(fā)明之另一個實施例的多芯片模塊的截面?zhèn)纫晥D。 主要組件符號說明IO多芯片模塊12支撐基片、支撐結構、基片 14頂部表面16底部表面18、 18A、 18B 鍵合點19、 19A、 19B 鍵合點20、 20A、 20B 鍵合點21、 21A、 21B 鍵合點22、 22A至22F 鍵合點24、 26、 28、 30、 32、 34互連組件 36晶粒附著材料38芯片接收區(qū) 40芯片或晶粒41尺寸 42底部表面44頂部表面46、 46A 、 46B 鍵合點48晶粒附著材料50芯片或晶粒51尺寸 52底部表面54頂部表面56、 56A、 56B 鍵合點58晶粒附著材料60間隔件62底部表面64頂部表面66、 66A、 66B 互連引線68、 68A、 68B 互連引線78晶粒附著材料80芯片或晶粒81尺寸 82底部表面84頂部表面86、 86A、 86B 鍵合點88、 88A、 88B 鍵合點90保護罩95焊球IOO多芯片模塊101晶粒附著材料102芯片或晶粒106 頂部表面108底部表面110、 IIOA、 110B 鍵合點111、 111A、 111B 互連引線 112晶粒附著材料114間隔件 116 頂部表面118底部表面120晶粒附著材料126芯片或晶粒 128 底部表面130頂部表面132、 132A、 132B 鍵合點133、 133A、 133B 互連引線具體實施方式
一般來說，本發(fā)明提供一種多芯片模塊與一種用于制造多芯片模 塊的方法，其中該多芯片模塊的半導體芯片是垂直堆棧的。較佳地， 多芯片模塊中較下方的半導體芯片是在無間隔件(spacer-less)的結構配 置中彼此接合的(亦即，沒有使用間隔件來垂直地分隔較下層的半導體 芯片)。依據一個實施例，間隔件分隔兩個最高的半導體芯片。換句話 說，間隔件位在倒數第二的(second-to-last)半導體芯片與最后的半導體 芯片之間。倒數第二的半導體芯片稱為次終半導體芯片，而最后或最 高的半導體芯片稱為最終半導體芯片。圖1系依照本發(fā)明實施例在中間制造階段的多芯片模塊10的部分截面?zhèn)纫晥D。圖l所顯示的是球形數組(Ball Grid Array,簡稱為BGA) 的支撐結構12，其中支撐結構分別具有頂部表面14與底部表面16。 BGA支撐基片12是由樹脂所形成，像是環(huán)氧樹脂(epoxy resin)、聚醯 亞胺樹脂(polyimide resin)、三嗪樹脂(triazine resin)或是石碳酸樹脂 (phenolic resin)。較佳地，BGA支撐基片12的樹脂材料是三氮雜苯雙 馬來醯胺樹脂(bismaleimidetriazine resin，簡稱BT樹脂)。其它當作支 撐基片12合適的材料包括環(huán)氧玻璃復合物(epoxy-glass composite)、 FR-4、陶瓷等。須了解，基片12不限定為BGA基片，而也可以是針 柵數組(Pin Grid Array,簡稱為PGA)基片、陶瓷基片、印刷電路板等。 鍵合點18A和18B、鍵合點19A和19B與鍵合點20A和20B形成在 頂部表面14上。多個鍵合點22形成在底部表面16上。鍵合點18A、 18B、 19A、 19B、 20A與20B系經由延伸穿過BGA支撐基片12之個 別的電性互連組件24、 26、 28、 30、 32與34而分別電性連接至位于 底部表面16上之鍵合點22A、 22B、 22C、 22D、 22E與22F。為了要 清楚呈現(xiàn)的理由，在圖1中只有六個互連組件顯示為延伸穿過BGA支 撐基片12。然而，須了解所有或是幾乎所有在支撐基片(例如支撐基片 12)頂部表面上的鍵合點，都連接至在支撐基片底部表面的鍵合點。須 更進一歩了解，鍵合點18A和18B是形成在頂部表面14的多個鍵合 點18中的其中兩個。同樣地，鍵合點19A和19B是形成在頂部表面 14的多個鍵合點19中的其中兩個，以及鍵合點20A和20B是形成在 頂部表面14的多個鍵合點20中的其中兩個。(在圖3中，會進一步說 明與討論該多個鍵合點18、 19與20)。仍然參考圖1，將晶粒附著材料(die attach materia1)36施加 (dispensed)在半導體芯片接收區(qū)38上，而且將半導體芯片或晶粒(die)40 放置在晶粒附著材料36中。半導體芯片40具有底部表面42與頂部表 面44。半導體芯片40的底部表面42是置于晶粒附著材料36中。鍵合 點46A和46B配置在鄰近半導體芯片40的相對側端(opposing sides)的 頂部表面44上。雖然只有顯示鍵合點46A和46B，但須了解鍵合點 46A和46B是多個鍵合點46中的部分，該多個鍵合點會進一步在圖3 顯示與討論。須進一歩了解，鍵合點46的位置不限制于鄰近相對側端， 而是可以鄰近半導體芯片40的所有側端或是少于半導體芯片40的所 有側端。此外，鍵合點46的數目不是本發(fā)明的限制。將基片12、半導 體芯片40與晶粒附著材料36的組合放置在硬化爐(curing oven)中而使 晶粒附著材料36硬化。經由實施例說明，晶粒附著材料36系藉由加 熱至約攝氏100度到約攝氏175度之范圍的溫度有約5分鐘至約60分 鐘之范圍的時間而硬化。合適的晶粒附著材料包括填銀環(huán)氧樹脂(silver filled epoxy)、填硅環(huán)氧樹脂混合物(silica filled epoxy blend)以及填充有 有機材料的環(huán)氧薄膜(epoxy film)等。在硬化晶粒附著材料36后，將晶粒附著材料48配置在頂部表面 44的中央部份，而且將分別具有頂部與底部表面54和52的半導體芯 片或晶粒50放置在晶粒附著材料48中。更具體地，半導體芯片50的 底部表面52是置于晶粒附著材料48中。將鍵合點56A和56B配置在 鄰近半導體芯片50相對側端的頂部表面54上。雖然只有顯示鍵合點 56A和56B，但須了解鍵合點56A和56B是多個鍵合點56中的部分， 該多個鍵合點會進一歩在圖3顯示與討論。如同半導體芯片40，鍵合 點56的位置不限制于鄰近半導體芯片50的相對側端，而是可以鄰近 半導體芯片50的所有側端或是少于半導體芯片50的所有側端。同樣 地，鍵合點56的數目不是本發(fā)明的限制。將基片12、半導體芯片40、 晶粒附著材料36、半導體芯片50與晶粒附著材料48的組合放置在硬 化爐中而使晶粒附著材料48硬化。經由實施例說明，晶粒附著材料48 系藉由加熱至約攝氏100度到約攝氏175度之范圍的溫度有約5分鐘 至約60分鐘之范圍的時間而硬化。合適的晶粒附著材料包括填銀環(huán)氧 樹脂、填硅環(huán)氧樹脂混合物以及填充有有機材料的環(huán)氧薄膜等。在硬化晶粒附著材料48后，將晶粒附著材料58會配置在頂部表 面54的中央部份，而且將分別具有頂部與底部表面64和62的間隔件 60放置在晶粒附著材料58中。間隔件60可為電介質(didectric)材料或 是如硅等之半導體材料。晶粒附著材料58系藉由加熱至約攝氏100度 到約攝氏175度之范圍的溫度有約5分鐘至約60分鐘之范圍的時間而 硬化。合適的晶粒附著材料包括填銀環(huán)氧樹脂、填硅環(huán)氧樹脂混合物
以及填充有有機材料的環(huán)氧薄膜等?，F(xiàn)在參考圖2，使用例如引線接合工藝，將在半導體芯片40上的 鍵合點46電性連接到在BGA基片12上對應的鍵合點18。圖2所顯示 的是鍵合點46A藉由互連引線66A連接至鍵合點18A，且鍵合點46B 藉由互連引線66B連接至鍵合點18B。相似地，使用例如引線接合工 藝，將在半導體芯片50上的鍵合點56電性連接至在BGA基片12上 對應的鍵合點19。更具體地，鍵合點56A藉由互連引線68A連接至鍵 合點19A，且鍵合點56B藉由互連引線68B連接至鍵合點19B。雖然 只有四個互連引線顯示在圖2，但須了解多個互連組件66、 68通常包 含多于兩個互連引線。(在圖3中，會進一步說明與討論該多個互連引 線66與68)。須了解，引線接合的順序不是本發(fā)明的限制。舉例來說， 將在半導體芯片40上的鍵合點46電性連接至在BGA基片12上對應 的鍵合點18可以是在半導體芯片50經由晶粒附著材料58連接至半導 體芯片40之前，而不是在半導體芯片50附著于半導體芯片40之后?，F(xiàn)在參考圖3，顯示多芯片模塊10的俯視圖，其中該俯視圖說明 與圖2 —樣的制造階段。換句話說，圖2是沿著圖3的截面線2-2所截 取的截面?zhèn)纫晥D。圖3進一步說明顯示于圖2的多個鍵合點18、多個 鍵合點19、多個鍵合點20、多個鍵合點46、多個鍵合點56、多個互 連引線66、多個互連引線68，和個別的鍵合點18A、 18B、 19A、 19B、 20A與20B以及個別的互連組件56A與56B。此外，圖3說明間隔件 60與晶粒附著材料36。雖然顯示于圖中的半導體芯片40和50與間隔 件60是長方形形狀，但是它們的形狀不是本發(fā)明的限制。舉例來說， 半導體芯片40和50與間隔件60可以是正方形形狀、圓形形狀、三角 形形狀、五角形形狀、其它多邊形形狀等。半導體芯片40和50具有如箭頭41和51所說明的尺寸。依照本 發(fā)明的一個實施例，尺寸41和51分別是鄰近鍵合點46和56的半導 體芯片40、 50的側端的長度。尺寸51小于尺寸41。現(xiàn)在參考圖4，進一步說明沿著制造程序的多芯片模塊的截面?zhèn)纫?圖。將晶粒附著材料78配置在間隔件60頂部表面64的中央部份上， 而且將具有底部表面82與頂部表面84的半導體芯片或晶粒80放置在 晶粒附著材料78中。更具體地，半導體芯片80的底部表面82是置于
晶粒附著材料78中。多個鍵合點86A和86B配置在鄰近半導體芯片 80相對側端的頂部表面84上。雖然只有顯示鍵合點86A和86B，但 須了解鍵合點86A和86B是多個鍵合點86中的部分，該多個鍵合點 會進一步在圖5顯示與討論。如同半導體芯片40和50，鍵合點86的 位置不限制于鄰近半導體芯片80的相對側端，而是可以鄰近半導體芯 片80的每個側端或是少于半導體芯片80的所有側端。同樣地，鍵合 點86的數目不是本發(fā)明的限制。將基片12、晶粒附著材料36、半導 體芯片40、晶粒附著材料48、半導體芯片50、晶粒附著材料58、間 隔件60、晶粒附著材料78與半導體芯片80的組合放置在硬化爐中而 使晶粒附著材料78硬化。經由實施例說明，晶粒附著材料78系藉由 加熱至約攝氏100度到約攝氏175度之范圍的溫度有約5分鐘至約60 分鐘之范圍的時間而硬化。合適的晶粒附著材料包括填銀環(huán)氧樹脂、 填硅環(huán)氧樹脂混合物以及填充有有機材料的環(huán)氧薄膜等。短暫地參考圖5，半導體芯片80具有如箭頭81所說明的尺寸。依 照本發(fā)明的一個實施例，尺寸81是鄰近鍵合點86的半導體芯片80的 側端的長度。尺寸81比尺寸長度51大，且尺寸長度81可以比尺寸長 度41大或小。須了解，定義尺寸41、 51和81的側端不是本發(fā)明的限 制。再參考圖4，因為半導體芯片80是在半導體組件10中最后或最高 的半導體芯片，所以它稱為最終半導體芯片。有半導體芯片80接置于 其上的半導體芯片50系僅次于最終半導體芯片，而稱之為次終半導體 芯片。雖然顯示與描述三個半導體芯片，但半導體芯片的數目不是本 發(fā)明的限制?？捎谐^三個半導體芯片堆棧在半導體基片12上。當有 超過三個半導體芯片堆棧在半導體基片12上時，最后或最高的半導體 芯片稱為最終半導體芯片而直接位于最終半導體芯片下方的半導體芯 片(亦即，倒數第二的(second-to-last)半導體芯片)稱為次終半導體芯片。仍然參考圖4，使用例如引線接合工藝，將在半導體芯片80上的 鍵合點86電性連接到在BGA基片12上對應的鍵合點20。圖4所顯示 的是鍵合點86A藉由互連引線88A連接至鍵合點20A以及鍵合點86B 藉由互連引線88B連接至鍵合點20B。雖然只有兩個互連引線顯示在 圖4，但須了解多個互連組件88通常包含多于兩個互連引線。(在圖5
中，會進一步說明與討論該多個互連引線88)。再參考圖5，顯示多芯片模塊10的俯視圖，其中該俯視圖說明與 圖4 一樣的制造階段。換句話說，圖4是沿著圖5的截面線4-4所截取 的截面?zhèn)纫晥D。圖5進一步說明多個鍵合點86、多個鍵合點20、及多 個互連引線88，和個別的鍵合點20A與20B以及個別的互連組件88A 與88B。雖然顯示的半導體芯片80是長方形形狀，但是此形狀不是本 發(fā)明的限制。舉例來說，半導體芯片80可以是正方形形狀、圓形形狀、 三角形形狀、五角形形狀、其它多邊形形狀等。須注意的是，藉由圖5 中的虛線指出半導體芯片40和50與間隔件60?，F(xiàn)在參考圖6，在半導體芯片80、互連引線88A和88B與BGA 支撐基片12上形成保護罩(protective covering)90。說明于圖6的保護 罩90是形成在半導體芯片40、 50和80與部分的半導體基片12上。 經由實施例說明，保護罩90是模壓化合物(mold compound)。須了解保 護罩的類型不限制于模壓化合物，而可以是，舉例來說，封蓋(lid)或其 它合適的保護材料。焊球95(solder ball)連接至鍵合點22。圖7系依照本發(fā)明另一個實施例的多芯片模塊100的截面?zhèn)纫晥D。 圖7所顯示的是具有堆積在其之上的半導體芯片40和50的支撐基片 12。接置半導體芯片40至支撐基片12以及接置半導體芯片50在半導 體芯片40已經描述于圖1的相關說明。在硬化晶粒附著材料48后， 將晶粒附著材料101配置在頂部表面54的中央部份，而且將分別具有 頂部與底部表面106和108的半導體芯片或晶粒102放置在晶粒附著 材料102中。更具體地，半導體芯片102的底部表面108是置于晶粒 附著材料101中。鍵合點110A和110B配置在鄰近半導體芯片102相 對側端的頂部表面106上。雖然只有顯示鍵合點110A和110B，但須 了解鍵合點110A和110B是多個鍵合點110中的部分。如同半導體芯 片40和50，鍵合點110的位置不限制于鄰近半導體芯片102的相對側 端，而是可以鄰近半導體芯片102的每個側端或是少于半導體芯片102 的所有側端。同樣地，鍵合點110的數目不是本發(fā)明的限制。將基片 12、半導體芯片40、晶粒附著材料36、半導體芯片50、晶粒附著材料 101與半導體芯片102的組合放置在硬化爐中而使晶粒附著材料101
硬化。合適的晶粒附著材料與硬化工藝已經描述于圖1的相關說明。在硬化晶粒附著材料101后，鍵合點IIOA藉由互連引線111A連 接至鍵合點20A以及鍵合點110B藉由互連引線111B連接至鍵合點 20B。雖然只有兩個互連引線111A和111B顯示在圖7，但須了解通常 有兩個以上的鍵合點110配置在半導體芯片102上，而且有兩個以上 的互連引線將鍵合點110連接至在支撐結構12上的鍵合點。藉由組件 符號111識別多個互連引線。因此，會有兩個以上的互連引線將半導 體芯片102上的鍵合點110連接至支撐基片12上對應的鍵合點20。在引線接合之后，將晶粒附著材料112配置在頂部表面106的中 央部份，而且將分別具有頂部與底部表面116和118的間隔件114放 置在晶粒附著材料112中。間隔件114可為電介質材料或是如硅等之 半導體材料。合適的晶粒附著材料與硬化工藝已經描述于圖1的相關 說明。將晶粒附著材料120配置在間隔件114頂部表面116的中央部份， 而且將具有底部表面128與頂部表面130的半導體芯片或晶粒126放 置在晶粒附著材料120中。更具體地，半導體芯片126的底部表面128 是置于晶粒附著材料120中。將多個鍵合點132配置在鄰近半導體芯 片126相對側端的頂部表面130上。如同半導體芯片40、 50和102， 鍵合點132的位置不限制于鄰近半導體芯片126的相對側端，而是可 以鄰近半導體芯片126的每個側端或是少于半導體芯片126的所有側 端。同樣地，鍵合點132的數目不是本發(fā)明的限制。雖然只有顯示鍵 合點132A和132B，須了解鍵合點132A和132B是多個鍵合點132中 的部分。將基片12、晶粒附著材料36、半導體芯片40、晶粒附著材料 48、半導體芯片50、晶粒附著材料IOI、半導體芯片102、晶粒附著材 料112、間隔件114、晶粒附著材料120與半導體芯片126的組合放置 在硬化爐中而使晶粒附著材料120硬化。合適的晶粒附著材料與硬化 工藝已經描述于圖1的相關說明。在硬化晶粒附著材料120后，鍵合點132A藉由互連引線133A連 接至鍵合點21A以及鍵合點132B藉由互連引線133B連接至鍵合點 21B。雖然只有兩個互連引線133A和133B顯示在圖7，但須了解互連 引線133A和133B是多個互連引線133中的部分。通常有兩個以上的鍵合點132配置在半導體芯片126上，而且有兩個以上的鍵合點21配 置在基片12上。因此，會有兩個以上的互連引線133將半導體芯片126 上的鍵合點132連接至支撐基片12上對應的鍵合點21。
半導體芯片126的尺寸大于半導體芯片102的尺寸。依據本發(fā)明 的實施例，半導體芯片126的尺寸是鄰接鍵合點132之半導體芯片126 的側端的長度。這個尺寸大于半導體芯片102之對應的尺寸。這個尺 寸可以大于或小于尺寸41，(相關說明描述于圖3)。須了解，定義該尺 寸的側端不是本發(fā)明的限制。因為半導體芯片126是在半導體組件100中的最后或最高的半導 體芯片，所以它稱為最終半導體芯片。有半導體芯片126接置于其上 的半導體芯片102系僅次于最后半導體芯片，且稱為次終半導體芯片。 半導體芯片50稱為中間層(interlevel)半導體芯片。在半導體芯片126、互連引線133A和133B與BGA支撐基片12 上形成保護罩90。說明于圖7的保護罩90是形成在半導體芯片40、 50和102與部分的半導體基片12上。經由實施例說明，保護罩90是 模壓化合物。須了解保護罩的類型不限制于模壓化合物，而可以是， 舉例來說，封蓋(lid)或其它合適的保護材料。焊球95連接至鍵合點22。到這里，須體會到在本發(fā)明中已提供一種具有垂直堆棧半導體芯 片的多芯片模塊與一種用于制造該多芯片模塊的方法。根據本發(fā)明之 多芯片模塊的優(yōu)點在于其減少在半導體芯片間的間隔件之數目，因此 降低制造材料的成本與工藝步驟的數目。因為除了最終半導體芯片之 外，每一個連續(xù)的半導體芯片都小于在其下面的半導體芯片，所以排 除了與晶粒附著材料會從半導體芯片下擠出并且覆蓋半導體芯片上的 鍵合點有關的問題。此外，當使用膠黏劑薄層而非晶粒附著材料時， 半導體芯片的尺寸縮小排除了與芯片偏移(chip offset)(亦即， 一個半導 體芯片在另外一個之上的預期位置與實際位置的差異)有關的問題。另 外，該方法可容易地以符合成本與時間效益之方式整合于多芯片模塊 的制造流程中。雖然本文中揭露一些較佳的實施例與方法，但是很明顯地，對熟 知此技藝知人士而言，可以經由上述揭露的技術進行實施例與方法的 變化與修改而不脫離本發(fā)明的精神與范圍。例如，利用引線接合，半 導體芯片可以結合彼此以及支撐基片。或者，可以使用膠黏劑材料連 接半導體芯片至間隔件以及連結彼此而不是用晶粒附著材料。使用膠 黏劑材料的優(yōu)點是膠黏劑材料不需要硬化。意指本發(fā)明應限制于附加 的權利要求書所請求的范圍與準據法之規(guī)則與法條。
權利要求
1.一種用于制造多芯片模塊(10)的方法，包括下列步驟提供具有第一(14)與第二(16)主要表面的支撐基片(12)，其中該支撐基片(12)具有芯片接收區(qū)(38)與設置在該第一主要表面(14)上的多個鍵合點(18、19、20、21)；將次終半導體芯片(50)連接至該芯片接收區(qū)(38)，該次終半導體芯片(50)具有多個鍵合點(56)；將在該次終半導體芯片(50)上的該多個鍵合點(56)中的至少一個鍵合點(56A、56B)連接至在該第一主要表面(14)上的該多個鍵合點(19)中的第一鍵合點(19A、19B)；連接間隔件(60)至該次終半導體芯片(50)的部分；在將該次終半導體芯片(50)的該多個鍵合點(56)中的該至少一個鍵合點(56A、56B)連接至在該第一主要表面(14)上的該多個鍵合點(19)中的該至少一個鍵合點(19A、19B)之后，將最終半導體芯片(80)連接至該間隔件(60)，其中該最終半導體芯片(80)比該次終半導體芯片(50)大且具有多個鍵合點(86)；以及將該最終半導體芯片(80)的該至少一個鍵合點(86A、86B)連接至在該第一主要表面(14)上的該多個鍵合點(20)中的第二鍵合點(20A、20B)。
2. 如權利要求1所述的方法，其中將在該次終半導體芯片(50)上 的該多個鍵合點(56)中的至少一個鍵合點(56A、 56B)連接至在該第一主 要表面(14)上的該多個鍵合點(19)中的該第一鍵合點(19A、 19B)的步 驟，包括將在該次終半導體芯片(50)上的第一鍵合點(56A、 56B)連接至 在該第一主要表面(14)上的該第一鍵合點(19A、 19B)。
3. 如權利要求2所述的方法，其中將在該次終半導體芯片(50)上 的該第一鍵合點(56A、56B)連接至在該第一主要表面(14)上的該第一鍵 合點(19A、 19B)的步驟，包括利用引線接合將在該次終半導體芯片(50) 上的該第一鍵合點(56A、 56B)連接至在該第一主要表面(14)上的該第一鍵合點(19A、 19B)。
4. 如權利要求2所述的方法，其中將該最終半導體芯片(80)的至 少一個鍵合點(86A、86B)連接至在該第一主要表面(14)上的該多個鍵合 點(18、 19、 20、 21)中的該第二鍵合點(20A、 20B)的步驟，包括將在最 終半導體芯片(80)上的第一鍵合點(86A、 86B)連接至在該第一主要表面 (14)上的該第二鍵合點(20A、 20B)。
5. 如權利要求4所述的方法，其中將在該最終半導體芯片(80)上 的該第一鍵合點(86A、 86B)連接至在該第一主要表面(14)上的該第二鍵 合點(20A、 20B)的步驟，包括利用引線接合將在該最終半導體芯片(80) 上的該第一鍵合點(86A、 86B)連接至在該第一主要表面(14)上的該第二 鍵合點(20A、 20B)。
6. —種用于制造多芯片模塊(10)的方法，包括下列步驟 提供具有第一(14)與第二(16)主要表面的支撐基片(12)，其中該支撐基片(12)具有芯片接收區(qū)(38)與多個鍵合點(18、 19、 20、 21);將第一半導體芯片(40)連接至該芯片接收區(qū)(38),該第一半導體芯 片(40)具有多個鍵合點(46);將第二半導體芯片(50)連接至該第一半導體芯片(40)，該第二半導 體芯片(50)具有多個鍵合點(56);將在該第一半導體芯片(40)上的該多個鍵合點(46)中的第一鍵合點 (46A、 46B)連接至在該支撐基片(12)上的該多個鍵合點(18、 19、 20、 21)中的第一鍵合點(18A、 18B);將在該第二半導體芯片(50)上的該多個鍵合點(56)中的第一鍵合點 (56A、 56B)連接至在該支撐基片(12)上的該多個鍵合點(18、 19、 20、 21)中的第二鍵合點(19A、 19B);將具有多個鍵合點(86)的第三半導體芯片(80)連接至該第二半導體 芯片(50)，其中該第三半導體芯片(80)比該第二半導體芯片(50)大；以 及將在該第三半導體芯片(80)上的該多個鍵合點(86)中的第一鍵合點 (86A、 86B)連接至在該支撐基片(12)上的該多個鍵合點(18、 19、 20、 21)中的第三鍵合點(20A、 20B)。
7. 如權利要求6所述的方法，其中該第一半導體芯片(40)比該第 二半導體芯片(50)大，且該方法進一步包括在將該第二半導體芯片(50) 連接至該第一半導體芯片(40)之前，將在該第一半導體芯片(40)上的該 多個鍵合點(46)中的該第一鍵合點(46A、 46B)連接至在該支撐基片(12:) 上的該多個合點(18、 19、 20、 21)中的該第一鍵合點(18A、 18B)。
8. 如權利要求6所述的方法，其中該第一半導體芯片(40)比該第 二半導體芯片(50)大，且該方法進一步包括在將該第二半導體芯片(50) 連接至該第一半導體芯片(40)之后，將在該第一半導體芯片(40)上的該 多個鍵合點(46)中的該第一鍵合點(46A、 46B)連接至在該支撐基片(12) 上的該多個鍵合點(18、 19、 20、 21)中的該第一鍵合點(18A、 18B)。
9. 如權利要求6所述的方法，其中將該第三半導體芯片(80)連接 至該第二半導體芯片(50)的步驟，包括在該第二半導體芯片(50)上形成 間隔件(60)以及使該第三半導體芯片(80)與該間隔件(60)配合。
10. —種多芯片模塊(IO)，包括具有芯片接收區(qū)(38)與多個鍵合點(18、 19、 20、 21)的支撐基片(12);具有多個鍵合點(46)的第一半導體芯片(40)，該第一半導體芯片(40) 設置在該芯片接收區(qū)(38)且具有第一尺寸(41);連接至該第一半導體芯片(40)的次終半導體芯片(50)，該次終半導 體芯片(50)具有多個鍵合點(56)與第二尺寸(51)，該第二尺寸(51)小于該 第一尺寸(41);連接至該次終半導體芯片(50)的間隔件(60);以及連接至該間隔件(60)的最終半導體芯片(80)，該最終半導體芯片(80) 具有多個鍵合點(86)與第三尺寸(81)，該第三尺寸(81)大于該第二尺寸 (51)。
全文摘要
本發(fā)明揭露了一種多芯片模塊(10)與一種用于制造該多芯片模塊(10)的方法。將第一半導體芯片(40)設置在支撐基片(12)以及將第二半導體芯片(50)設置在該第一半導體芯片(40)。該第二半導體芯片(50)的尺寸(51)比該第一半導體芯片(40)小。將間隔件(60)連接至該第二半導體芯片(50)。利用引線接合將在該第一(40)與第二(50)半導體芯片上的鍵合點連接至在該支撐基片(12)上的鍵合點(18、19、20、21)。將第三半導體芯片(80)設置在該間隔件(60)并利用引線接合將在該第三半導體芯片(80)上的鍵合點(86)連接至在該支撐基片(12)上的鍵合點(18、19、20、21)。
文檔編號H01L21/98GK101160656SQ200680012623
公開日2008年4月9日 申請日期2006年3月24日 優(yōu)先權日2005年4月27日
發(fā)明者B·E·西蒙, J·楊, Y·杜 申請人:斯班遜有限公司