專利名稱：具有貫穿晶片的通路的硅晶片的制作方法
具有貫穿晶片的通路的硅晶片
背景技術(shù)：
本發(fā)明的實(shí)施例涉及一種半導(dǎo)體器件以及一種用于制造該半導(dǎo)體
器件的方法，更具體地，涉及一種具有貫穿晶片的導(dǎo)電通路(via)的 半導(dǎo)體器件以及一種制造具有貫穿晶片的導(dǎo)電通路的半導(dǎo)體器件的方法。
微機(jī)電系統(tǒng)(MEMS)導(dǎo)致生成了各類小型易碎電子組件，諸如 傳感器技術(shù)。目前，由于其易碎性，這些MEMS傳感器通常與標(biāo)準(zhǔn)的集 成電路(IC)封裝技術(shù)不兼容。 一些人已經(jīng)考慮為這種MEMS傳感器采 用晶片級封裝，其中通過諸如采用將玻璃或硅保護(hù)帽直接晶片鍵合或 陽極鍵合到MEMS傳感器上的鍵合方法，作為典型的潔凈室加工(clean room processing )的 一部分來封裝MEMS傳感器。
圖1示出了用于將MEMS傳感器卯安裝到硅晶片或襯底20上以及 采用玻璃或硅帽80封住MEMS傳感器90的一種現(xiàn)有技術(shù)的方法?？梢钥?出，電引線97從MEMS傳感器或其它電子組件90起穿過襯底20的表面。 貫穿帽80的電連接的布線并非無關(guān)緊要的并且在帽80和電連接器97之 間的界面83經(jīng)常導(dǎo)致不完全的密封或者電連接器的導(dǎo)電性方面的問 題。
期望提供具有用于從半導(dǎo)體襯底的下面連接至諸如MEMS傳感器 的電子組件的貫穿晶片的導(dǎo)電通路的半導(dǎo)體器件。還期望通過使用半 導(dǎo)體襯底材料本身形成貫穿晶片的導(dǎo)電通路，以便最小化填充工藝。
發(fā)明內(nèi)容
簡要地說，本發(fā)明的實(shí)施例包括一種制造半導(dǎo)體器件的方法。為
開始該方法，提供一種具有彼此相對的第一和第二主表面的半導(dǎo)體襯 底。在第一主表面處，在半導(dǎo)體襯底中形成至少一個溝槽。該至少一 個溝槽延伸至半導(dǎo)體襯底中的第一深度位置。采用介電材料為該至少 一個溝槽做襯。采用導(dǎo)電材料填充該至少一個溝槽。將電子組件電連 接至在第一主表面處暴露的導(dǎo)電材料。將帽安裝至第一主表面。帽封 住電子組件的至少一部分以及在電子組件和導(dǎo)電材料之間的電連接。
本發(fā)明的另一個實(shí)施例包括一種半導(dǎo)體器件。半導(dǎo)體器件包括具 有彼此相對的第一和第二主表面的半導(dǎo)體襯底。半導(dǎo)體器件還包括至 少一個從第一主表面起貫穿半導(dǎo)體襯底延伸至第二主表面的導(dǎo)電通
路。介電襯里(lining)封住貫穿半導(dǎo)體襯底的至少一個導(dǎo)電通路，以 及通過介電襯套(liner)將至少一個導(dǎo)電通路與半導(dǎo)體襯底電隔離。半 導(dǎo)體器件進(jìn)一步包括在第一主表面處電連接至該至少一個導(dǎo)電通路的 電子組件以及密封到第一主表面的帽。帽封住電子組件的至少部分以 及在電子組件和至少一個導(dǎo)電通路之間的電連接。
本發(fā)明的另一個實(shí)施例包括一種制造半導(dǎo)體器件的方法。為了開 始該方法，提供一種具有彼此相對的第一和第二主表面的半導(dǎo)體襯底。 在第一主表面中形成至少一個溝槽。至少一個溝槽延伸至半導(dǎo)體襯底 中的第一深度位置。至少一個溝槽限定環(huán)繞半導(dǎo)體襯底的部分的外圍 邊界。半導(dǎo)體襯底的由至少一個溝槽所限制的部分形成導(dǎo)電通路。采
用介電材料為該至少一個溝槽做襯。采用絕緣材料和半絕緣材料中的 一種填充該至少一個溝槽。將電子組件在第一主表面處電連接至導(dǎo)電 通路。將帽安裝至第一主表面。帽封住電子組件的至少一部分以及在 電子組件與導(dǎo)電通路之間的電連接。
本發(fā)明的另一個實(shí)施例包括一種半導(dǎo)體器件。半導(dǎo)體器件包括具 有彼此相對的第一和第二主表面的半導(dǎo)體襯底。半導(dǎo)體器件還包括至 少一個從第一主表面起貫穿半導(dǎo)體襯底延伸至第二主表面的導(dǎo)電通 路。該至少一個導(dǎo)電通路形成自一部分半導(dǎo)體襯底。半導(dǎo)體器件還包
括圍繞貫穿半導(dǎo)體襯底的至少一個導(dǎo)電通路的介電襯里。通過介電襯 里將該至少一個導(dǎo)電通路與半導(dǎo)體襯底電隔離。半導(dǎo)體器件還包括在 第一主表面處電連接至該至少一個導(dǎo)電通路的電子組件以及密封至第 一主表面的帽。帽封住電子組件的至少一部分以及在電子組件和至少 —個導(dǎo)電通路之間的電連接。
結(jié)合附圖來閱讀，將更好地理解前述的發(fā)明內(nèi)容以及下面對本發(fā) 明優(yōu)選實(shí)施例的詳細(xì)描述。為了圖示說明本發(fā)明，在附圖中示出了本 發(fā)明目前優(yōu)選的實(shí)施例。然而，應(yīng)理解，本發(fā)明不限于所示出的精確 的排列和手段。在附圖中
圖l是現(xiàn)有技術(shù)中在半導(dǎo)體襯底上的被封裝的電子組件的側(cè)面剖
視圖2是根據(jù)本發(fā)明的第一優(yōu)選實(shí)施例用于形成半導(dǎo)體器件的半導(dǎo)
體襯底的部分側(cè)面剖視圖3是在開槽步驟之后圖1的半導(dǎo)體襯底的部分側(cè)面剖視圖； 圖4是圖3的半導(dǎo)體襯底的部分頂面剖視圖5是在介電裝襯步驟之后的圖3的半導(dǎo)體襯底的部分側(cè)面剖視
圖6是在溝槽填充步驟之后的圖5的半導(dǎo)體襯底的部分側(cè)面剖視
圖7是在平坦化第一側(cè)面之后圖6的半導(dǎo)體襯底的部分側(cè)面剖視
圖8是在平坦化第二側(cè)面之后圖7的半導(dǎo)體的部分側(cè)面剖視圖9是根據(jù)第一優(yōu)選實(shí)施例形成的半導(dǎo)體器件的部分側(cè)面剖視圖10是根據(jù)本發(fā)明第二優(yōu)選實(shí)施例的具有限定外圍邊界的溝槽的
半導(dǎo)體襯底部分頂面剖視圖11是圖10的半導(dǎo)體襯底的部分側(cè)面剖視圖12是在溝槽裝襯及填充之后的圖11的半導(dǎo)體襯底的部分側(cè)面剖
視圖13是在平坦化第一表面之后的圖12的半導(dǎo)體襯底的部分側(cè)面剖 視圖；以及
圖14是在平坦化第二表面以及金屬化導(dǎo)電通路之后的圖13的半導(dǎo) 體襯底的部分側(cè)面剖視圖。
具體實(shí)施例方式
在下面的描述中使用的某些術(shù)語只是為了方便起見，并不用于限 制。詞"右"、"左"、"下"和"上"指示在所參考的附圖中的方 向。詞"向內(nèi)"和"向外"分別指朝向或者遠(yuǎn)離所描述對象及其指示 部分的幾何中心的方向。術(shù)語包括上述具體提到的詞、其派生詞以及 相似含義的詞。此外，在權(quán)利要求以及說明書的對應(yīng)部分中所使用的 詞"a"(即沒有使用"所述"來修飾的名詞)表示"至少一個"。
如在此使用的，對導(dǎo)電性的引用只是為方便起見。然而，本領(lǐng)域 的技術(shù)人員應(yīng)了解，P型導(dǎo)電性可與N型導(dǎo)電性轉(zhuǎn)換并且器件仍然可以 正確工作。因此，在此釆用的對N或P的引用也可以表示或者N或者P以 及P和N可以互相代替。
圖2至圖9一般性地示出了根據(jù)本發(fā)明的第一優(yōu)選實(shí)施例制造半導(dǎo) 體器件的工藝。
參考圖2，示出了半導(dǎo)體襯底或晶片20的正視圖。如果需要，半導(dǎo) 體襯底20可以不摻雜、輕摻雜或重?fù)诫s。優(yōu)選地，重?fù)诫s半導(dǎo)體襯底 20。半導(dǎo)體襯底20具有第一主表面20a、第二主表面20b以及厚度T。
參考圖3，使用本領(lǐng)域的已知技術(shù)，將半導(dǎo)體襯底20的第一主表面 20a蝕刻至第一深度位置D,但是優(yōu)選地，并不是一路貫穿半導(dǎo)體襯底 20。蝕刻工藝在半導(dǎo)體襯底20中產(chǎn)生溝槽27，其通常具有寬度A。蝕刻 工藝可以為化學(xué)蝕刻、等離子蝕刻、反應(yīng)離子蝕刻(RIE)等。也可以 利用微機(jī)電系統(tǒng)(MEMS)技術(shù)"加工"半導(dǎo)體襯底20來形成溝槽27。
根據(jù)特定電子組件90所需的電連接數(shù)目，可以在半導(dǎo)體襯底20中在間 隔位置上以期望的圖案形成多個溝槽27。圖4示出了在其中形成了多個 溝槽27之后，半導(dǎo)體襯底20的部分頂面剖視圖。
圖5示出了至少在溝槽27周圍的一部分第一主表面20a以及溝槽27 本身的側(cè)表面和底面被襯以介電材料33。優(yōu)選地，整個第一主表面20a 及所有的溝槽27被襯以介電材料33?？梢圆捎玫蛪?LP)化學(xué)氣相沉 積(CVD)原硅酸四乙酯(TEOS)或旋涂玻璃(SOG)沉積技術(shù)或本 領(lǐng)域已知的任何其它氧化物沉積技術(shù)來沉積該介電材料。在優(yōu)選實(shí)施 例中，介電材料為氧化物材料但是如果需要可以采用其它介電材料。
圖6示出了隨后采用諸如未摻雜多晶硅(多晶(poly))、摻雜的 多晶或金屬的導(dǎo)電材料36填充溝槽27。優(yōu)選地，使用高摻雜多晶完全 填充溝槽27，以便由填充材料限定所產(chǎn)生的路徑為高導(dǎo)電的。如上所 述，多晶可以為N摻雜的或P慘雜的。此外，可以沉積多晶作為原位 (in-situ)摻雜的多晶，或者可以沉積作為未摻雜多晶，并且隨后釆用 磷或硼進(jìn)行擴(kuò)散以在多晶中獲得高導(dǎo)電性。
圖7示出了在對第一表面進(jìn)行了平坦化以暴露圍繞溝槽27的介電 材料33之后的半導(dǎo)體襯底20?？梢圆捎没瘜W(xué)機(jī)械拋光(CMP)或者任 何其它合適的平坦化技術(shù)來執(zhí)行平坦化。
圖8示出了在采用相似的技術(shù)對第二表面20b進(jìn)行了平坦化以暴露 在第二主表面20b處的導(dǎo)電材料36之后的半導(dǎo)體襯底20?？梢詫⒌诙?表面20b的平坦化留待在完成其它工藝之后由中間制造商對其進(jìn)行平 坦化。例如，可以為中間制造商提供具有形成導(dǎo)電通路的導(dǎo)電材料36 的基礎(chǔ)襯底20，以在封裝制造的器件之前增加電子組件90和帽80。
圖9示出了已經(jīng)將電子組件90安裝在半導(dǎo)體襯底20的第一表面20a 上并且已經(jīng)將電子組件90電連接到暴露在第一主表面20a上的導(dǎo)電材料
36。電子組件90可以為傳感器器件，諸如加速度計、陀螺儀、速率傳
感器、壓力傳感器、諧振器、溫度傳感器及光學(xué)傳感器或任何其它傳 感器或器件。電子組件卯可以采用如本領(lǐng)域已知的需要安裝在硅襯底
上的任何技術(shù)。帽80已經(jīng)安裝在硅襯底的第一表面20a上以便封住電子 組件90的至少一部分以及在電子組件90和導(dǎo)電材料36之間的電連接。
帽80可以為硅、聚合物、陶瓷、玻璃、金屬等或任何其它合適的材料。 優(yōu)選地，帽80完全地封住電子組件90以及在電子之間90和導(dǎo)電材料36 之間的電連接?？梢圆捎弥苯泳I合或陽極鍵合將帽80鍵合到硅襯 底20上，以便提供緊密的密封。
圖9示出了半導(dǎo)體器件，其包括半導(dǎo)體襯底20、至少一個從第一主 表面20a起貫穿半導(dǎo)體襯底20延伸到第二主表面20b的導(dǎo)電通路36以及 圍繞貫穿半導(dǎo)體襯底20的至少一個導(dǎo)電通路36的介電襯里33。通過介 電襯套33將導(dǎo)電通路36與半導(dǎo)體襯底20電隔離。將電子組件90在第一 主表面20a處電連接至導(dǎo)電通路36。帽80被密封至第一主表面20a并且其 封住電子組件90的至少一部分以及在電子組件90和導(dǎo)電通路36之間的
電連接。
優(yōu)選地，諸如MEMS傳感器的電子組件90全部包含在帽80內(nèi)，并 且帽80被緊密地密封至第一主表面20a。使得所有至電子組件90的互連 位于帽80內(nèi)或在帽80的下面。該技術(shù)適用于硅、聚合物、陶瓷、玻璃 或金屬帽蓋技術(shù)及它們的等價技術(shù)。
可以制造基礎(chǔ)襯底20，其具有被介電襯套33從襯底上隔離的貫穿 晶片的導(dǎo)電通路36，然后將其運(yùn)送到中間制造商以增加電子組件90和 用于導(dǎo)線的金屬化。例如，中間制造商可以增加電子組件90并且制造 至導(dǎo)電通路36的電連接，并隨后在半導(dǎo)體襯底20上密封帽80。中間制 造商然后可以對襯底20的第二表面20b進(jìn)行平坦化，并且提供用于電連 接的金屬化和/或諸如本領(lǐng)域已知的焊料凸點(diǎn)或表面貼裝連接的進(jìn)一步 封裝。
圖10至圖14一般性地示出了根據(jù)本發(fā)明的第二優(yōu)選實(shí)施例制造半導(dǎo)體器件的工藝。
參考圖IO，示出了其中蝕刻有圓形或環(huán)形的溝槽127的半導(dǎo)體襯底 20的部分頂面剖視圖。與第一優(yōu)選實(shí)施例類似，溝槽127至少延伸至半 導(dǎo)體襯底20中的第一深度位置D。溝槽27限定環(huán)繞一部分半導(dǎo)體襯底20 的"外圍邊界"。半導(dǎo)體襯底的由溝槽127所限制的部分形成導(dǎo)電通路 142、 152 (圖14)。外圍邊界可以為圓形的、三角形的、矩形的、橢 圓形的、多邊形的或者可以為任何非幾何的或幾何的以及對稱的或非 對稱的形狀。
溝槽127的寬度W通常取決于硅襯底20的總體厚度T、溝槽127的深 度D及深度D相比寬度W的期望長寬比。期望最小化溝槽127的寬度W， 以便可以最小化任何填充材料。然而，為獲得期望的溝槽127的深度D， 寬度W需為一定的最小寬度。此外，還根據(jù)在導(dǎo)電通路142、 152和硅襯 底20的其它部分之間所需要的電隔離量來選擇寬度W。
圖11示出了具有兩個環(huán)形溝槽127的硅襯底20的部分側(cè)面剖視圖。 每一個溝槽127可用于形成與另一個電通路152相隔離的單獨(dú)的電通路 142(圖14)。在這種情況下，區(qū)域140包括第一通路142，并且區(qū)域150 包括形成在相同硅襯底20中的第二通路152。當(dāng)然，根據(jù)硅襯底20的總 體尺寸、溝槽127的寬度W以及每一個導(dǎo)電通路142、 152的總體尺寸， 可以在硅襯底20中形成任意數(shù)目的通路142、 152。
圖12示出了在將介電襯里133至少應(yīng)用于至少圍繞溝槽127的第一 主表面20a的部分之后的硅襯底20。介電材料133還為溝槽127的側(cè)壁及 底面做襯。此外，已經(jīng)用絕緣材料或半絕緣材料中的一種136填充了溝 槽127。填充材料可以為未摻雜的多晶、摻雜的多晶、摻雜的氧化物、 未摻雜的氧化物、氮化硅或半絕緣多晶硅(SIPOS)或者一些其它合適
的絕緣或半絕緣材料。
圖13示出了在已經(jīng)通過釆用諸如CMP對第一表面20a進(jìn)行平坦化 之后的硅襯底20。
圖14示出了已經(jīng)在導(dǎo)電通路142、 152上開接觸窗口并且已經(jīng)提供 金屬化以在導(dǎo)電通路142、 152的每個末端形成接觸之后的半導(dǎo)體襯底 20。例如，金屬接觸145形成在硅襯底20的第一表面20a上并且與導(dǎo)電通 路142電連接。同樣，在對第二表面20b進(jìn)行平坦化之后，在硅襯底20 的第二表面20b上設(shè)置金屬接觸149并且其與導(dǎo)電通路142電連接。類似 地，金屬接觸155形成在硅襯底20的第一表面20a上并且與導(dǎo)電通路152 電連接。此外，金屬接觸159形成在第二表面20b上并且與導(dǎo)電通路152 電連接。隨后可以安裝電子組件90，與接觸144、 145電連接，并且可 將帽80密封至硅襯底20的第一主表面20a，如上面在第一優(yōu)選實(shí)施例中 所述。接觸149、 159可以為在表面貼裝工藝中所使用的凸點(diǎn)。
替換的，可以采用硼和磷的一種或一些其它摻雜劑來部分地?fù)诫s 導(dǎo)電通路142、 152。同樣，可以在形成溝槽127之前摻雜或重?fù)诫s硅襯 底20。
可以利用本領(lǐng)域已知的其它工藝而不背離本發(fā)明。例如，如果需 要，可以采用諸如各向同性的等離子蝕刻或MEMS加工的處理步驟來平 滑溝槽27、 127。硅襯底的部分或整個器件可以具有之前從其上生長的 犧牲二氧化硅層，并且隨后可以采用緩沖的氧化物蝕刻劑或稀釋的氫 氟(HF)酸蝕刻劑等進(jìn)行蝕刻，以產(chǎn)生光滑的表面和/或圓形的拐角， 從而降低殘余應(yīng)力及不希望的污染物。此外，按照需要除了介電層之 外還可以增加額外的絕緣層。而且，可以對導(dǎo)電硅襯底進(jìn)行注入及擴(kuò) 散，以獲得特定的導(dǎo)電性。
根據(jù)上面所述，可以看出本發(fā)明的實(shí)施例針對半導(dǎo)體器件以及制
造半導(dǎo)體器件的方法。此外，可以看出，本發(fā)明的實(shí)施例針對具有貫 穿晶片的導(dǎo)電通路的半導(dǎo)體器件以及制造具有貫穿晶片的導(dǎo)電通路的 半導(dǎo)體器件的方法。本領(lǐng)域的技術(shù)人員應(yīng)了解，在不背離本發(fā)明的廣 泛的發(fā)明性概念的情況下，可以對上述的實(shí)施例進(jìn)行改變。因此應(yīng)了 解，本發(fā)明不限于所公開的特定實(shí)施例，而是意圖覆蓋由所附權(quán)利要 求所限定的本發(fā)明的主旨和范圍內(nèi)的修改。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，其包括提供具有彼此相對的第一和第二主表面的半導(dǎo)體襯底；在所述半導(dǎo)體襯底中在所述第一主表面中形成至少一個溝槽，所述至少一個溝槽延伸至所述半導(dǎo)體襯底中的第一深度位置D；采用介電材料為所述至少一個溝槽做襯；采用導(dǎo)電材料填充所述至少一個溝槽；將電子組件在所述第一主表面處電連接至所述至少一個溝槽的所述導(dǎo)電材料；將帽安裝至所述第一主表面，所述帽封住所述電子組件的至少一部分以及在所述電子組件和所述導(dǎo)電材料之間的所述電連接。
2. 如權(quán)利要求l所述的方法，其中，所述填充所述至少一個溝槽 釆用未摻雜的多晶硅、摻雜的多晶硅和金屬中的至少一種。
3. 如權(quán)利要求l所述的方法，其中，通過采用微機(jī)電系統(tǒng)(MEMS) 技術(shù)加工所述半導(dǎo)體襯底而形成所述至少一個溝槽。
4. 如權(quán)利要求l所述的方法，其中，通過低壓(LP)化學(xué)氣相沉 積(CVD)原硅酸四乙酯(TEOS)和旋涂玻璃(SOG)沉積中的一種 來沉積所述介電材料。
5. 如權(quán)利要求l所述的方法，其中，通過化學(xué)機(jī)械拋光(CMP) 執(zhí)行所述平坦化。
6. 如權(quán)利要求l所述的方法，其中，所述電子組件是加速度計、 陀螺儀、速率傳感器、壓力傳感器、諧振器、溫度傳感器及光學(xué)傳感 器中的一種。
7. 如權(quán)利要求l所述的半導(dǎo)體器件，進(jìn)一步包括-至少將圍繞所述至少一個溝槽的所述第一主表面的一部分襯以所 述介電材料。
8. 如權(quán)利要求l所述的半導(dǎo)體器件，進(jìn)一步包括平坦化所述第一主表面以暴露圍繞所述至少一個溝槽的所述介電 材料。
9. 如權(quán)利要求l所述的半導(dǎo)體器件，進(jìn)一步包括平坦化所述第二主表面以暴露在所述第二主表面處的所述導(dǎo)電材料。
10. —種半導(dǎo)體器件，其包括半導(dǎo)體襯底，其具有彼此相對的第一和第二主表面；至少一個導(dǎo)電通路，其從所述第一主表面起貫穿所述半導(dǎo)體襯底 延伸至所述第二主表面；介電襯里，其圍繞貫穿所述半導(dǎo)體襯底的所述至少一個導(dǎo)電通路， 通過介電襯套將所述至少一個導(dǎo)電通路與所述半導(dǎo)體襯底電隔離；電子組件，其被電連接至在所述第一主表面處的所述至少一個導(dǎo) 電通路；以及帽，其被密封至所述第一主表面，所述帽封住所述電子組件的至 少一部分以及在所述電子組件和所述至少一個導(dǎo)電通路之間的電連 接。
11. 如權(quán)利要求10所述的半導(dǎo)體器件，其中，所述至少一個導(dǎo)電 通路至少部分地由未摻雜的多晶硅、摻雜的多晶硅和金屬中的一種形 成。
12. 如權(quán)利要求10所述的半導(dǎo)體器件，其中，所述電子組件是加 速度計、陀螺儀、速率傳感器、壓力傳感器、諧振器、溫度傳感器及光學(xué)傳感器中的一種。
13. —種制造半導(dǎo)體器件的方法，其包括提供具有彼此相對的第一和第二主表面的半導(dǎo)體襯底；在所述半導(dǎo)體襯底中在所述第一主表面中形成至少一個溝槽，所 述至少一個溝槽延伸至所述半導(dǎo)體襯底中的第一深度位置，所述至少一個溝槽限定環(huán)繞所述半導(dǎo)體襯底的一部分的外圍邊界，半導(dǎo)體襯底 的由所述至少一個溝槽所限制的該部分形成導(dǎo)電通路； 采用介電材料為所述至少一個溝槽做襯；采用絕緣材料或半絕緣材料中的至少一種填充所述至少一個溝槽；將電子組件在所述第一主表面處電連接至所述導(dǎo)電通路；以及 將帽安裝至所述第一主表面，所述帽封住所述電子組件的至少一 部分以及在所述電子組件和所述導(dǎo)電通路之間的電連接。
14. 如權(quán)利要求13所述的方法，其中，所述填充所述至少一個溝 槽釆用未摻雜的多晶硅、摻雜的多晶硅、摻雜的氧化物、未摻雜的氧 化物、氮化硅及半絕緣多晶硅(SIPOS)中的至少一種。
15. 如權(quán)利要求13所述的方法，其中，通過采用微機(jī)電系統(tǒng) (MEMS)技術(shù)加工所述半導(dǎo)體襯底而形成所述至少一個溝槽。
16. 如權(quán)利要求13所述的方法，其中，通過釆用低壓(LP)化學(xué) 氣相沉積(CVD)原硅酸四乙酯(TEOS)和旋涂玻璃(SOG)沉積中 的一種來沉積所述介電材料。
17. 如權(quán)利要求13所述的方法，其中，通過化學(xué)機(jī)械拋光(CMP) 來執(zhí)行所述平坦化。
18. 如權(quán)利要求13所述的方法，其中，所述電子組件是加速度計、陀螺儀、速率傳感器、壓力傳感器、諧振器、溫度傳感器及光學(xué)傳感 器中的一種。
19. 如權(quán)利要求13所述的方法，其中，所述外圍邊界通常為圓形 的、三角形的、矩形的、橢圓形的、多邊形的及非幾何/非對稱形狀中 的一種。
20. 如權(quán)利要求13所述的方法，進(jìn)一步包括至少將圍繞所述至少一個溝槽的所述第一主表面的一部分襯以介 電材料。
21. 如權(quán)利要求13所述的方法，進(jìn)一步包括平坦化所述第一主表面。
22. 如權(quán)利要求13所述的方法，進(jìn)一步包括 至少暴露所述導(dǎo)電通路的一部分；
23. 如權(quán)利要求13所述的方法，進(jìn)一步包括 平坦化所述第二主表面以暴露在所述第二主表面處的所述導(dǎo)電通路。
24. —種半導(dǎo)體器件，其包括半導(dǎo)體襯底20，其具有彼此相對的第一和第二主表面； 至少一個導(dǎo)電通路，其從所述第一主表面起貫穿所述半導(dǎo)體襯底延伸至所述第二主表面，所述至少一個導(dǎo)電通路是從一部分所述半導(dǎo)體襯底形成的；介電襯里，其圍繞貫穿所述半導(dǎo)體襯底的所述至少一個導(dǎo)電通路， 通過所述介電襯里將所述至少一個導(dǎo)電通路與所述半導(dǎo)體襯底電隔 離；電子組件，其在所述第一主表面處被電連接至所述至少一個導(dǎo)電通路；以及帽，其被密封至所述第一主表面，所述帽封住所述電子組件的至 少一部分以及在所述電子組件與所述至少一個導(dǎo)電通路之間的電連 接。
25. 如權(quán)利要求24所述的半導(dǎo)體器件，其中，至少部分地采用硼 和磷中的一種來摻雜所述至少一個導(dǎo)電通路。
26. 如權(quán)利要求24所述的半導(dǎo)體器件，其中，所述電子組件是加 速度計、陀螺儀、速率傳感器、壓力傳感器、諧振器、溫度傳感器及 光學(xué)傳感器中的一種。
全文摘要
一種制造半導(dǎo)體器件的方法包括提供具有彼此相對的第一和第二主表面的半導(dǎo)體襯底。在第一主表面處，在半導(dǎo)體襯底中形成溝槽。溝槽延伸至半導(dǎo)體襯底中的第一深度位置。溝槽襯以介電材料。溝槽由導(dǎo)電材料填充。電子組件在第一主表面上電連接至暴露導(dǎo)電材料。帽安裝至第一主表面。帽封住電子組件以及電連接。
文檔編號H01L21/00GK101208771SQ200680015411
公開日2008年6月25日 申請日期2006年5月4日 優(yōu)先權(quán)日2005年5月4日
發(fā)明者休·J·格里芬, 康納爾·布羅岡, 科馬克·麥克納馬拉, 羅賓·威爾遜 申請人:艾斯莫斯技術(shù)公司