專利名稱：電阻減小的finfet及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體器件制造，尤其涉及電阻減小的 finFET及其制造方法。
背景技術(shù)：
finFET是包括窄鰭片(例如由硅制成的)的晶體管，柵導(dǎo)體或 者位于鰭片的兩個(gè)相對(duì)側(cè)壁上，或者位于鰭片的兩個(gè)相對(duì)側(cè)壁和頂面 上。finFET的總電阻主要由finFET的源極/漏極區(qū)中硅化物層與珪 之間的界面面積確定。常規(guī)finFET可以包括在finFET的源極/漏極 區(qū)中硅的頂面的部分上形成的硅化物。但是，這種finFET因鰭片頂 面處可用的小面積而表現(xiàn)出高電阻，這是不期望的。因此，期望改進(jìn) 的finFET及其制造方法。

發(fā)明內(nèi)容
在本發(fā)明的第一方面，提供制造finFET的第一方法。第一方法 包括步驟(1)提供襯底；以及(2)在襯底上形成finFET的至少 一個(gè)源極/漏極擴(kuò)散區(qū)。每個(gè)源極/漏極擴(kuò)散區(qū)包括(a)未形成硅化 物的硅(unsilicided silicon)的內(nèi)部區(qū)域；以及(b)在未形成珪化 物的硅的區(qū)域的頂面和側(cè)壁上形成的硅化物。
在本發(fā)明的第二方面，提供第一裝置。第一裝置是包括在襯底上 形成的至少一個(gè)源極/漏極擴(kuò)散區(qū)的finFET。每個(gè)源極/漏極擴(kuò)散區(qū)包 括(1)未形成硅化物的硅的內(nèi)部區(qū)域；以及(2)在未形成硅化物的 硅的區(qū)域的頂面和側(cè)壁上形成的硅化物。
在本發(fā)明的第三方面，提供第一系統(tǒng)。第一系統(tǒng)是襯底，其包括 具有在襯底上形成的至少一個(gè)源極/漏極擴(kuò)散區(qū)的finFET。每個(gè)源極/漏極擴(kuò)散區(qū)包括(1)未形成硅化物的硅的內(nèi)部區(qū)域；以及(2)在未 形成硅化物的硅的區(qū)域的頂面和側(cè)壁上形成的硅化物。根據(jù)本發(fā)明的 這些和其他方面提供許多其他方面。本發(fā)明的其他特征和方面將從下面的詳細(xì)描述、附加權(quán)利要求以 及附隨附圖中變得更充分明白。


圖1A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案形成具有源極/漏極擴(kuò)散區(qū)的主體區(qū)以及柵極 區(qū)。圖2A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案與主體區(qū)和柵極區(qū)相鄰地形成隔離物。圖3A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù)本發(fā)明一種實(shí)施方案從襯底去除隔離物的一個(gè)或多個(gè)部分。圖4A-D是制造finFET的方法的步驟之后襯底的分別頂視、第一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù)本發(fā)明一種實(shí)施方案在源極/漏極擴(kuò)散區(qū)中形成多孔硅。圖5A-D是制造finFET的方法的步驟之后襯底的分別頂視、第一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù)本發(fā)明一種實(shí)施方案襯底經(jīng)歷第二注入。圖6A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案襯底經(jīng)歷第三注入。圖7A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案在襯底上形成硅化物。圖8A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案執(zhí)行線程后端(BEOL)處理。圖9說明根據(jù)本發(fā)明一種實(shí)施方案制造finFET的方法的工藝流程。圖10說明工藝流程中根據(jù)本發(fā)明一種實(shí)施方案在源極/漏極擴(kuò)散 區(qū)中形成多孔硅的步驟的子步驟。
具體實(shí)施方式
本發(fā)明提供一種改進(jìn)的鰭式MOSFET (FinFET)及其制造方 法。更具體地說，本發(fā)明提供一種finFET，其中硅化物在finFET的 至少一個(gè)源極/漏極擴(kuò)散區(qū)中硅的頂面和側(cè)壁上形成，以及制造它的 方法。如此，源極/漏極擴(kuò)散區(qū)包括幾乎由硅化物包圍的內(nèi)部未形成 硅化物的區(qū)(例如硅)。因此，finFET源極/漏極擴(kuò)散區(qū)中硅化物與 硅的界面面積與常規(guī)finFET相比較增加。因此，才艮據(jù)本發(fā)明實(shí)施方 案制造的finFET的電阻與常規(guī)finFET相比較可以減小。為了如上所述在源極/漏極擴(kuò)散區(qū)中硅的部分周圍形成硅化物， 源極/漏極擴(kuò)散區(qū)中硅的部分可以轉(zhuǎn)化成多孔硅。此后， 一層金屬可 以沉積在襯底上?？梢允褂霉杌幚硎菇饘倥c襯底的硅反應(yīng)，使得如 上所述硅化物在源極/漏極擴(kuò)散區(qū)中硅的部分周圍形成。如此，本發(fā) 明提供一種改進(jìn)的finFET及其制造方法。圖1A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案形成具有源極/漏極擴(kuò)散區(qū)的主體區(qū)以及柵極 區(qū)。參考圖1A-D，可以提供襯底100。襯底100可以包括絕緣體上 硅(SOI)層。作為選擇，襯底100可以包括塊狀襯底層。雖然下面 參考SOI襯底描述制造具有減小源極-漏極電阻的finFET的方法， 本發(fā)明包括在塊狀襯底上制造具有減小源極-漏極電阻的finFET的 方法。這種方法可以4吏用不同的隔離^支術(shù)。襯底100可以包括在一層氧化物(例如掩埋氧化物)104上形成 的一層硅102 (例如單晶硅)。可以使用RIE或另一種適當(dāng)方法去除 硅層102的部分使得可以形成主體區(qū)106。主體區(qū)106可以包括至少 一個(gè)源極/漏極擴(kuò)散區(qū)并且限定柵極溝道區(qū)108。此外，主體區(qū)106可 以包括一個(gè)或多個(gè)源極/漏極接觸區(qū)107。例如，主體區(qū)106可以包括 第一源極/漏極擴(kuò)散區(qū)110和第二源極/漏極擴(kuò)散區(qū)112?？梢允褂没?學(xué)汽相沉積(CVD)或另一種適當(dāng)方法在主體區(qū)106周圍形成一層 電介質(zhì)材料114和/或另一種適當(dāng)材料。如所示，主體區(qū)106可以是 "狗骨，，形狀的硅島(雖然主體區(qū)可以具有不同形狀)。如此，主體區(qū) 106可以提供與電流密度方向垂直的增加的接觸面積和/或源極/漏極 擴(kuò)散區(qū)110， 112內(nèi)的面積。源極-漏極電流密度主要由多數(shù)載流子 通量確定。多數(shù)載流子通量指與源極/漏極擴(kuò)散和硅化物之間的界面 垂直的電荷載流子(電子或空穴)。在NFET中，源極/漏極擴(kuò)散N 型重?fù)诫s并且多數(shù)載流子通量包括電子。在PFET中，源極/漏極擴(kuò) 散P型重?fù)诫s并且多數(shù)栽流子是空穴。第一和第二源極/漏極擴(kuò)散區(qū) 110-112之間的主體區(qū)106的部分115可以用作正在制造的finFET 的硅鰭片。鰭片可以具有大約50nm至大約500nm的高度h和大約 5nm至大約100nm的寬度wl (雖然可以使用更大或更小和/或不同 的高度范圍)。如此，鰭片可以設(shè)計(jì)得足夠窄以至于允許全耗盡主體 操作，這可能導(dǎo)致主體區(qū)106中的體積反轉(zhuǎn)、高載流子遷移率和/或 電勢(shì)的增強(qiáng)控制。因此，制造的finFET可以提供優(yōu)于平面MOSFET 的"開"/"關(guān)"電流比。可以使用CVD或另一種適當(dāng)方法在襯底100上沉積一層多晶硅 材料116或另一種適當(dāng)材料，并且在其上沉積一層氮化物118或另一 種適當(dāng)材料。可以使用RIE或另一種適當(dāng)方法去除多晶硅材料層116 和氮化物層118的部分，使得多晶硅材料層116和氮化物層118在其 源極/漏極擴(kuò)散區(qū)110-112之間的主體區(qū)106的部分上形成。多晶硅 材料層116和電介質(zhì)層114可以用作正在制造的finFET的柵極120 (例如柵極區(qū)或?qū)盈B)。更具體地說，多晶硅材料層116可以用作柵極導(dǎo)體層。此外，氮化物層118可以用作柵極覆蓋層。因此，柵極 120可以在主體區(qū)106的多個(gè)(例如三個(gè))側(cè)面周圍形成。例如，三 面柵極120可以在主體區(qū)106的相對(duì)近似垂直的側(cè)壁的部分以及頂面 的部分上形成。柵極120可以具有大約18nm至大約130nm的長(zhǎng)度1 (雖然可以使用更大或更小和/或不同的長(zhǎng)度范圍)。柵極120的長(zhǎng) 度1可以確定在finFET中形成的溝道的長(zhǎng)度。圖1A-8D不一定按比例繪制。例如，為了說明的目的，故意擴(kuò) 大鰭片的寬度wl和柵極導(dǎo)體層的寬度w2。但是，在實(shí)際finFET器 件中，柵極導(dǎo)體和鰭片的寬度wl, w2顯著窄于這些附圖中顯示的寬 度。圖2A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案與主體區(qū)和柵極區(qū)相鄰地形成隔離物。參考圖 2A-D,可以使用CVD或另一種適當(dāng)方法在襯底100上形成一層氮化 硅或另一種適當(dāng)材料?？梢允褂肦IE或另一種適當(dāng)方法去除氮化硅 層的部分，使得隔離物200與主體區(qū)106和柵極120的側(cè)壁相鄰地形 成。隔離物200可以是大約10nm至大約100nm寬(雖然可以使用 更大或更小和/或不同的寬度范圍)。在RIE形成隔離物200期間， 可以去除電介質(zhì)材料層114的部分。例如，可以去除主體區(qū)106的源 極/漏極擴(kuò)散區(qū)110-112的頂面上電介質(zhì)材料層114的部分。隔離物200可以在隨后處理期間用作用來(lái)保護(hù)柵極導(dǎo)體層116的 部分的犧牲或臨時(shí)隔離物。如此，可以使用隔離物寬度，使得如下所 述可以防止隨后形成的硅化物穿透到finFET的結(jié)中。硅化物到源極/ 漏極擴(kuò)散區(qū)的結(jié)區(qū)中的穿透可能導(dǎo)致嚴(yán)重的漏泄電流并且必須被避 免。圖3A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案從襯底去除隔離物的一個(gè)或多個(gè)部分。參考圖 3A-D，可以使用旋涂技術(shù)或另一種適當(dāng)方法在襯底100上沉積光致抗蝕劑層或另 一種適當(dāng)材料?？梢允褂醚谀?duì)光致抗蝕劑層形成圖案 使得光致抗蝕劑層的部分可以在隨后處理(例如顯影)期間去除。如
此，可以形成修整掩模300。雖然上述修整掩模300包括光致抗蝕 劑，在一些實(shí)施方案中，修整掩?？梢园ㄓ惭谀２牧稀Ｌ摼€框 302， 304說明在隨后處理期間可以通過修整掩模300暴露的襯底100 的部分。例如，可以在RIE或另一種適當(dāng)方法期間使用修整掩模300 去除與主體區(qū)106的源極/漏極擴(kuò)散區(qū)110-112相鄰的隔離物200和/ 或電介質(zhì)材料層114的部分。如此，在隨后處理期間可以暴露源極/ 漏極擴(kuò)散區(qū)110-112的較大面積(例如包括其側(cè)壁)，從而改進(jìn)到其 源極/漏極擴(kuò)散區(qū)的接觸。
圖4A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案在源極/漏極擴(kuò)散區(qū)110-112中形成多孔硅400。 參考圖4A-D，雜質(zhì)原子(例如摻雜劑)可以引入到襯底100的暴露 部分中。例如，襯底100的暴露部分，例如源極/漏極擴(kuò)散區(qū)110-112，可以摻雜以形成p+雜質(zhì)物質(zhì)層(其隨后轉(zhuǎn)化成多孔硅400)， 例如硼等。p+摻雜層可以具有大約5xl017 cn^至大約lx1021 cir^的 峰值濃度(雖然可以使用更大或更小和/或不同的濃度范圍)。p+摻 雜層的厚度優(yōu)選地在從5nm至100nm的范圍變化(雖然可以使用更 大或更小的厚度)。p+摻雜層優(yōu)選地由等離子浸沒注入形成。作為 選擇，可以使用固體源摻雜、氣相摻雜或傾斜離子注入工藝或者它們 的組合形成p+摻雜層。在一些實(shí)施方案中，可以使用一薄層CVD氮 化物或另一種適當(dāng)材料作為掩模以阻擋襯底100的部分的摻雜。
可以使用陽(yáng)極化處理將摻雜(例如p+摻雜)硅轉(zhuǎn)化成多孔硅。 例如，可以使用不接觸陽(yáng)極化處理例如"A technique to form a porous silicon layer with no backside contact by alternating current electrochemical process (—種通過交流電流電化學(xué)工藝形成多孑L珪 層而沒有背面接觸的技術(shù))，，，A.E1-Bahar， Y. Nemirovsky，應(yīng)用物 理快報(bào)(Applied Physics Letters ) ， v 77， n 2， 2000年7月10日，p 208-210中描述的，在與接觸的襯底電絕緣的SOI層中形成多孔 硅。在這種陽(yáng)極化處理期間，AC電壓激勵(lì)可以施加到襯底100，絕 緣硅層102電容耦合到襯底100。當(dāng)可以與陰極正相對(duì)的AC陽(yáng)極被 激勵(lì)時(shí)，在源極/漏極擴(kuò)散區(qū)110-112中形成多孔硅400的反應(yīng)可以 發(fā)生。包含氟化物的酸性電解質(zhì)溶液等可以用于陽(yáng)極化處理期間的刻 蝕(例如陽(yáng)極刻蝕)。如此，不接觸陽(yáng)極化處理法(例如可以不需要 與襯底100的直接電氣接觸的方法)可以用來(lái)如上所述形成多孔硅 400。在一些實(shí)施方案中，可以^使用大約500Hz至大約10kHz的激勵(lì) 頻率，大約5mA/em2至大約200mA/cm2的RMS電流密度，以及具 有大于大約1019/0113的p+摻雜濃度的硅區(qū)域形成多孔硅400 (雖然更 大或更小和/或不同的范圍可以用于激勵(lì)頻率、電流密度和/或摻雜濃 度)。如此，可以形成具有大約lnm至大約100nm直徑的孔(例如 道)。這種孔的密度在大約109孔/ 112至大約1015孔/cm2的范圍變 化。但是，可以使用更大或更小和/或不同的直徑和/或密度范圍。因 此，多孔硅400的孔可以占據(jù)珪400的總體積的大約30%至大約 80% (雖然孔可以占據(jù)總體積的更大或更小和/或不同的百分比范 圍)。
可以使用剝離電解槽或另 一種適當(dāng)方法從襯底100去除修整掩模 300。此外，襯底100可以經(jīng)歷退火以從多孔硅400去除過量的摻雜 劑。例如，在多孔硅400形成之后，襯底100可以經(jīng)歷氫環(huán)境的烘 焙，使得可以去除源極/漏極擴(kuò)散區(qū)110-112中剩余的p+摻雜劑的一 些或全部。在氫環(huán)境的烘焙期間，襯底100可以經(jīng)歷大約850。C至大 約1100。C的溫度長(zhǎng)達(dá)大約10秒至大約30分鐘(雖然可以使用更大 或更小和/或不同的溫度范圍和/或時(shí)間段)。
圖5A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案襯底經(jīng)歷第二注入。參考圖5A-D，可以使用 RIE或另一種適當(dāng)方法去除隔離物200的部分(例如剩余部分)。另 外，可以使用各向同性刻蝕或另一種適當(dāng)方法從襯底IOO去除氮化物層118和/或電介質(zhì)層114的暴露部分。如此，當(dāng)多孔硅400形成時(shí) 剩余的隔離物200和/或氮化物層118的部分用來(lái)在形成多孔硅400 時(shí)保護(hù)柵極120 (例如多晶硅材料層116和電介質(zhì)層114)。此外， 隔離物200用來(lái)定位多孔硅400的邊緣(例如側(cè)壁)與柵極120相距 預(yù)定的距離d (例如基于隔離物200的寬度)。如此，可以減小和/ 或防止這種區(qū)域之間的漏泄電流。例如，可以減小和/或消除源極/漏 極金屬到finFET的柵極溝道中的穿刺通過。因此，可以使用隔離物 200的寬度使得可以防止隨后形成的硅化物穿透到柵極-源極/漏極結(jié) 中。
襯底100可以經(jīng)歷傾斜離子注入(Ldd I/I)，使得輕摻雜源極/ 漏極擴(kuò)散(LDD)區(qū)在N溝道和P溝道finFET中形成。例如，根據(jù) 標(biāo)準(zhǔn)MOSFET技術(shù)，大約lxl0"cm-3至大約5xl019 cm-3的濃度可以 用于LDD區(qū)(雖然可以使用更大或更小和/或不同的濃度范圍)。標(biāo) 準(zhǔn)實(shí)踐的LDD摻雜劑例如砷、磷或銻N型摻雜劑物質(zhì)可以用于N溝 道finFET,并且硼或銦P型物質(zhì)可以用于P溝道finFET。如此，襯 底100可以輕摻雜。更具體地說，接近柵極120的相對(duì)低摻雜的區(qū)域 500可以在源極/漏極擴(kuò)散區(qū)110， 112中形成。
圖6A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案襯底經(jīng)歷第三注入。參考圖6A-D，可以使用 CVD或另一種適當(dāng)方法繼之以RIE或另一種適當(dāng)方法在柵極120的 側(cè)壁上和包括源極/漏極擴(kuò)散區(qū)110， 112的主體區(qū)106的側(cè)壁上形成 隔離物600 (例如永久隔離物)。隔離物600的寬度可以小于先前形 成的隔離物200。例如，隔離物600可以是大約5nm至大約50nm寬 (雖然可以使用更大或更小和/或不同的寬度范圍)。
襯底100可以經(jīng)歷注入，例如源極/漏極離子注入(S/D I/I) 等，使得可以形成正在制造的finFET的結(jié)(例如源極/漏極擴(kuò)散區(qū) 110， 112的結(jié))。例如，大約lxl019 cm-3至大約5xl02° cm-3濃度的 摻雜劑可以引入襯底100中(雖然可以使用更大或更小和/或不同的濃度范圍和/或摻雜劑類型)。如此，襯底100可以重?fù)诫s有雜質(zhì)原 子。例如，可以執(zhí)行傾斜源極-漏極離子注入S/D I/I通過多孔硅 400從而在多孔硅400下面形成摻雜(例如重?fù)诫s硅)區(qū)。此外，正 在制造的finFET的柵極導(dǎo)體功函數(shù)可以基于這種摻雜。如此，柵極 120具有大致與相鄰源極-漏極擴(kuò)散的功函數(shù)匹配(例如近似相等) 的功函數(shù)。
在多孔硅400在源極/漏極擴(kuò)散區(qū)110， 112中形成之后執(zhí)行第二 注入(例如源極/漏極擴(kuò)散區(qū)110， 112的輕摻雜)和第三注入(例如 源極/漏極擴(kuò)散區(qū)110， 112的重?fù)诫s)。因此，在第二和第三注入期 間插入到襯底100中的摻雜劑可以穿透通過多孔層400并且形成結(jié)。 應(yīng)當(dāng)注意，隔離物200可以使得多孔硅400形成與柵極120附近的源 極-漏極結(jié)相距預(yù)定的距離(例如基于隔離物200的寬度)。這種距 離可以防止隨后在多孔硅400中形成的硅化物在這種結(jié)上侵入(例如 橫向地)。
在第三注入期間雜質(zhì)原子通過多孔硅400的注入使得能夠在襯底 100經(jīng)歷退火之后形成比多孔硅400深得多的重源極-漏極摻雜。如 下所述，多孔硅400可以最終轉(zhuǎn)化成高度導(dǎo)電的金屬硅化物。這種硅 化物應(yīng)當(dāng)不會(huì)侵入(例如穿透或穿刺通過)結(jié)。為了減小和/或消除 這種穿透(例如橫向穿透)，隔離物200比隔離物600寬，其可以用 來(lái)隔離源極/漏極擴(kuò)散區(qū)110， 112的輕摻雜和重?fù)诫s注入。如此，相 當(dāng)厚的硅化物隨后可以在源極/漏極擴(kuò)散區(qū)110， 112上多孔硅400內(nèi) 部形成，但是遠(yuǎn)離柵極120的邊緣，使得串聯(lián)電阻(series resistance)可以顯著減小。但是，.越接近柵極120 (例如沿著用作柵 極導(dǎo)體的多晶硅材料層116的邊緣)，源極/漏極擴(kuò)散區(qū)110， 112的 僅非常淺的表面層可以轉(zhuǎn)化成硅化物。因此，使用本方法，橫向或垂 直金屬穿刺都將不發(fā)生。
此后，襯底100可以經(jīng)歷退火或另一種適當(dāng)處理。例如，在源極 /漏極擴(kuò)散區(qū)110， 112 (尤其是這些區(qū)域)的輕和重?fù)诫s之后，襯底 100可以在大約950。C至大約1150。C之間的溫度經(jīng)歷摻雜劑激活退火，例如快速熱退火(RTA)或穿刺退火長(zhǎng)達(dá)大約5秒至大約30秒 (雖然可以使用更大或更小和/或不同的溫度和/或時(shí)間段范圍)。此 外，可以使用不同類型的退火。圖7A-D是制造finFET的方法的步驟之后襯底的分別頂視、笫 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù) 本發(fā)明一種實(shí)施方案在襯底上形成硅化物。參考圖7A-D，可以使用 CVD或另一種適當(dāng)方法在襯底100上形成一層金屬，例如鎢、鈷、 鈦、鎳等。此后，襯底100經(jīng)歷硅化處理。襯底100的不同區(qū)域的硅化處理 可以降低串聯(lián)電阻并且允許更好的finFET的電流驅(qū)動(dòng)性。在硅化處 理期間，金屬可以與襯底100上硅的不同部分反應(yīng)使得硅化物形成于 其中。例如，多孔硅400可以硅化。更具體地說，金屬可以浸透到多 孔硅400的孔中。硅化處理通過多孔硅400可以比通過源極/漏極擴(kuò) 散區(qū)110， 112中以及襯底100的剩余部分上硅的剩余部分更快速地 進(jìn)4亍。因此，可以減少多孔珪400和/或finFET的剩余部分的硅化處 理的時(shí)間段。此外，可以精確地控制在襯底100上形成的硅化物層700的深 度。更具體地說，整個(gè)源極/漏極擴(kuò)散區(qū)110， 112中的硅可能不轉(zhuǎn)化 成硅化物。因此，本方法可以在源極/漏極擴(kuò)散區(qū)110， 112中形成內(nèi) 部未形成珪化物的硅區(qū)702 (例如未形成硅化物的硅"核")。因此， 硅化物層700與未形成硅化物的硅區(qū)702的界面704的面積與硅化物 僅在晶體管的源極/漏極擴(kuò)散區(qū)的頂面上形成的晶體管相比較、以及 與硅化物在晶體管的整個(gè)源極/漏極擴(kuò)散區(qū)中形成的晶體管相比較增 加。finFET的電阻(例如源極-漏極電阻)可以基于這種界面的面 積(例如成反比)。因此，由本發(fā)明形成的未形成硅化物的硅 "核，，702可以減小正在制造的finFET的串聯(lián)電阻。此外，finFET可 以使用未形成硅化物的硅"核，，702避免減小與越過finFET的源極/漏 極擴(kuò)散區(qū)110， 112的硅化物/未形成硅化物的硅之界面的電流密度的 方向垂直的面積。當(dāng)形成多孔硅400時(shí)使用的工藝參數(shù)可以確定多孔硅400的各個(gè) 部分的厚度。隨后形成的硅化物的厚度可以基于多孔硅層厚度。因 此，本發(fā)明可以用來(lái)形成其部分可能比常規(guī)硅化物層薄的硅化物層 700 (如上所述)。如此，本發(fā)明可以在具有淺結(jié)的finFET中使 用。在源極/漏極擴(kuò)散區(qū)110， 112中形成的硅化物層700可以具有第 一部分706，其具有大約lnm至大約5nm的厚度tl (雖然可以使用 更大或更小和/或不同的厚度范圍)。這種部分706可以用作到LDD 硅的接觸(例如薄接觸)。另外，在源極/漏極擴(kuò)散區(qū)110， 112中形 成的硅化物層700可以具有第二部分708，其具有大約5nm至大約 100nm的厚度t2 (雖然可以使用更大或更小和/或不同的厚度范 圍)。這種部分708可以用作到源極/漏極擴(kuò)散區(qū)110， 112中硅的頂 面的接觸(例如較厚的接觸)。此外，在源極/漏極擴(kuò)散區(qū)110， 112 中形成的硅化物層700可以具有第三部分710，其具有大約5nm至 大約100nm的寬度wl (雖然可以使用更大或更小和/或不同的寬度 范圍)。這種部分710可以用作到源極/漏極擴(kuò)散區(qū)110， 112中硅的 側(cè)壁的接觸。因此，硅化物層700可以形成或限定源極/漏極擴(kuò)散區(qū) 110, 112的內(nèi)部中硅的區(qū)域(例如未形成硅化物的硅"核"702 )。雖 然具體的形狀在上面對(duì)于源極/漏極擴(kuò)散區(qū)110， 112中的硅化物層 700而描述，源極/漏極擴(kuò)散區(qū)110， 112中的硅化物層700可以具有 適合于增加正在制造的finFET的源極/漏極擴(kuò)散區(qū)110， 112中硅化 物層700與硅的界面704的面積的任何形狀。硅化物可以具有大約 10」敝歐姆.厘米(micro-ohm-cm)至大約100孩i歐姆.厘米(micro-ohm-cm) 的電阻率(雖然可以使用更大或更小和/或不同的電阻率范 圍)。此后，可以使用RIE或另一種適當(dāng)方法從襯底100去除未反應(yīng) 的金屬。這種RIE可以對(duì)于硅化物具有選擇性。圖8A-D是制造finFET的方法的步驟之后襯底的分別頂視、第 一橫截面正視、第二橫截面正視以及橫截面?zhèn)纫晥D的框圖，其中根據(jù)本發(fā)明一種實(shí)施方案執(zhí)行線程后端(BEOL)處理。參考圖8A-D， 可以使用CVD或另一種適當(dāng)方法在襯底100的頂面上沉積絕緣體層 800，例如平面化玻璃(例如未摻雜TEOS，磷硅酸玻璃(PSG)， 硼硅酸玻璃(BSG)，硼磷硅酸玻璃(BPSG)等)。此后，可以平 面化絕緣體層800。在一些實(shí)施方案中，絕緣體可以回流以平面化絕 緣體層800。作為選擇，可以使用化學(xué)機(jī)械拋光(CMP)或另一種適 當(dāng)方法平面化絕緣體層800?？梢允褂肦IE或另一種適當(dāng)方法在襯底 100上形成一個(gè)或多個(gè)通孔或接觸開口 802?？梢証使用CVD或另一 種適當(dāng)方法繼之以RIE、 CMP或另一種適當(dāng)方法使用導(dǎo)體例如鴒或 另一種適當(dāng)材料充滿這種通孔802,從而形成銷柱(stud) 804。另 外， 一級(jí)或多級(jí)布線和/或級(jí)間電介質(zhì)可以在襯底100上形成。如 此，可以形成改進(jìn)的finFET 806。 finFET 806與常規(guī)晶體管相比較 具有減小的源極-漏極電阻。finFET 806包括至少一個(gè)源極/漏極擴(kuò) 散區(qū)110， 112，其具有在源極/漏極擴(kuò)散區(qū)110， 112中硅(例如重?fù)?雜未形成硅化物的硅)的頂面上和側(cè)壁上形成的硅化物(例如低電阻 率娃化物)。例如，finFET 806的源極/漏極擴(kuò)散區(qū)110， 112可以包 括具有位于finFET 806的柵極溝道區(qū)808附近的薄硅化物區(qū)(例如 第一部分706)、位置與柵極溝道區(qū)808相隔一段距離的較厚硅化物 區(qū)(例如第二部分708 )、可以連接到和/或包括在源極/漏極擴(kuò)散區(qū) 110， 112的外緣中的側(cè)壁硅化物區(qū)(例如第三部分710)、以及源極 /漏極擴(kuò)散區(qū)110， 112內(nèi)部中的未形成硅化物的硅區(qū)702的硅化物層 700。圖9說明根據(jù)本發(fā)明一種實(shí)施方案制造finFET的方法的工藝流 程900。參考圖9，在制造finFET 806的方法期間，在步驟902中， 當(dāng)多孔硅400在源極/漏極擴(kuò)散區(qū)110， 112的部分中形成時(shí)，可以保 護(hù)柵極區(qū)120 (例如通過修整掩模300)并且可以暴露源極/漏極擴(kuò)散 區(qū)110, 112 (例如通過修整掩模300)。如此，可以防止孔在柵極導(dǎo) 體材料層116中形成，并且保護(hù)柵極電介質(zhì)114免于因用來(lái)在暴露的 硅中形成孔的電解質(zhì)的刻蝕作用而破壞。因此，可以控制柵極區(qū)120的隨后摻雜和/或硅化處理。因此，柵極區(qū)120可以不比所期望的摻 雜得更多，從而避免從柵極導(dǎo)體材料的晶粒間界去除摻雜劑例如硼的 問題。此外，柵極區(qū)120的比期望更大的部分(深度)可以不被硅 化，這種硅化不利地影響柵極區(qū)120的邊緣處的功函數(shù)(例如對(duì)于短 溝道器件)以及finFET 806的閾值電壓。在步驟904中，多孔性(例如多孔硅400 )可以在源極/漏極擴(kuò)散 區(qū)110， 112的所選區(qū)域中形成。步驟904的細(xì)節(jié)參考圖IO在下面描 述。在多孔硅400形成之后，可以使用注入和退火處理步驟形成 finFET 806的源極/漏極擴(kuò)散區(qū)110, 112。例如，在步驟906中，摻 雜劑可以注入到襯底100中。例如，可以使用LDD I/I和S/D 1/1摻 雜柵極區(qū)120并且在源極/漏極擴(kuò)散區(qū)110, 112中形成結(jié)。在步驟 908中，可以4吏用硅化處理在襯底100上形成硅化物層700 (例如在 柵極區(qū)120上和在源極/漏極擴(kuò)散區(qū)110, 112的多孔硅400上)。硅 化物層700可以在多孔硅400內(nèi)部以及在襯底100的單晶硅和多晶硅 的暴露表面處形成。此后，可以執(zhí)行步驟910。在步驟910中， BEOL處理可以繼續(xù)。例如，可以形成絕緣體層800、通孔或接觸開 口 802、銷柱804、級(jí)間電介質(zhì)、布線級(jí)等，使得可以形成到finFET 806的接觸。如此，可以形成低源極-漏極電阻finFET 806。圖10說明工藝流程900中根據(jù)本發(fā)明一種實(shí)施方案在源極/漏極 擴(kuò)散區(qū)中形成多孔硅的步驟的子步驟1000。參考圖10，為了執(zhí)行步 驟904,在步驟1002中，偽隔離物例如犧牲或臨時(shí)隔離物200可以 在襯底100上形成。臨時(shí)隔離物200可以與襯底100的柵極區(qū)120和 主體區(qū)106相鄰地形成。在步驟1004中，可以使用各向同性刻蝕等 去除與主體區(qū)106的源極/漏極擴(kuò)散區(qū)110， 112相鄰的臨時(shí)隔離物 200的部分。這種部分可以在刻蝕期間通過修整掩模300暴露。修整 去除源極/漏極擴(kuò)散區(qū)110, 112的外緣周圍隔離物200的部分允許這 種區(qū)域完全轉(zhuǎn)化成多孔硅400。在步驟1006中，摻雜劑(例如p+摻 雜劑例如硼等)可以引入到襯底100的暴露部分中?？梢允褂玫入x子 浸沒注入、離子注入(例如傾斜的)、氣相摻雜、固體源摻雜技術(shù)或常規(guī)氣體源擴(kuò)散工藝摻雜襯底100的暴露部分。如此，在多孔硅400 形成之后，可以摻雜源極/漏極擴(kuò)散區(qū)110， 112。
此后，在步驟1008中，襯底100可以經(jīng)歷陽(yáng)極化處理，4吏得孔 在源極/漏極擴(kuò)散區(qū)110， 112的p+摻雜區(qū)內(nèi)部形成。在步驟1010 中，臨時(shí)隔離物200的剩余部分可以從襯底100剝離?？梢允褂肦IE 或另一種適當(dāng)方法。此外，在步驟1012中，襯底100可以經(jīng)歷退火 以從其中去除過量的摻雜劑。例如，襯底100可以經(jīng)歷氬烘焙(例如 在氫環(huán)境中的低溫烘焙)，使得可以去除在步驟1006期間插入襯底 100中的過量的p+摻雜劑(例如通過烘焙耗盡)。通過本方法的使 用，可以形成具有特有且堅(jiān)固源極-漏極接觸方案的finFET 806。
半導(dǎo)體器件制造的常規(guī)方法和裝置構(gòu)成一些問題。例如，當(dāng)
CMOS技術(shù)縮小到45nm節(jié)點(diǎn)以下時(shí)，與包括柵極疊層和電介質(zhì)的 柵電極、溝道以及源極/漏極區(qū)的形成相關(guān)聯(lián)的工藝都不得不從前幾 代技術(shù)顯著地修改。短溝道效應(yīng)的有效緩解需要淺得多的結(jié)深度。另 外，SOI薄膜厚度和finFET鰭片寬度也必須為了短溝道可縮放性而 減小。除非實(shí)現(xiàn)凸起的源極/漏極結(jié)構(gòu)，否則需要較薄的硅化物以解 決較淺的結(jié)和較薄的材料。為了更好的電流驅(qū)動(dòng)性，源極-漏極擴(kuò)散 的硅化處理是必需的以降低串聯(lián)電阻。但是，硅化物下面的硅的消耗 導(dǎo)致因摻雜劑耗盡效應(yīng)而引起的增加的接觸電阻?？梢允褂迷黾拥脑?極-漏極摻雜濃度嘗試解決該問題。但是，高摻雜濃度可能不能容易 地獲得，這是因?yàn)楣倘芏群碗姎饧?lì)的限制。此外，源極-漏極串聯(lián) 電阻的顯著部分是因?yàn)楣杌飳优c硅之間的界面而導(dǎo)致。當(dāng)硅化物形 成完全通過源極-漏極硅時(shí)，這導(dǎo)致急劇增加的串聯(lián)電阻，因?yàn)闇系?電流強(qiáng)制流過由SOI薄膜的厚度或由FinFET鰭片的寬度規(guī)定的小 橫截面面積。
因此，與源極-漏極擴(kuò)散的表面垂直的硅的部分應(yīng)當(dāng)保持未硅 化。但是，減小薄硅化物層與淺源極/漏極之間的接觸電阻是一個(gè)大 的挑戰(zhàn)。當(dāng)接觸常規(guī)finFET的源極-漏極擴(kuò)散時(shí)問題進(jìn)一步復(fù)雜 化，這是因?yàn)樽鳛闁艠O處理的結(jié)果這種finFET的源極-漏極區(qū)的側(cè)壁由隔離物覆蓋。因此，這種finFET源極-漏極擴(kuò)散的硅化處理局 限于水平取向的表面，而不是側(cè)壁。這導(dǎo)致極大受連累的源極-漏極 電阻以及常規(guī)器件的退化性能。
本方法和裝置可以提供優(yōu)于常規(guī)finFET的優(yōu)點(diǎn)并且避免上述常 規(guī)finFET的缺點(diǎn)。例如，通過在形成多孔硅400之前形成犧牲隔離 物200,可以防止隨后形成的硅化物層700在冶金結(jié)上4曼入。如此， finFET 806可以通過維持^f氐結(jié)漏泄電流而避免常規(guī)finFET的高漏泄 電流。此外，當(dāng)在源極/漏極擴(kuò)散區(qū)110， 112中形成多孔硅400時(shí)可 以保護(hù)finFET 806的柵電極，所以finFET柵極120具有優(yōu)選的功函 數(shù)。
在常規(guī)finFET中，源極和漏極區(qū)可以為finFET貢獻(xiàn)高串聯(lián)電 阻。隨著這種常規(guī)finFET的主體的高寬比(鰭片高度/寬度)增加， 接觸電阻問題增加。更具體地說，因?yàn)檫@種finFET的源極/漏極擴(kuò)散 區(qū)的側(cè)壁經(jīng)常被與柵極形成相關(guān)聯(lián)的隔離物材料阻塞，摻雜和硅化處 理僅在源極/漏極擴(kuò)散區(qū)的頂面的部分上發(fā)生。此外，源極/漏極擴(kuò)散 區(qū)的頂面上的接觸區(qū)窄，導(dǎo)致高接觸電阻。
相反地，通過將源極/漏極擴(kuò)散區(qū)110， 112中硅的至少一部分轉(zhuǎn) 化成多孔硅400,本發(fā)明的隨后形成的硅化物可以具有比源極/漏極擴(kuò) 散區(qū)110， 112的平面表面積更大的接觸表面積。此外，源極/漏極擴(kuò) 散區(qū)的內(nèi)部可以保持未硅化以增加硅化物/非硅化物界面的面積。更 具體地說，硅化物層700可以在源極/漏極擴(kuò)散區(qū)110， 112的四個(gè)面 (例如在三個(gè)側(cè)壁和頂面上)上形成從而減小到finFET 806的接觸 電阻。由于上述原因，與常規(guī)晶體管相比較，finFET 806具有減小 的源極-漏極串聯(lián)電阻。
此外，在形成多孔桂400之后，對(duì)襯底100執(zhí)行源極/漏極離子 注入，使得在摻雜劑被驅(qū)入之后，結(jié)總是在多孔硅400的層下面形 成。此后，多孔硅400的整個(gè)區(qū)域可以轉(zhuǎn)化成硅化物。因?yàn)楣杌镏?要在多孔硅400的區(qū)域內(nèi)部形成，摻雜劑耗盡問題減小和/或消除。
前述描述僅公開本發(fā)明的實(shí)例實(shí)施方案。落在本發(fā)明范圍內(nèi)的上面公開的裝置和方法的修改將容易對(duì)本領(lǐng)域技術(shù)人員來(lái)說顯而易見。
例如，雖然上述第二注入是LDD 1/1，作為選擇或另外地，襯底100 可以經(jīng)歷暈圏注入等。例如，可以使用大約5xl017 cnT^至大約 5xl018 cn^的摻雜劑濃度，與源極-漏極摻雜極性相反的摻雜劑極性 可以注入到村底100中(雖然可以使用更大或更小和/或不同的濃度 范圍和/或摻雜劑類型)?？梢允褂脮瀲⑷胝{(diào)節(jié)正在制造的finFET 806的閾值電壓。
權(quán)利要求
1.一種制造finFET的方法，包括提供襯底；以及在襯底上形成finFET的至少一個(gè)源極/漏極擴(kuò)散區(qū)；其中每個(gè)源極/漏極擴(kuò)散區(qū)包括未形成硅化物的硅的內(nèi)部區(qū)域；以及在未形成硅化物的硅的區(qū)域的頂面和側(cè)壁上形成的硅化物。
2. 根據(jù)權(quán)利要求1的方法，其中在襯底上形成finFET的至少 一個(gè)源極/漏極擴(kuò)散區(qū)包括增加源極/漏極擴(kuò)散區(qū)中硅-硅化物界面的 表面積。
3. 根據(jù)權(quán)利要求1的方法，其中在襯底上形成至少一個(gè)源極/漏 極擴(kuò)散區(qū)包括在襯底上形成硅的區(qū)域；以及 將該區(qū)域中硅的一個(gè)或多個(gè)部分轉(zhuǎn)化成多孔硅。
4. 根據(jù)權(quán)利要求3的方法，其中將該區(qū)域中硅的一個(gè)或多個(gè)部分轉(zhuǎn)化成多孔硅包括使用不接觸陽(yáng)極化處理將該區(qū)域中硅的一個(gè)或多 個(gè)部分轉(zhuǎn)化成多孔硅。
5. 根據(jù)權(quán)利要求4的方法，其中將該區(qū)域中硅的一個(gè)或多個(gè)部 分轉(zhuǎn)化成多孔硅還包括使用退火從襯底中去除先前注入的摻雜劑的部 分。
6. 根據(jù)權(quán)利要求4的方法，還包括使用隔離物將多孔硅與 finFET的柵極區(qū)分隔預(yù)定的距離。
7. 根據(jù)權(quán)利要求3的方法，其中在襯底上形成至少一個(gè)源極/漏 極擴(kuò)散區(qū)還包括在襯底上形成一層金屬；以及使該金屬至少與多孔硅反應(yīng)，使得硅化物在硅的區(qū)域的頂面和側(cè) 壁上形成。
8. 根據(jù)權(quán)利要求1的方法，還包括在襯底上形成具有預(yù)定的功函數(shù)的柵極。
9. 一種finFET，包括 在襯底上形成的至少一個(gè)源極/漏極擴(kuò)散區(qū)； 其中每個(gè)源極/漏極擴(kuò)散區(qū)包括未形成硅化物的硅的內(nèi)部區(qū)域；以及 在未形成硅化物的硅的區(qū)域的頂面和側(cè)壁上形成的硅化物。
10. 根據(jù)權(quán)利要求9的finFET，其中每個(gè)源極/漏極擴(kuò)散區(qū)還包 括具有增加了的表面積的硅-硅化物界面。
11. 根據(jù)權(quán)利要求9的finFET，其中在未形成硅化物的珪的區(qū) 域的頂面和側(cè)壁上形成的硅化物與finFET的柵極區(qū)之間的距離基于 隔離物寬度。
12. 根據(jù)權(quán)利要求11的finFET，其中隔離物為大約10nm至大 約100nm寬。
13. 才艮據(jù)權(quán)利要求9的finFET，還包括柵極； 其中柵極的功函數(shù)基本上等于源極-漏極擴(kuò)散的功函數(shù)。
14. 根據(jù)權(quán)利要求9的finFET，其中硅化物具有大約10微歐姆 -厘米至大約100微歐姆.厘米的電阻率。
15. —種襯底，包括根據(jù)權(quán)利要求9-14中任何一個(gè)的finFET。
全文摘要
一種制造finFET的方法，包括步驟(1)提供襯底；以及(2)在襯底上形成finFET的至少一個(gè)源極/漏極擴(kuò)散區(qū)。每個(gè)源極/漏極擴(kuò)散區(qū)包括(a)未形成硅化物的硅的內(nèi)部區(qū)域；以及(b)在未形成硅化物的硅的區(qū)域的頂面和側(cè)壁上形成的硅化物。
文檔編號(hào)H01L29/786GK101317273SQ200680044055
公開日2008年12月3日 申請(qǐng)日期2006年12月5日 優(yōu)先權(quán)日2005年12月22日
發(fā)明者J·A·曼德爾曼, 楊海寧, 程慷果, 路易斯·L-C·許 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司