專利名稱：漏極和/或源極上帶改進(jìn)的植入物的結(jié)型場(chǎng)效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及場(chǎng)效應(yīng)晶體管(FET)，更具體地說，是涉及結(jié)型場(chǎng) 效應(yīng)晶體管(JFET)。
背景技術(shù)：
結(jié)型場(chǎng)效應(yīng)晶體管(JFET)有著許多的應(yīng)用，如用于電子開關(guān)和壓控電 阻中。通常的JFET的結(jié)構(gòu)如圖l所示。這種P型JFET包括一N型底柵層IO， 凹入N型層10的P+源區(qū)14和P+漏區(qū)16; —P型層18，其凹入源區(qū)和漏區(qū)之 間的N層的表面中；以及一N型頂柵層20，其凹入源區(qū)與漏區(qū)之間的P型層的 表面中。源區(qū)和漏區(qū)上設(shè)有接點(diǎn)，柵極層則設(shè)有裝置的源極(S)、漏極(D) 和柵極(G)端子。層18作為P溝道，其在源區(qū)和漏區(qū)之間形成一電流通道。
由于未在柵極端子G上施加電壓，當(dāng)給源極和漏極端子之間施加電壓 時(shí)，電流較容易流動(dòng)。在柵極端子G和源極端子S之間施加電壓(Vss)可調(diào)節(jié) 電流的流動(dòng)。Vgs的極性使得它反向偏置柵極和溝道之間的p-n結(jié)。這樣就形成 一耗盡區(qū)，其延伸進(jìn)入溝道。耗盡區(qū)的寬度隨L而變化，反向偏置增加，耗盡 區(qū)的寬度也增加，因此，夾斷溝道并減少裝置的漏極電流。L電壓以這種方式 控制溝道的電導(dǎo)。
JFET的一個(gè)固有的優(yōu)點(diǎn)是它的非零柵極電流。施加到JFET漏極端子的 電壓在它的漏極/P溝道的接合處產(chǎn)生一電場(chǎng)(e-field)。所述的電場(chǎng)會(huì)在接 合處產(chǎn)生碰撞電離，導(dǎo)致被掃描進(jìn)入柵極的載流子的產(chǎn)生，因此，形成了柵極 電流，當(dāng)漏極電壓不斷升高，所述的柵極電流會(huì)增加到一不可接受的高位。
在漏極/溝道(或源極/溝道)的接合處的電場(chǎng)也會(huì)導(dǎo)致裝置是有擊穿
電壓這樣的不良特征。當(dāng)電場(chǎng)達(dá)到一個(gè)臨界值，碰撞電離化的電流基本上會(huì)很 高，以致于漏極電流幾乎會(huì)獨(dú)立于漏極電壓而增加。這個(gè)臨界值限定了裝置的 擊穿電壓，對(duì)某些JFET來說，擊穿電壓會(huì)低到讓人不能接受。

發(fā)明內(nèi)容
本發(fā)明提供一種JFET，其在制作過程中接納一附加的植入物，所述的植 入物使JFET的漏區(qū)朝它的源區(qū)延伸，禾n/或使它的源區(qū)朝漏區(qū)延伸。所述的植 入物的作用是減小電場(chǎng)強(qiáng)度，而在給定漏極和/或源極電壓的情況下，電場(chǎng)強(qiáng) 度又在漏極/溝道(和/或源極/溝道)的接合處上升，因此，減小了柵極電流 和與電場(chǎng)相關(guān)的擊穿問題的嚴(yán)重程度。
本發(fā)明的JFET可以是P型或N型的JFET。 P型JFET包括一 N型底柵 層， 一凹入N層表面中的P型源區(qū)和漏區(qū)， 一凹入源區(qū)和漏區(qū)之間的N層的表 面中的P型層，以及一凹入源區(qū)和漏區(qū)之間的P層的表面中的N型頂柵層。這 種結(jié)構(gòu)在源區(qū)和漏區(qū)之間提供了一P溝道，其位于頂柵層的正下方。
本發(fā)明的P型JFET還包括一設(shè)置的P型植入物，植入后使植入物與漏 區(qū)接觸并使漏區(qū)朝源區(qū)延伸，禾P/或與源區(qū)接觸并使源區(qū)朝漏區(qū)延伸。植入物 這樣設(shè)置，以至于它減小了電場(chǎng)強(qiáng)度，而在給定漏極(和/或源極)電壓的情 況下，電場(chǎng)強(qiáng)度又在漏極/溝道(和/或源極/溝道)的接合處上升。因此，改 善了裝置的柵極電流和擊穿特性。
本發(fā)明的JFET的柵極層的寬度尺寸較佳地制作成在柵極層的側(cè)邊界與 漏區(qū)和/或源區(qū)之間為每個(gè)植入物分別留有一間隙，每個(gè)所述的植入物植入各 自的一個(gè)間隙中。植入物的厚度應(yīng)該等于或大于溝道的深度。
參考以下的附圖、說明書和權(quán)利要求書，將會(huì)更好地理解本發(fā)明所有 的特征、層面及其優(yōu)點(diǎn)。


圖l是公知的JFET的剖面圖。
圖2是根據(jù)本發(fā)明的P型JFET的一個(gè)可能的實(shí)施例的剖面圖。 圖3是根據(jù)本發(fā)明的P型JFET的另一個(gè)可能的實(shí)施例的剖面圖。 圖4是根據(jù)本發(fā)明的P型JFET的又一個(gè)可能的實(shí)施例的剖面圖。 圖5是根據(jù)本發(fā)明的P型JFET的再一個(gè)可能的實(shí)施例的剖面圖。
圖6是根據(jù)本發(fā)明的N型JFET的一個(gè)可能的實(shí)施例的剖面圖。 圖7是根據(jù)本發(fā)明的P型JFET和NPN超0雙極晶體管的一個(gè)可能的實(shí)施例 的剖面圖。
具體實(shí)施例方式
圖2所示為根據(jù)本發(fā)明的一 JFET。圖示的是P型JFET，然而，本發(fā)明 還等同地適用于N型JFET。
在圖2所示的示范性的實(shí)施例中，JFET由一N型底柵層100制成，一 P+源區(qū)104和一 P+漏區(qū)106凹入所述的N型層100的表面中，并且相互隔開； 一 P型層108凹入源區(qū)和漏區(qū)之間的N型層100的表面中；以及一 N型頂柵層 110凹入源區(qū)和漏區(qū)之間的P型層108的表面中。P型層108設(shè)在頂柵層110 的正下方，并作為一P型溝道，電流穿過該溝道在源區(qū)和漏區(qū)之間流動(dòng)。源極 和漏極端子('S'和'D')分別連接到源區(qū)和漏區(qū)，柵極端子('G')與N 型頂柵層110和N型底柵層100兩者都連接。在傳統(tǒng)的JFET中，給柵極端子 施加電壓，以反向偏置在柵極和溝道之間的p-n結(jié)，從而形成一耗盡區(qū)，該耗 盡區(qū)延伸進(jìn)入溝道。耗盡區(qū)的寬度隨JFET的柵極-源極電壓L而變化，反向偏 置增加，耗盡區(qū)就會(huì)增加，因此，夾斷了溝道并減小裝置的漏極電流。
如前文所述，當(dāng)給漏極和/或源極端子施加電壓時(shí)，在JFET的漏極/溝 道和/或源極/溝道的接合處會(huì)形成電場(chǎng)。這些電場(chǎng)在接合處導(dǎo)致碰撞離子化的 出現(xiàn)，從而產(chǎn)生載流子，其被掃描進(jìn)入柵極，因此，形成了柵極電流，當(dāng)施加 的電壓增加時(shí)，該柵極電流會(huì)升高到不能接受的高值。
本發(fā)明使用一個(gè)或多個(gè)植入物來解決這個(gè)問題，所述的植入物可以是 靠近漏區(qū)、也可以是靠近源區(qū)或者可以是同時(shí)靠近漏區(qū)和源區(qū)。在圖2中所示 的示范性的P型JFET中，植入一 P型植入物112，以致于使植入物接觸漏區(qū) 106并使漏區(qū)106朝源區(qū)104延伸。植入物112的作用是減小電場(chǎng)強(qiáng)度，而在 給定漏極電壓的情況下，電場(chǎng)強(qiáng)度又在漏區(qū)106和P型溝道108的接合處上升， 因此，減少了碰撞離子化和隨之由電場(chǎng)產(chǎn)生的柵極電流。
以這種方式減小電場(chǎng)強(qiáng)度還有利于改善JFET的擊穿電壓特性。由于最 大的電場(chǎng)出現(xiàn)在P溝道108和漏區(qū)106的接合處，植入物112的厚度最好是等 于或大于溝道108的深度，以對(duì)所述的接合處的電場(chǎng)強(qiáng)度的減小產(chǎn)生最大的影
響。應(yīng)該注意，其它因素也會(huì)影響裝置的擊穿電壓特性，這些因素包括柵極、 溝道和漏區(qū)的摻雜濃度、漏區(qū)的形狀/外形。
頂柵層的寬度尺寸較佳的是要制作成能在最靠近漏區(qū)的頂柵層的側(cè)邊 界與漏區(qū)(和/或最靠近源區(qū)的頂柵層的側(cè)邊界與源區(qū))之間留一間隙，且植 入物植入所述的間隙中。這樣做增加了植入物的有效性。
圖3中示出了這種技術(shù)。最靠近漏區(qū)106的頂柵層110的側(cè)邊界120 從漏極被拉回，以形成間隙122。植入物112植入間隙122中。雖然通過本發(fā) 明的植入物使得擊穿特性得到一些改善，但如圖3所示，形成間隙并把植入物 植入該間隙內(nèi)才會(huì)得到最佳的效果。間隙的合適寬度約為l-3pm。在所述的間 隙內(nèi)的植入物一般把漏(源)區(qū)的寬度延伸約lpm。
如上所述，本發(fā)明的植入物使漏區(qū)朝源區(qū)延伸、使源區(qū)朝漏區(qū)延伸， 或者同時(shí)使漏區(qū)和源區(qū)延伸，而植入物最佳地用來使最高電壓存在的區(qū)域延 伸。在如圖4所示的一示范性的實(shí)施例中，源區(qū)被延伸。在此，植入一P型植 入物130，以致于使該植入物與源區(qū)104接觸并使源區(qū)104朝漏區(qū)106的延伸。 植入物130的作用是減小了電場(chǎng)強(qiáng)度，而在給定源極電壓的情況下，電場(chǎng)強(qiáng)度 又在源區(qū)104和P型溝道108的接合處上升，因此，減小碰撞離子化和隨之由 電場(chǎng)產(chǎn)生的柵極電流。在上述關(guān)于圖3的描述中，最靠近源區(qū)104的頂柵層110 的側(cè)邊界132最好是被拉回，以形成間隙134，把植入物130植入所述的間隙 134中。
如圖5所示，也可以植入植入物，以使漏區(qū)和源區(qū)都延伸。在此，頂柵層110 的寬度尺寸要制作成在頂柵層的側(cè)邊界144和146與源區(qū)和漏區(qū)之間分別形成間隙 140和142。在分別給定漏極和源極電壓的情況下，這種設(shè)置分別減小了漏極/溝道和 源極/溝道的接合處的電場(chǎng)的電場(chǎng)強(qiáng)度，因此，減小了兩個(gè)接合處的碰撞離子化，以 及隨后由電場(chǎng)產(chǎn)生的柵極電流。
盡管在圖2-圖5中示出了 P型JFET，本發(fā)明還等同地適用于N型JFET。 圖6所示為本發(fā)明的N型JFET的一個(gè)可能的實(shí)施例。在此，所述的JFET由一 P型底柵層150制成，一N+源區(qū)154和一N+漏區(qū)156凹入P型層150的表面中。 一N型層158凹入源區(qū)與漏區(qū)之間的P型層150的表面中，以及一P型頂柵層 160凹入在源區(qū)與漏區(qū)之間的N型層158的表面中。N型層158設(shè)在頂柵層160
的正下方，并作為一N型溝道，穿過該溝道，電流在源區(qū)和漏區(qū)之間流動(dòng)。把
最靠近漏區(qū)156的頂柵層160的側(cè)邊界162從漏極拉回，以形成間隙164。 N 型植入物166植入間隙164中，以致于使它與漏區(qū)156接觸并使漏區(qū)156朝源 區(qū)154延伸。如上所述，為得到最佳的效果，植入物166的厚度最好是等于或 大于溝道158的深度。
植入物的摻雜濃度會(huì)影響電場(chǎng)，因此，優(yōu)化了摻雜濃度的柵極電流將 得到降低強(qiáng)度的電場(chǎng)。對(duì)于P型植入物，合適的慘雜物包括硼(Bll或BF。、 鋁或者銦；而對(duì)N型植入物，合適的慘雜物包括磷、砷或者銻。
帶有本文所描述的植入物的JFET能用熟悉IC加工技術(shù)的技術(shù)人員公 知的方式來制作，而對(duì)于植入物，需要另外執(zhí)行一個(gè)附加的掩蔽步驟和一個(gè)附 加的植入步驟。
把植入物植入的另一種可能是植入物與用于形成超P雙極晶體管的基 區(qū)植入物合并，所述基區(qū)植入物使用的是基區(qū)植入物需要的摻雜濃度。在此， 掩模可用來打開本發(fā)明的植入物的間隙，接著使用一個(gè)步驟將基區(qū)植入物和本 發(fā)明的植入物植入所述的間隙中。
圖7所示為IC的一個(gè)可能的實(shí)施例，其中，使用了一個(gè)步驟把基區(qū)的 植入物和本發(fā)明的植入物都植入。如圖所示，一 JFET170由一N型底柵層172 形成，源區(qū)173和漏區(qū)174凹入層172中，一P型溝道層175凹入源區(qū)和漏區(qū) 之間的層172中，以及一頂柵層176凹入源極和漏極之間的層175中。根據(jù)本 發(fā)明，還提供了如上所述的一P型植入物177，它使漏區(qū)174朝源區(qū)173延伸。
在同一基質(zhì)上制成NPN超P晶體管182， 一P型基區(qū)184植入N型層 172中，一 N+發(fā)射區(qū)186凹入基區(qū)184中，以及一 N+集電區(qū)188凹入N型層 172中。由于JFET的P型植入物177和超P晶體管的基區(qū)兩個(gè)都是P型植入 物，故它們兩個(gè)都可以用相同的植入步驟來植入。
需要注意的是，盡管合并制作JFET和超P晶體管是有利的，但植入 超e晶體管所要求的不同的摻雜濃度的本發(fā)明的植入物能得到更佳的柵極電 流和擊穿電壓特性。
本文中所描述的本發(fā)明的實(shí)施例都是示范性的，還能輕易構(gòu)思并得到 本發(fā)明的多種改型、變化和重排，以實(shí)現(xiàn)與本發(fā)明基本等同的效果，但是，所
有上述這些都涵蓋在本發(fā)明隨附的權(quán)利要求書中所限定的精神和范圍之內(nèi)。
權(quán)利要求
1、一種結(jié)型場(chǎng)效應(yīng)晶體管(JFET)，其包括一摻雜以具有第一極性的底柵層；一摻雜以具有與所述底柵層的極性相反的第二極性的源區(qū)，其凹入所述底柵層的頂面中；一所述第二極性的漏區(qū)，其凹入所述的底柵層的頂面中并與所述的源區(qū)隔開；一所述第二極性的溝道層，其凹入在所述的源區(qū)與漏區(qū)之間的所述底柵層的頂面中；一所述第一極性的頂柵層，其凹入在所述源區(qū)與漏區(qū)之間的所述溝道層的頂面中；一所述第二極性的植入物，植入所述的植入物，以致于使所述的植入物與所述的漏區(qū)和/或源區(qū)接觸并分別使所述的漏區(qū)和/或源區(qū)朝所述的源區(qū)和/或漏區(qū)延伸，這樣，所述的植入物減小了電場(chǎng)強(qiáng)度，而在給定漏極和/或源極電壓的情況下，電場(chǎng)強(qiáng)度又在所述的漏區(qū)和/或源區(qū)與所述的溝道層的接合處上升。
2、 如權(quán)利要求1所述的JFET，其特征在于，所述的頂柵層的寬度尺寸要 制作成為每一植入物提供各自在頂柵層的側(cè)邊界與所述的漏區(qū)和/或源區(qū)之間 的間隙，而每一植入物分別植入各自的一間隙。
3、 如權(quán)利要求l所述的JFET，其特征在于，所述的JFET這樣配置，以致 于所述的植入物的厚度等于或大于所述的溝道層的深度。
4、 如權(quán)利要求1所述的JFET，其特征在于，所述的頂柵層的寬度尺寸要 制作成在最靠近所述漏區(qū)的所述頂柵層的側(cè)邊界與所述的漏區(qū)之間留一間隙， 且所述的植入物植入所述的間隙中，以致于使所述的植入物與所述的漏區(qū)接觸 并使所述的漏區(qū)朝所述源區(qū)延伸，這樣，所述的的植入物減小了電場(chǎng)強(qiáng)度，而 在給定漏極電壓的情況下，電場(chǎng)強(qiáng)度又在所述漏極與所述溝道層的接合處上 升。
5、 如權(quán)利要求1所述的JFET，其特征在于，所述的頂柵層的寬度尺寸要 制作成在最靠近所述源區(qū)的所述頂柵層的側(cè)邊界與所述的源區(qū)之間留一間隙， 且所述的植入物植入所述的間隙中，以致于使所述的植入物與所述的源區(qū)接觸 并使所述的源區(qū)朝所述的漏區(qū)延伸，這樣，所述的植入物減小了電場(chǎng)強(qiáng)度，而 在給定源極電壓的情況下，電場(chǎng)強(qiáng)度又在所述源極和所述溝道層的接合處上 升。
6、 如權(quán)利要求1所述的JFET，其特征在于，所述的頂柵層的寬度尺寸要 制作成在最靠近所述源區(qū)的所述頂柵層的側(cè)邊界與所述的源區(qū)之間留有一第 一間隙，以及在最靠近所述的漏區(qū)的頂柵層的側(cè)邊界與所述的漏區(qū)之間留有一 第二間隙，且所述的第一植入物和第二植入物分別植入所述的第一和第二間隙 中，以致于使所述的第一植入物與所述的源區(qū)接觸并使所述的源區(qū)朝著所述的 漏區(qū)延伸，而所述的第二植入物與所述的漏區(qū)接觸并使所述的漏區(qū)朝著所述的 源區(qū)延伸，這樣，所述的植入物減小了電場(chǎng)強(qiáng)度，而在給定漏極電壓的情況下， 電場(chǎng)強(qiáng)度又在所述的漏極和所述的溝道層的接合處上升，而在給定源極電壓的 情況下，電場(chǎng)強(qiáng)度又在所述源極和所述溝道層的接合處上升。
7、 如權(quán)利要求l所述的JFET，其特征在于，所述的JFET進(jìn)一步包括 至少一個(gè)在所述的底柵層上制成的超P雙極晶體管，所述的超P雙極晶體管包括一具有給定的摻雜濃度的基區(qū)植入物；第二極性的所述的植入物具有與所述的基區(qū)植入物相同的摻雜濃度，因 此，所述的基區(qū)植入物和所述的第二極性的植入物能夠用一個(gè)植入步驟植入。
8、 如權(quán)利要求1所述的JFET，其特征在于，所述的JFET是一P型JFET， 其中-所述的底柵層是一N型層； 所述的源區(qū)和漏區(qū)是P+區(qū)； 所述的頂柵層是一N型層； 所述的溝道層是一P型層；以及所述的植入物是一 p型植入物。
9、 如權(quán)利要求8所述的JFET，其特征在于，所述的P型植入物包括硼、 鋁或銦。
10、 如權(quán)利要求1所述的JFET，其特征在于，所述的JFET是一N型JFET， 其中，所述的底柵層是一P型層； 所述的源區(qū)和漏區(qū)是N+區(qū)；所述的頂柵層是一P型層； 所述的溝道層是一N型層；以及 所述的植入物是一 N型植入物。
11、 如權(quán)利要求IO所述的JFET，其特征在于，所述的N型植入物包括磷、 砷或銻。
12、 如權(quán)利要求l所述的JFET，其特征在于，所述的每一植入物分別使所 述的漏區(qū)和/或所述的源區(qū)朝所述的源區(qū)和/或所述的漏區(qū)延伸約1 4 m。
13、 一種P型結(jié)場(chǎng)效應(yīng)晶體管(JFET)，其包括 一N型底柵層；一P+源區(qū)，其凹入所述的N型層的頂面中；一P+漏區(qū)，其凹入所述的N型層的頂面中，并與所述的源區(qū)隔開； 一P型溝道層，其凹入在所述的源區(qū)和漏區(qū)之間的所述的N型層的頂面中；一 N型頂柵層，其凹入所述的源區(qū)和漏區(qū)之間的所述的P型溝道層的頂面中，以及頂柵層的寬度尺寸制成在最靠近所述漏區(qū)的所述的頂柵層的側(cè)邊界與所述的漏區(qū)之間留一間隙；以及一P型植入物，其植入所述的間隙內(nèi)，以致于使所述的植入物與所述的漏 區(qū)接觸并使所述的漏區(qū)朝所述的源區(qū)延伸，而植入物的厚度等于或大于所述的 P型溝道層的深度，這樣，所述的植入物減小了電場(chǎng)強(qiáng)度，而在給定漏極電壓 的情況下，電場(chǎng)強(qiáng)度又在所述的漏極與所述P型溝道的接合處上升。
14、 一種N型結(jié)場(chǎng)效應(yīng)晶體管(JFET)，其包括一P型底柵層；一N+源區(qū)，其凹入所述的P型層的頂面；一 N+漏區(qū)，其凹入所述的P型層的頂面并與所述的源區(qū)隔開； 一 N型溝道層，其凹入在所述源區(qū)和漏區(qū)之間的所述P型層的頂面； 一 P型頂柵層，其凹入在所述的源區(qū)和漏區(qū)之間的所述的N型溝道層的頂 面中，以及P型頂柵層的寬度尺寸制成在最靠近所述漏區(qū)的所述頂柵層的側(cè)邊界與所述的漏區(qū)之間留一間隙；以及一N型植入物，其植入所述的間隙中，以致于使所述的植入物與所述的漏 區(qū)接觸并使所述的漏區(qū)朝著所述的源區(qū)延伸，而所述的植入物的厚度等于或大 于所述的P型溝道層的深度，這樣，所述的植入物減小了電場(chǎng)強(qiáng)度，而在給定 漏極電壓的情況下，電場(chǎng)強(qiáng)度又在所述的漏極和所述N型溝道層的接合處上升。
15、 一種結(jié)型場(chǎng)效應(yīng)管(JFET)的生產(chǎn)方法，該方法包括以下步驟 提供一摻雜以具有第一極性的底柵層；形成一摻雜以具有與所述的底柵層的極性相反的第二極性的源區(qū)，其凹入 所述底柵層的頂面中；形成一所述第二極性的漏區(qū)，其凹入在所述源區(qū)和漏區(qū)之間的所述的底柵 層的頂面中，并與所述的源區(qū)隔開；形成一第二極性的溝道層，其凹入在所述源區(qū)與漏區(qū)之間的所述底柵層的 頂面中；提供一所述第一極性的頂柵層，其凹入在所述的源區(qū)和漏區(qū)之間的所述溝 道層的頂面中；以及植入所述的第二極性的區(qū)，以致于所述的被植入的區(qū)與所述的漏區(qū)和/或 所述的源區(qū)接觸并使所述的漏區(qū)和/或源區(qū)朝所述的源區(qū)和/或漏區(qū)延伸，這 樣，所述的植入?yún)^(qū)減小了電場(chǎng)強(qiáng)度，而在給定漏極和/或源極電壓情況下，電 場(chǎng)強(qiáng)度又在所述的漏區(qū)和/或源區(qū)與所述的溝道層的接合處上升。
16、 如權(quán)利要求15所述的方法，其特征在于，所述的方法進(jìn)一步包括以 下步驟-將所述的頂柵層的寬度尺寸制作成在頂柵層的側(cè)邊界與所述的漏區(qū)和/或 源區(qū)之間分別為每個(gè)所述的植入物留有間隙，每個(gè)所述的植入物植入各自的一 個(gè)間隙中。
17、 如權(quán)利要求15所述的方法，其特征在于，所述的植入物的厚度等于 或大于所述的溝道層的深度。
18、 如權(quán)利要求15所述的方法，其特征在于，所述的方法進(jìn)一步包括以 下步驟在所述的底柵層上制成至少一個(gè)超P雙極晶體管；以及 植入超P晶體管的基區(qū)和所述的第二極性的植入物以一個(gè)步驟植入。
19、 如權(quán)利要求15所述的方法，其特征在于，所述的JFET是P型JFET，其中所述的底柵層是一N型層；所述的源區(qū)和漏區(qū)是P+區(qū)；所述的頂柵層是一N型層；所述的溝道層是一P型層；以及所述的植入物是一 p型植入物。
20、 如權(quán)利要求15所述的方法，其特征在于，所述的JFET是N型JFET，其中所述的底柵層是一P型層； 所述的源區(qū)和漏極區(qū)是N+區(qū)； 所述的頂柵層是一P型層； 所述的溝道層是一N型層；以及 所述的植入物是一 N型植入物。
全文摘要
本發(fā)明提供一種JFET，其在制作過程中接納一附加的植入物，所述的植入物使JFET的漏極朝它的源區(qū)延伸，和/或使它的源極朝它的漏區(qū)延伸。這樣，所述的植入物減小了電場(chǎng)強(qiáng)度，而在給定漏極和/或源極電壓的情況下，電場(chǎng)強(qiáng)度又在漏極/溝道(和/或源極/溝道)的接合處上升，因此，減小了柵極電流和與電場(chǎng)有關(guān)的擊穿問題的嚴(yán)重性。JFET的柵極層的寬度尺寸最好是制成分別為每個(gè)植入物在柵極層的側(cè)邊界與漏區(qū)和/或源區(qū)之間留有間隙，每個(gè)植入物分別植入各自的間隙中。
文檔編號(hào)H01L29/08GK101366123SQ200680051942
公開日2009年2月11日 申請(qǐng)日期2006年12月18日 優(yōu)先權(quán)日2005年12月22日
發(fā)明者C·威爾遜, D·鮑爾斯, G·K·塞斯特拉 申請(qǐng)人:模擬設(shè)備股份有限公司