專利名稱：半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光電子器件領(lǐng)域，尤其涉及一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)。
背景技術(shù)：
現(xiàn)今國(guó)內(nèi)外光纖通信正朝著髙速率、網(wǎng)絡(luò)化和集成化的方向發(fā)展。針
對(duì)將來的髙度信息化社會(huì)的需求，繼傳輸容量為2.5Gb/s系統(tǒng)的實(shí)用后， 10Gb/s系統(tǒng)也巳經(jīng)投入商用。目前40Gb/s系統(tǒng)也開始提上議程。與此相應(yīng)， 作為光通信系統(tǒng)所必要的超髙速、高靈敏度的光光電探測(cè)器件也有了顯著 的進(jìn)展。
光纖通信中最常用的半導(dǎo)體光電探測(cè)器主耍是光電二極管(PIN)和雪 崩光電二極管(APD)，兩種結(jié)構(gòu)各有其自身的特點(diǎn)和優(yōu)勢(shì)。其屮PIN結(jié)構(gòu) 簡(jiǎn)單，工藝實(shí)現(xiàn)上容易，而且穩(wěn)定性髙，而APD結(jié)構(gòu)則由于其內(nèi)部會(huì)發(fā)生 碰撞電離形成內(nèi)增益，它比傳統(tǒng)的光電二極管(PIN)的靈敏度要優(yōu)8 — 9dBm，因此APD也被廣泛的應(yīng)用在高速的光纖通信系統(tǒng)中。
從傳統(tǒng)光通信的2.5Gbil/s的傳輸速率，到目前40Gbit/s傳輸速率提上 課題，髙速光通信系統(tǒng)對(duì)光電探測(cè)器的要求越來越髙。圍繞著對(duì)器件高帶 寬、低噪聲等性能要求，研究人員從各方面對(duì)髙性能光電探測(cè)器芯片的設(shè) 計(jì)展開了廣泛的研究。與傳統(tǒng)的PN結(jié)光電二極管相比，PIN二極管引入了 摻雜少的本征層作為耗盡層，其吸收光子的機(jī)會(huì)和電容的大小都可以通過 本征層厚度的大小來控制，從而大大提高了器件設(shè)計(jì)的靈活性，而且在性
能方面PIN 二極管也優(yōu)于PN結(jié)光電二極管。
目前光通信波段常用的材料是以N型的InP為襯底，然后在襯底上依 次生長(zhǎng)一定厚度的InGaAs和P型的InP層，通過外加偏置電壓，讓高電場(chǎng) 均勻的落在本征區(qū)域。當(dāng)激光照射PIN 二極管時(shí)，大部分光子在本征區(qū)域 里面被強(qiáng)烈的吸收，并在偏置的電場(chǎng)下光生電子和空穴往兩個(gè)電極的方向 擴(kuò)展。該結(jié)構(gòu)的特點(diǎn)在于，它可以通過本征層厚度的大小來控制電容，頻 率響應(yīng)，和響應(yīng)度。當(dāng)本征層厚度縮小，其光生載流子在器件里面漂移的 時(shí)間就會(huì)變小，從而可以提髙器件的響應(yīng)速度，最終提高帶寬性能。但另 一力'面，縮小厚度就會(huì)使電容變大，響應(yīng)度變小，減低器件的性能。目前 對(duì)于髙速PIN 二極管的研究集中在如何在保持器件厚度小的前提下，能夠 綜合解決響應(yīng)度小，電容大的問題。富士通等公司的一些結(jié)構(gòu)正是基于這 樣的思路，這些結(jié)構(gòu)中釆用了平面的結(jié)構(gòu)，并且讓激光從側(cè)面入射到本征 層中，這樣一方面在側(cè)向增加了對(duì)入射光的吸收，同時(shí)在垂直方向上乂減 少了載流子的渡越時(shí)間。這兩方面的結(jié)果增大了器件的響應(yīng)度又提高的帶 寬的響應(yīng)。另外也可以通過減少結(jié)的接觸面積和外部電路的設(shè)計(jì)來減少電 容。然而，這些在工藝實(shí)現(xiàn)上比較復(fù)雜，需要生長(zhǎng)波導(dǎo)把激光引到吸收層 和復(fù)雜的外部電路設(shè)計(jì)，大大增加了工藝的難度。因此如何設(shè)計(jì)一種結(jié)構(gòu) 既能使器件有良好的帶寬特性，又能保證一定的響應(yīng)度，并且在工藝實(shí)現(xiàn) 過程中相對(duì)簡(jiǎn)單的PIN 二極管芯片結(jié)構(gòu)是目前研究熱點(diǎn)。
在APD芯片結(jié)構(gòu)的研究上，目前商用的APD芯片結(jié)構(gòu)大部分都是采 用了分層的結(jié)構(gòu)，即分開緩沖、倍增、吸收層結(jié)構(gòu)(SCAM)，該結(jié)構(gòu)的特 點(diǎn)在于芯片的各層完成不同的功能，如吸收層負(fù)責(zé)把入射的光子轉(zhuǎn)化成200710031793.3
說明書第3/ll頁(yè)
電子和空穴，倍增層負(fù)責(zé)電子和空穴的倍增；并且該結(jié)構(gòu)可以通過不同層 的摻雜濃度的控制，使電場(chǎng)大部分都落在倍增區(qū)，有利于電子和空穴在倍 增層倍增，在其他層中傳輸。這種SCAM結(jié)構(gòu)的APD具有良好的帶寬特性， 目前報(bào)道過最高的增益帶寬積為320GHz。傳統(tǒng)的提高APD帶寬的方法主 要集中在如何減少芯片倍增層、吸收層的厚度。厚度減少了，電子和空穴 在芯片里面運(yùn)動(dòng)的時(shí)間相應(yīng)的減少了，既提高了芯片的響應(yīng)的速度，從而 提高了帶寬。研究表明在40G以上響應(yīng)帶寬的APD芯片結(jié)構(gòu)中，芯片的倍 增層大都控制在100nm左右，如果厚度再小，如小于80nm，隧穿效應(yīng)就開 始發(fā)生，使器件的漏電流大大增加，嚴(yán)重影響器件的性能。另一方面吸收 層的厚度還跟器件的響應(yīng)度有直接的聯(lián)系，如果厚度太薄了，就會(huì)使芯片 對(duì)光的吸收不充分，從而使響應(yīng)度大大降低。目前高速APD的設(shè)計(jì)思路大 都是集中在如何設(shè)計(jì)外部的結(jié)構(gòu)使器件在芯片厚度薄的情況下有更好的性 能。如NEC公司報(bào)道的側(cè)面入光的APD結(jié)構(gòu)，該結(jié)構(gòu)利用光波導(dǎo)把光從 側(cè)面直接引入到吸收層中，使入射的光充分的跟吸收層面接觸吸收，以此 來達(dá)到減少吸收層厚度仍然能保持高的響應(yīng)度的目的。三菱公司報(bào)道的 APD結(jié)構(gòu)中，通過制作分布式布拉格反射層(DBR)形成的諧振腔使入射 的光能通過反復(fù)的反射達(dá)到充分吸收的目的，這樣也可以在保證響應(yīng)度的 前提下減少吸收層的厚度以此來提高帶寬的特性。另一種提高APD性能的 設(shè)計(jì)思路是利用異質(zhì)結(jié)的特性——碰撞電離在空間的分布局域化，在芯片 生長(zhǎng)的過程中，在倍增層上面生長(zhǎng)量子阱結(jié)構(gòu)。研究表明這種結(jié)構(gòu)的芯片 不僅使APD有更好的噪聲特性，而且對(duì)帶寬也有明顯的改善。傳統(tǒng)的設(shè)計(jì) 思路均要求比較精細(xì)的工藝過程，特別是當(dāng)倍增層的厚度在100nm左右，
如何在器件的側(cè)向或者各層中間生長(zhǎng)各種特殊的結(jié)構(gòu)對(duì)芯片工藝流程的控 制提出了很苛刻的要求。另一方面，傳統(tǒng)的思路局限在減少芯片的厚度上， 但是當(dāng)芯片的尺寸小到一定程度的時(shí)候，量子效應(yīng)將會(huì)明顯，如隧穿效應(yīng)， 這些效應(yīng)將會(huì)導(dǎo)致芯片性能大大的降低。所以如何能使芯片的尺寸維持在 一定的范圍，又能達(dá)到提髙帶寬的目的將會(huì)是一個(gè)比較迫切需要解決的難
PIN二極管與APD在結(jié)構(gòu)的設(shè)計(jì)上，通常都有兩種方案， 一是臺(tái)面結(jié) 構(gòu)(mesa-type), 二是平面結(jié)構(gòu)(planar-type),其中臺(tái)面型結(jié)構(gòu)二極管具有 制作簡(jiǎn)單、可重復(fù)制作等優(yōu)點(diǎn)；與臺(tái)面型結(jié)構(gòu)的二極管相比，由于平面型 結(jié)構(gòu)的二極管將PN結(jié)掩埋在體內(nèi)，它具有更低的暗電流和更高的穩(wěn)定性， 但在工藝實(shí)現(xiàn)上卻復(fù)雜得多。不論是臺(tái)面結(jié)構(gòu)還是平面結(jié)構(gòu)的二極管在電 極的設(shè)計(jì)上，都會(huì)碰到如何有效解決電極大小和寄生電容大小的矛盾問題 如果電極設(shè)計(jì)大了，寄生電容會(huì)增加，并會(huì)對(duì)器件的性能起重要的負(fù)面影 響；如果電極設(shè)計(jì)小了，則在設(shè)計(jì)外部電路，如制作焊點(diǎn)，打引線的時(shí)候 會(huì)出現(xiàn)焊點(diǎn)不牢固的問題，導(dǎo)致器件穩(wěn)定性不好。在這方面的研究上，富 士通等公司的方案是在制作的小電極上，通過設(shè)計(jì)空氣橋把電極引到附近 大的焊點(diǎn)上再制作外部的焊接，這樣可以避免上述出現(xiàn)的矛盾。但是空氣 橋的設(shè)計(jì)又給設(shè)計(jì)和工藝生長(zhǎng)帶來比較大的麻煩。因此如何設(shè)計(jì)一種結(jié)構(gòu)， 能解決電極大小和寄生電容的矛盾，又能有效的保持器件的穩(wěn)定性是半導(dǎo) 體光電管工藝設(shè)計(jì)生產(chǎn)中急霈解決的又一難題。
光電探測(cè)器芯片的設(shè)計(jì)既要使芯片擁有良好的帶寬、噪聲等特性，又 要使其有良好的穩(wěn)定性。傳統(tǒng)的設(shè)計(jì)方案，需要生長(zhǎng)納米數(shù)量級(jí)的材料結(jié)
構(gòu)，設(shè)計(jì)生長(zhǎng)導(dǎo)光波導(dǎo)和設(shè)計(jì)外圍電路等復(fù)制的工藝過程，而這些工藝過 程對(duì)于小尺寸的芯片來講，生長(zhǎng)過程存在較大的難度。因此如何設(shè)計(jì)一個(gè) 光電探測(cè)器芯片即要使它有好的帶寬特性，又能夠具有良好的穩(wěn)定性是一 個(gè)十分重要的研究課題。

發(fā)明內(nèi)容
本發(fā)明提出了一種能有效降低器件的電容、具有良好穩(wěn)定性且工藝簡(jiǎn) 單的半導(dǎo)休光電探測(cè)器芯片結(jié)構(gòu)。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案
一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，包括襯底、層疊于襯底上的吸收層 及層疊于襯底下的N型電極，部分的吸收層上形成有P型重?fù)诫s層，P型 重?fù)诫s層上設(shè)置有P型電極，且P型重?fù)诫s層上還形成有一入射光窗口， 其中，P型重?fù)诫s層的四周填充有絕緣材料層，且P型電極延伸至絕緣材料 層的表面，并覆蓋在絕緣材料層的表面上。
P型重?fù)诫s層與部分的吸收層之間還形成有一倍增層。倍增層使電子 和空穴的倍增，并且該結(jié)構(gòu)可以通過其他不同層的摻雜濃度的控制，使電 場(chǎng)大部分都落在倍增區(qū)，有利于電子和空穴在倍增層倍增，在其他層中傳 輸。
絕緣材料層與吸收層之間還形成有一本征層。
襯底與吸收層之間形成有布拉格反射層。通過布拉格反射層所形成的 諧振腔使入射的光能通過此結(jié)構(gòu)的反復(fù)反射達(dá)到充分吸收的目的，這樣也 可以在保證響應(yīng)度的前提下減少吸收層的厚度以此來提高帶寬的特性。
布拉格反射層的光學(xué)厚度為;i/4, x為入射光的波長(zhǎng)。
為了提高入射光的利用率，入射光窗口上還形成有一層抗反射的金屬膜。
襯底為磷化銦或砷化鎵中的一種材料，吸收層為砷化鎵銦、摻氮的砷 化鎵銦或氮化鎵中的任何一種材料，P型重?fù)诫s層為磷化銦或砷化鎵中的一 種材料，絕緣材料層為聚酰亞胺、聚醚醚酮或聚苯硫醚中的任何一種材料。 倍增層為磷化銦、砷化鋁銦、砷化鎵鋁或氮化鎵中的任意一種材料。 另外，本發(fā)明還提供了另一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，包括襯底、
層疊于襯底上的吸收層及層疊于襯底下的N型電極，部分的吸收層上形成 有P型重?fù)诫s層，P型重?fù)诫s層上設(shè)置有P型電極，且N型電極及襯底刻 蝕形成有一入射光窗口，其中，P型重?fù)诫s層的四周填充有絕緣材料層，P 型重?fù)诫s層上覆蓋有P型電極。
本發(fā)明利用在P型重?fù)诫s層的四周填充絕緣材料層，并在其上制作與 其具有較大面積接觸的電極，這樣一來， 一方面由于絕緣材料層的介電常 數(shù)比半導(dǎo)體材料的介電常數(shù)低很多，填充絕緣材料層會(huì)使芯片整體的介電 常數(shù)減少，即減少了芯片的電容，從而提高了芯片的帶寬；另一方面，由 于絕緣材料層是具有絕緣的特性，在其上面制作大電極，使得電極與芯片 的焊接面積更大，焊接更為牢固，且不會(huì)產(chǎn)生大的寄生電容，同時(shí)用它來 做填充材料使芯片的內(nèi)部結(jié)構(gòu)與外界環(huán)境隔絕開，使芯片的穩(wěn)定性大大提高。
同時(shí)，該芯片結(jié)構(gòu)不需要復(fù)雜的工藝即能制成，該芯片結(jié)構(gòu)也不需要 在芯片上制作特殊的結(jié)構(gòu)，如量子阱等，工藝實(shí)現(xiàn)流程簡(jiǎn)單很多。該芯片 結(jié)構(gòu)的設(shè)計(jì)，不會(huì)過多的強(qiáng)調(diào)減少芯片尺寸來提高帶寬，為高帶寬的光電
探測(cè)器芯片結(jié)構(gòu)的設(shè)計(jì)提出了一條新穎的思路。


圖1為傳統(tǒng)的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)示意圖2為本發(fā)明實(shí)施例1的半導(dǎo)休光電探測(cè)器芯片結(jié)構(gòu)示意圖3為本發(fā)明實(shí)施例2的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)示意圖;.
圖4為本發(fā)明實(shí)施例3的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)示意圖5為本發(fā)明實(shí)施例4的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)示意圖6為本發(fā)明實(shí)施例4的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)示意圖7為本發(fā)明實(shí)施例5的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)示意圖。
上述圖中，1為N型電極接地端，2為N型電極，3為襯底，4為吸收
層，5為倍增層，6為填充材料，7為P型電極，8為P型電極，9為P型
重?fù)诫s區(qū)，IO為填充材料，11為布拉格放射鏡(DBR)結(jié)構(gòu)，12為本征層，
13為SiNx絕緣材料。
具體實(shí)施例方式
如圖1所示，傳統(tǒng)的半導(dǎo)休光電探測(cè)器芯片結(jié)構(gòu)包括襯底1、依次生長(zhǎng) 于襯底1上的吸收層2和本征層3，在本征層3內(nèi)通過擴(kuò)散形成P型重?fù)诫s 層4，并在其上形成一個(gè)入射光窗口5，在P型重?fù)诫s層4引出來P型電極 6，在襯底1下表面形成N型電極7。
以下結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說明。 實(shí)施例1
如圖2所示，本發(fā)明的一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，包括襯底ll、 層疊于襯底11上的吸收層12及層疊于襯底11下的N型電極17，部分的
吸收層12上形成有P型重?fù)诫s層14， P型重?fù)诫s層14上設(shè)置有P型電極 16,且P型重?fù)诫s層14上還形成有一入射光窗口 15，其中，P型重?fù)诫s層 14的四周填充有絕緣材料層18，且P型電極16延伸至絕緣材料層18的表 面，并覆蓋在絕緣材料層18的表面上。
為了提高入射光的利用率，入射光窗口 15上還形成有一層抗反射的 金屬膜。
在本實(shí)施例中，襯底ll為InP材料，吸收層12為InGaAs材料，P型 重?fù)诫s層14為InP材料，絕緣材料層18為聚酰亞胺。當(dāng)然，除此之外，襯 底11還可以為GaAs材料，吸收層12還可以為摻N的InGaAs材料或GaN， P型重?fù)诫s層14還可以為GaAs材料，絕緣材料層18還可為聚醚醚酮或聚 苯硫醚材料。
本實(shí)施例中，在該半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)的工藝實(shí)現(xiàn)的過程中， 首先利用金屬有機(jī)化學(xué)氣相淀積(MOCVD)的技術(shù)在N型的InP襯底11上 依次生長(zhǎng)晶格匹配的InGaAs吸收層12、 InP本征層。
再通過擴(kuò)散工藝，在上述InP本征層上形成一個(gè)P型重?fù)诫s層14，在 P型重?fù)诫s層14上形成一入射光窗口 15，并在入射光窗口 15上蒸鍍一層 抗反射的金屬膜。
接著在光刻膠的保護(hù)下，利用光刻技術(shù)將P型重?fù)诫s層14四周的材 料刻蝕掉，并控制刻蝕的條件使其刻蝕深度達(dá)到吸收層12,使芯片形成臺(tái) 狀結(jié)構(gòu)。
然后在刻蝕掉的空間上填充低介電常數(shù)的絕緣材料層18，填平臺(tái)狀結(jié) 構(gòu)使之重新成為平面結(jié)構(gòu)。
最后在襯底11下表面制作N型電極17，在P型重?fù)诫s層14上引出P 型電極16，并延伸至絕緣材料層18上表面，并覆蓋在絕緣材料層18的表 面上，與絕緣材料層18形成較大面積的接觸。 實(shí)施例2
為了使電子和空穴的數(shù)量倍增，本實(shí)施例在實(shí)施例1的結(jié)構(gòu)上，即在P 型重?fù)诫s層14與吸收層12之間還形成有一倍增層19，如圖3所示。該結(jié) 構(gòu)可以通過其他不同層的摻雜濃度的控制，使電場(chǎng)大部分都落在倍增區(qū)， 有利于電子和空穴的數(shù)量在倍增層19中倍增，而其.他層中傳輸。 實(shí)施例3
為了更充分地吸收入射光，本實(shí)施例在實(shí)施例1或?qū)嵤├?的結(jié)構(gòu)上， 在襯底11與吸收層12之間進(jìn)一步形成布拉格反射層20,如圖4所示。
通過布拉格反射層20所形成的諧振腔，使入射的光通過此結(jié)構(gòu)時(shí)，能 被反復(fù)反射，并達(dá)到充分吸收的目的。這樣也可以在保證高的響應(yīng)度的前 提下，減少吸收層的厚度以此來提高帶寬的特性。
本實(shí)施例中，布拉格反射層20的光學(xué)厚度為A/4,其中，X為入射光 的波長(zhǎng)。 實(shí)施例4
本實(shí)施例與實(shí)施例1的結(jié)構(gòu)相似，其區(qū)別在于絕緣材料層18與吸收 層12之間還形成有一本征層13。
如圖5所示，本實(shí)施例所提供的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)的工藝實(shí) 現(xiàn)時(shí)，首先利用金屬有機(jī)化學(xué)氣相淀積(MOCVD)的技術(shù)在N型的InP襯底 11上依次生長(zhǎng)晶格匹配的InGaAs吸收層12、 InP本征層13。
再通過擴(kuò)散工藝，在本征層13上形成一個(gè)P型重?fù)诫s層14,并形成一 入射光窗口 15。
接著在本征層13的一側(cè)上填充絕緣材料層18，填充厚度可根據(jù)對(duì)芯片 電容的需求而確定，并在本征層13的另一側(cè)蒸鍍SiNx絕緣材料21。
最后在襯底11下表面制作N型電極17，在P型重?fù)诫s層14引出P型 電極16，并延伸至絕緣材料層18上表面，并覆蓋在絕緣材料層18的表面 上，與絕緣材料層18形成較大面積的接觸。
當(dāng)然，上述工藝中，在填充絕緣材料層18時(shí)，也可在光刻膠的保護(hù)下, 利用光刻技術(shù)將P型重?fù)诫s層14四周的本征層材料刻蝕掉一部分，并控制 刻蝕的條件使其刻蝕深度達(dá)到本征層內(nèi)部，或者直接刻蝕到襯底11上，如 圖6所示，使芯片形成臺(tái)狀結(jié)構(gòu)，并在刻蝕的空間上填充絕緣材料層18。 實(shí)施例5
本實(shí)施例提供了另一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，如圖7所示，其 包括襯底11、層疊于襯底11上的吸收層12及層疊于襯底11下的N型電極 17，部分的吸收層12上形成有P型重?fù)诫s層14, P型重?fù)诫s層14上設(shè)置 有P型電極16，且N型電極17及襯底11刻蝕形成有一入射光窗口 15，其 中，P型重?fù)诫s層14的四周填充有絕緣材料層18， P型重?fù)诫s層14上覆蓋 有P型電極16。
與實(shí)施例1的正面入射光型的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)有所不同， 本實(shí)施例是背面入射光型的半導(dǎo)休光電探測(cè)器芯片結(jié)構(gòu)，其實(shí)現(xiàn)的工藝步 驟與實(shí)施例l相似，不同的是P型電極16覆蓋在P型重?fù)诫s層14上，并 與其形成較大面積的接觸，而N型電極17及襯底11被刻蝕形成一入射光
窗口15，使入射光從芯片背面入射。
當(dāng)然，除了上述的正而入射光型、背面入射光型的半導(dǎo)體光電探測(cè)器 芯片結(jié)構(gòu)之外，還可以釆用側(cè)面入射光型的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)， 其同樣是利用在P型重?fù)诫s層的四周填充絕緣材料層，并在其上制作與其 具有較大面積接觸的電極，使得在電極與芯片的焊接面積更大，烀接更為 牢固的同時(shí)，能有效減少芯片的電容。
權(quán)利要求
1、一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，包括襯底、層疊于襯底上的吸收層及層疊于襯底下的N型電極，部分的吸收層上形成有P型重?fù)诫s層，P型重?fù)诫s層上設(shè)置有P型電極，且P型重?fù)诫s層上還形成有一入射光窗口，其特征在于P型重?fù)诫s層的四周填充有絕緣材料層，且P型電極延伸至絕緣材料層的表面，并覆蓋在絕緣材料層的表面上。
2、 如權(quán)利要求1所述的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，其特征在于P 型重?fù)诫s層與部分的吸收層之間還形成有一倍增層。
3、 如權(quán)利要求1所述的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，其特征在于 絕緣材料層與吸收層之間還形成有一本征層。
4、 如權(quán)利要求1所述的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，其特征在于:. 襯底與吸收層之間形成有布拉格反射層。
5、 如權(quán)利要求4所述的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，其特征在于布拉格反射層的光學(xué)厚度為;i/4,人為入射光的波長(zhǎng)。
6、 如權(quán)利要求1所述的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，其特征在于 入射光窗口上還形成有一層抗反射的金屬膜。
7、 如權(quán)利要求1所述的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，其特征在于 襯底為磷化銦或砷化鎵中的一種材料，吸收層為砷化鎵銦、摻氮的砷化鎵 銦或氮化鎵中的任何一種材料，P型重?fù)诫s層為磷化銦或砷化鎵中的一種材 料，絕緣材料層為聚酰亞胺、聚醚醚酮或聚苯硫醚中的任何一種材料。
8、 如權(quán)利要求2所述的半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，其特征在于 倍增層為磷化銦、砷化鋁銦、砷化鎵鋁或氮化鎵中的任意一種材料。
9、 一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，包括襯底、層疊于襯底上的吸 收層及層疊于襯底下的N型電極，部分的吸收層上形成有P型重?fù)诫s層，P 型重?fù)诫s層上設(shè)置有P型電極，且N型電極及襯底刻蝕形成有一入射光窗 口，其特征在于P型重?fù)诫s層的四周填充有絕緣材料層，P型重?fù)诫s層上 覆蓋有P型電極。
全文摘要
本發(fā)明公開了一種半導(dǎo)體光電探測(cè)器芯片結(jié)構(gòu)，包括襯底、層疊于襯底上的吸收層及層疊于襯底下的N型電極，部分的吸收層上形成有P型重?fù)诫s層，P型重?fù)诫s層上設(shè)置有P型電極，且P型重?fù)诫s層上還形成有一入射光窗口，其中，P型重?fù)诫s層的四周填充有絕緣材料層，且P型電極延伸至絕緣材料層的表面，并覆蓋在絕緣材料層的表面上。本發(fā)明能有效降低器件的電容、具有良好的穩(wěn)定性且工藝簡(jiǎn)單。
文檔編號(hào)H01L31/102GK101183691SQ20071003179
公開日2008年5月21日 申請(qǐng)日期2007年11月30日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者鋼 王, 陳詩(shī)育 申請(qǐng)人:中山大學(xué)